JPH0618201B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0618201B2 JPH0618201B2 JP60063364A JP6336485A JPH0618201B2 JP H0618201 B2 JPH0618201 B2 JP H0618201B2 JP 60063364 A JP60063364 A JP 60063364A JP 6336485 A JP6336485 A JP 6336485A JP H0618201 B2 JPH0618201 B2 JP H0618201B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- silicon
- silicon oxide
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/40—Vertical BJTs
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔技術分野〕 本発明は半導体装置の製造方法に関し，特に，バイポー
ラ集積回路の製造方法に関する。
ラ集積回路の製造方法に関する。
バイポーラ集積回路の動作速度の高速化や集積密度の向
上を達成する為にはトランジスタ素子のパターン寸法を
縮小することが有効である。特に，補償ベース領域，補
償コレクタ領域及び絶縁分離領域等のトランジスタ特性
を補っている領域のパターン幅縮小は，その結果として
寄生容量，寄生抵抗を減少できることから，幅広く検討
されている。
上を達成する為にはトランジスタ素子のパターン寸法を
縮小することが有効である。特に，補償ベース領域，補
償コレクタ領域及び絶縁分離領域等のトランジスタ特性
を補っている領域のパターン幅縮小は，その結果として
寄生容量，寄生抵抗を減少できることから，幅広く検討
されている。
このパターン寸法を縮小する製法の１つとして，SSTプ
ロセス（特公昭57-32511号公報）等のエミッタ及びベー
スを自己整合法（self-alignment）により形成する製法
がある。上記製法の特徴として，エミッタ・ベース間に
自己整合法を使用していることから，トランジスタの特
性がエミッタとベースの絶縁分離膜の形成方法及びエミ
ッタと補償ベース領域の分離距離の形成方法に大きく依
存していることがある。
ロセス（特公昭57-32511号公報）等のエミッタ及びベー
スを自己整合法（self-alignment）により形成する製法
がある。上記製法の特徴として，エミッタ・ベース間に
自己整合法を使用していることから，トランジスタの特
性がエミッタとベースの絶縁分離膜の形成方法及びエミ
ッタと補償ベース領域の分離距離の形成方法に大きく依
存していることがある。
例えば，第１図は，前記SSTプロセスを使用した場合のN
PN型バイポーラトランジスタのエミッタ・ベース間の断
面構造の概略図である。図において，１１はコレクタ領
域となるＮ型シリコン基板，２０，２２は基板１１の一
表面に形成したＰ型のベース領域，２５はベース領域２
０，２２内に形成したエミッタ領域，１２はベース領域
２０，２２の外縁部上から外方に延びるシリコン酸化
（SiO2）膜，１３はこのシリコン酸化膜１２上に設けた
シリコン窒化（Si3N4）膜，１４はベース領域２０，２
２上からシリコン酸化膜１２，シリコン窒化膜１３から
なる絶縁膜上に延びるボロンなどのＰ型不純物を高濃度
に含むP+型多結晶シリコン膜，１５はこのP+型多結晶シ
リコン膜１４上に形成された，熱酸化法及び気相成長法
によるシリコン酸化（SiO2）膜，２４はシリコン酸化膜
１５によって周辺部上を覆われたエミッタ領域２５上に
形成したN+型多結晶シリコン膜，２６は電極として使用
されるアルミニウム（Al）膜である。
PN型バイポーラトランジスタのエミッタ・ベース間の断
面構造の概略図である。図において，１１はコレクタ領
域となるＮ型シリコン基板，２０，２２は基板１１の一
表面に形成したＰ型のベース領域，２５はベース領域２
０，２２内に形成したエミッタ領域，１２はベース領域
２０，２２の外縁部上から外方に延びるシリコン酸化
（SiO2）膜，１３はこのシリコン酸化膜１２上に設けた
シリコン窒化（Si3N4）膜，１４はベース領域２０，２
２上からシリコン酸化膜１２，シリコン窒化膜１３から
なる絶縁膜上に延びるボロンなどのＰ型不純物を高濃度
に含むP+型多結晶シリコン膜，１５はこのP+型多結晶シ
リコン膜１４上に形成された，熱酸化法及び気相成長法
によるシリコン酸化（SiO2）膜，２４はシリコン酸化膜
１５によって周辺部上を覆われたエミッタ領域２５上に
形成したN+型多結晶シリコン膜，２６は電極として使用
されるアルミニウム（Al）膜である。
このような構造を有するバイポーラトランジスタにおい
て，ベース電極引出し部のP+型多結晶シリコン膜１４と
ベース領域２０，２２は，接続部のP+型多結晶シリコン
膜１４のエミッタ領域側の側面が滑らかな垂直に近い形
状を持つ状態で接続され，前記P+型多結晶シリコン膜１
４を拡散源としてベース領域２０，２２の中に高濃度不
純物を添加し，補償ベース領域２０を形成している。そ
の結果，エミッタ領域２５と補償ベース領域２０の距離
Ｄ１は，P+型多結晶シリコン膜１４を熱酸化することに
より形成したシリコン酸化膜と，その側面に形成した気
相成長法によるシリコン酸化膜の膜厚から間接的に決め
られている。従って，前記距離Ｄ１は，P+型多結晶シリ
コン膜１４の濃度及び膜厚，シリコン酸化膜１５の形成
条件等の数多くの要因から決められることとなる。その
結果，この距離Ｄ１を再現性良く均一に調整することが
非常に困難で，この距離Ｄ１が短かくなりやすい欠点を
有している。その為，BVEBO（ベース・エミッタ間ダイ
オードの逆降伏電圧）特性が悪く，延いてはトランジス
タ歩留りが低いこととなる。
て，ベース電極引出し部のP+型多結晶シリコン膜１４と
ベース領域２０，２２は，接続部のP+型多結晶シリコン
膜１４のエミッタ領域側の側面が滑らかな垂直に近い形
状を持つ状態で接続され，前記P+型多結晶シリコン膜１
４を拡散源としてベース領域２０，２２の中に高濃度不
純物を添加し，補償ベース領域２０を形成している。そ
の結果，エミッタ領域２５と補償ベース領域２０の距離
Ｄ１は，P+型多結晶シリコン膜１４を熱酸化することに
より形成したシリコン酸化膜と，その側面に形成した気
相成長法によるシリコン酸化膜の膜厚から間接的に決め
られている。従って，前記距離Ｄ１は，P+型多結晶シリ
コン膜１４の濃度及び膜厚，シリコン酸化膜１５の形成
条件等の数多くの要因から決められることとなる。その
結果，この距離Ｄ１を再現性良く均一に調整することが
非常に困難で，この距離Ｄ１が短かくなりやすい欠点を
有している。その為，BVEBO（ベース・エミッタ間ダイ
オードの逆降伏電圧）特性が悪く，延いてはトランジス
タ歩留りが低いこととなる。
本発明の目的は，上記点に鑑み，エミッタ領域と補償ベ
ース領域の分離距離を容易に調整できる製法を提供する
ことにある。
ース領域の分離距離を容易に調整できる製法を提供する
ことにある。
本発明の主たる所は，コレクタ領域となるシリコン基板
内に形成されるベース領域と，該ベース領域の外縁部上
から外方に延びて前記基板上に形成された絶縁膜より上
方にかつ前記ベース領域の上部にあるベース電極用P+型
多結晶シリコン膜とを接続する多結晶シリコン膜の形状
を，従来はP+型多結晶シリコン膜パターンと同一形状で
下に広がった形であったのを，P+型多結晶シリコン膜パ
ターンよりも前記絶縁膜側に幅が小さくなった形に変え
る。これにより，前記ベース領域内に形成されるエミッ
タ領域と補償ベース領域間の分離距離を，前記多結晶シ
リコン膜のパターン形状により，調整することが可能と
なる。このように，前記エミッタ領域と補償ベース領域
間の分離距離の調整が容易となった結果，BVEBO特性が
改善されて，再現性及び均一性が向上し，延いてはトラ
ンジスタ歩留りの大幅な向上が期待できる。
内に形成されるベース領域と，該ベース領域の外縁部上
から外方に延びて前記基板上に形成された絶縁膜より上
方にかつ前記ベース領域の上部にあるベース電極用P+型
多結晶シリコン膜とを接続する多結晶シリコン膜の形状
を，従来はP+型多結晶シリコン膜パターンと同一形状で
下に広がった形であったのを，P+型多結晶シリコン膜パ
ターンよりも前記絶縁膜側に幅が小さくなった形に変え
る。これにより，前記ベース領域内に形成されるエミッ
タ領域と補償ベース領域間の分離距離を，前記多結晶シ
リコン膜のパターン形状により，調整することが可能と
なる。このように，前記エミッタ領域と補償ベース領域
間の分離距離の調整が容易となった結果，BVEBO特性が
改善されて，再現性及び均一性が向上し，延いてはトラ
ンジスタ歩留りの大幅な向上が期待できる。
以下，図面を参照しながら本発明の実施例について詳細
に説明する。
に説明する。
第２図は本発明によって得られたNPN型バイポーラトラ
ンジスタのエミッタ・ベース間の概略断面図である。第
１図の従来のものと比較して，P+型多結晶シリコン膜１
４が，ベース領域２０，２２上において，シリコン酸化
膜１２及びシリコン窒化膜１３からなる絶縁膜側壁面に
接する領域でパターン幅が狭く，絶縁膜表面より上部に
ある領域で広くなる形状を有している為，エミッタ領域
２５と補償ベース領域２０間の分離距離Ｄ２が，従来の
分離距離Ｄ１（第１図）より大幅に長くできることが判
る。
ンジスタのエミッタ・ベース間の概略断面図である。第
１図の従来のものと比較して，P+型多結晶シリコン膜１
４が，ベース領域２０，２２上において，シリコン酸化
膜１２及びシリコン窒化膜１３からなる絶縁膜側壁面に
接する領域でパターン幅が狭く，絶縁膜表面より上部に
ある領域で広くなる形状を有している為，エミッタ領域
２５と補償ベース領域２０間の分離距離Ｄ２が，従来の
分離距離Ｄ１（第１図）より大幅に長くできることが判
る。
次に，本発明の製法を従来の製法と比較して説明する。
まず，従来のNPN型バイポーラトランジスタの製造工程
を第３図〜第９図を参照しながら説明する。
を第３図〜第９図を参照しながら説明する。
第３図を参照すると，Ｎ型シリコン基板１１の一表面上
に熱酸化法，気相成長法（以下，CVD法と呼ぶ）等によ
ってSiO2からなるシリコン酸化膜１２を形成し，その上
にCVD法によってシリコン窒化膜１３を形成する。さら
にその上に，P+型多結晶シリコン膜１４をCVD法により
形成する。このとき得られたシリコン酸化膜１２，シリ
コン窒化膜１３及びP+型多結晶シリコン膜１４の膜厚
は，それぞれ約５００Å，約１２００Å及び約５５００
Åである。
に熱酸化法，気相成長法（以下，CVD法と呼ぶ）等によ
ってSiO2からなるシリコン酸化膜１２を形成し，その上
にCVD法によってシリコン窒化膜１３を形成する。さら
にその上に，P+型多結晶シリコン膜１４をCVD法により
形成する。このとき得られたシリコン酸化膜１２，シリ
コン窒化膜１３及びP+型多結晶シリコン膜１４の膜厚
は，それぞれ約５００Å，約１２００Å及び約５５００
Åである。
第４図を参照すると，P+型多結晶シリコン膜１４にフォ
トプロセスを用いてシリコン窒化膜１３に達する開孔１
６を設け，その後に熱酸化法を用いてシリコン酸化膜１
５を約０．５μｍの膜厚で形成する。
トプロセスを用いてシリコン窒化膜１３に達する開孔１
６を設け，その後に熱酸化法を用いてシリコン酸化膜１
５を約０．５μｍの膜厚で形成する。
第５図を参照すると，シリコン酸化膜１５をマスクとし
てシリコン窒化膜１３をエッチング除去する。この時，
シリコン窒化膜１３をオーバエッチングし０．５μｍ程
度の側面エッチを生じさせる。次に，シリコン酸化膜１
２をバッファードフッ酸等のエッチング液を用いてエッ
チングし，シリコン基板１１の表面を露出させる。しか
る後に，多結晶シリコン膜１７を約０．２μｍの膜厚で
形成する。この多結晶シリコン膜１７がP+型多結晶シリ
コン膜１４とシリコン基板１１を接続することとなる。
てシリコン窒化膜１３をエッチング除去する。この時，
シリコン窒化膜１３をオーバエッチングし０．５μｍ程
度の側面エッチを生じさせる。次に，シリコン酸化膜１
２をバッファードフッ酸等のエッチング液を用いてエッ
チングし，シリコン基板１１の表面を露出させる。しか
る後に，多結晶シリコン膜１７を約０．２μｍの膜厚で
形成する。この多結晶シリコン膜１７がP+型多結晶シリ
コン膜１４とシリコン基板１１を接続することとなる。
第６図を参照すると、熱処理を加え，P+型多結晶シリコ
ン膜１４から不純物を拡散させ，多結晶シリコン膜１７
を部分的にP+型とすると同時に，シリコン基板１１内に
補償ベース領域２０を形成する。このとき，多結晶シリ
コン膜１７の中で，P+型多結晶シリコン膜１４の下に位
置する部分18（第５図）がP+型化されてP+型多結晶シリ
コン膜１９となる。従って，このP+型多結晶シリコン膜
１９は，P+型多結晶シリコン膜１４のパターン幅より狭
い幅のパターンに形成することはできない。
ン膜１４から不純物を拡散させ，多結晶シリコン膜１７
を部分的にP+型とすると同時に，シリコン基板１１内に
補償ベース領域２０を形成する。このとき，多結晶シリ
コン膜１７の中で，P+型多結晶シリコン膜１４の下に位
置する部分18（第５図）がP+型化されてP+型多結晶シリ
コン膜１９となる。従って，このP+型多結晶シリコン膜
１９は，P+型多結晶シリコン膜１４のパターン幅より狭
い幅のパターンに形成することはできない。
第７図を参照すると，多結晶シリコン膜１７をエッチン
グ除去する。この時，不純物を添加されていない多結晶
シリコン膜１７を，P+型多結晶シリコン膜１４，１９及
びシリコン基板１１よりも速くエッチングするエッチン
グ液（KOH，ヒドラジン等）を使用する。すると，多結
晶シリコン膜１７の内P+型領域１９のみが残存すること
となる。
グ除去する。この時，不純物を添加されていない多結晶
シリコン膜１７を，P+型多結晶シリコン膜１４，１９及
びシリコン基板１１よりも速くエッチングするエッチン
グ液（KOH，ヒドラジン等）を使用する。すると，多結
晶シリコン膜１７の内P+型領域１９のみが残存すること
となる。
第８図を参照すると，残存しているP+型多結晶シリコン
膜１９表面及び露出したシリコン基板１１表面を熱酸化
し，シリコン酸化膜１２を形成する。全面に，イオン注
入法によりＰ型不純物を添加し，シリコン基板１１表面
に接してベース領域２２を形成する。次に，CVD法を用
いてシリコン酸化膜２３を約０．１μｍの膜厚で形成す
る。このとき，CVD法によるシリコン酸化膜の代わり
に，CVD法によるシリコン酸化膜と多結晶シリコン膜の
重膜を使用することも可能であり，その場合，エミッタ
領域（後述）と補償ベース領域２０間距離を少し長くす
ることが可能である。
膜１９表面及び露出したシリコン基板１１表面を熱酸化
し，シリコン酸化膜１２を形成する。全面に，イオン注
入法によりＰ型不純物を添加し，シリコン基板１１表面
に接してベース領域２２を形成する。次に，CVD法を用
いてシリコン酸化膜２３を約０．１μｍの膜厚で形成す
る。このとき，CVD法によるシリコン酸化膜の代わり
に，CVD法によるシリコン酸化膜と多結晶シリコン膜の
重膜を使用することも可能であり，その場合，エミッタ
領域（後述）と補償ベース領域２０間距離を少し長くす
ることが可能である。
第９図を参照すると，異方性プラズマエッチ（リアクテ
ィブ・イオン・エッチ等）を使用してシリコン酸化膜２
３，２１をエッチングする。するとシリコン酸化膜１５
の側壁部に接したCVD法によるシリコン酸化膜２３が残
存することとなる。その後に，多結晶シリコン膜２４を
形成し，この多結晶シリコン膜２４中にイオン注入法に
よりＮ型不純物を高濃度に添加する。このN+型多結晶シ
リコン膜２４をフォトプロセスを用いて所定の形に整形
した後に，熱処理を加えてエミッタN+型領域２５をベー
ス領域２２内に形成する。
ィブ・イオン・エッチ等）を使用してシリコン酸化膜２
３，２１をエッチングする。するとシリコン酸化膜１５
の側壁部に接したCVD法によるシリコン酸化膜２３が残
存することとなる。その後に，多結晶シリコン膜２４を
形成し，この多結晶シリコン膜２４中にイオン注入法に
よりＮ型不純物を高濃度に添加する。このN+型多結晶シ
リコン膜２４をフォトプロセスを用いて所定の形に整形
した後に，熱処理を加えてエミッタN+型領域２５をベー
ス領域２２内に形成する。
以上が従来のNPN型バイポーラトランジスタの製法であ
る。次に，本発明の製法を第１０図〜第１２図を参照し
ながら説明する。
る。次に，本発明の製法を第１０図〜第１２図を参照し
ながら説明する。
本発明の製法においても，第３図〜第５図迄は従来の製
法と同一である。第１０図には，従来の第５図が再度示
されている。
法と同一である。第１０図には，従来の第５図が再度示
されている。
第１１図を参照すると，多結晶シリコン膜１７を形成し
た後に多結晶シリコン膜１７をエッチング除去する。こ
のとき使用するエッチング液としては，アルカリ系エッ
チング液（KOH，ヒドラジン等）を用いる。すると，不
純物を添加されていない多結晶シリコン膜１７は，P+型
多結晶シリコン膜１４及び＜１１１＞型シリコン基板１
１よりも速くエッチングされる。ここで，P+型多結晶シ
リコン膜１４の下に位置する多結晶シリコン膜１７の領
域１８では，多結晶シリコン膜１７表面からの距離が長
くなっている為（実効的に膜厚が厚い），多結晶シリコ
ン膜１７の領域１８を除く他の部分よりもエッチングに
時間を要することとなる。そこで，エッチング時間を適
当に調整すれば，残存多結晶シリコン膜17′のパターン
幅を任意に変化できることとなる。
た後に多結晶シリコン膜１７をエッチング除去する。こ
のとき使用するエッチング液としては，アルカリ系エッ
チング液（KOH，ヒドラジン等）を用いる。すると，不
純物を添加されていない多結晶シリコン膜１７は，P+型
多結晶シリコン膜１４及び＜１１１＞型シリコン基板１
１よりも速くエッチングされる。ここで，P+型多結晶シ
リコン膜１４の下に位置する多結晶シリコン膜１７の領
域１８では，多結晶シリコン膜１７表面からの距離が長
くなっている為（実効的に膜厚が厚い），多結晶シリコ
ン膜１７の領域１８を除く他の部分よりもエッチングに
時間を要することとなる。そこで，エッチング時間を適
当に調整すれば，残存多結晶シリコン膜17′のパターン
幅を任意に変化できることとなる。
本発明者らは，１例として前記エッチング時間を多結晶
シリコン膜１７の膜厚の約１．２倍の膜厚がエッチング
される時間に設定してみた。その結果，残存多結晶シリ
コン膜17′の表面が，P+型多結晶シリコン膜１４とシリ
コン酸化膜１５の界面よりシリコン酸化膜１２及びシリ
コン窒化膜１３の側壁側に約０．１μｍ入った所に位置
していたことを確認した。
シリコン膜１７の膜厚の約１．２倍の膜厚がエッチング
される時間に設定してみた。その結果，残存多結晶シリ
コン膜17′の表面が，P+型多結晶シリコン膜１４とシリ
コン酸化膜１５の界面よりシリコン酸化膜１２及びシリ
コン窒化膜１３の側壁側に約０．１μｍ入った所に位置
していたことを確認した。
第１２図を参照すると，次に残存多結晶シリコン膜17′
表面，P+型多結晶シリコン膜１４表面及び露出したシリ
コン基板１１表面を熱酸化し，シリコン酸化膜２１を約
５００Åの膜厚で形成する。次に熱処理を加えてP+型多
結晶シリコン膜１４から不純物を拡散させ，残存多結晶
シリコン膜17′をP+型多結晶シリコン膜１９とすると同
時に，シリコン基板１１内に補償ベース領域２０を形成
する。この時，熱処理条件を９００℃，１時間とすれ
ば，補償ベース領域の接合深さは約０．２μｍとなる。
表面，P+型多結晶シリコン膜１４表面及び露出したシリ
コン基板１１表面を熱酸化し，シリコン酸化膜２１を約
５００Åの膜厚で形成する。次に熱処理を加えてP+型多
結晶シリコン膜１４から不純物を拡散させ，残存多結晶
シリコン膜17′をP+型多結晶シリコン膜１９とすると同
時に，シリコン基板１１内に補償ベース領域２０を形成
する。この時，熱処理条件を９００℃，１時間とすれ
ば，補償ベース領域の接合深さは約０．２μｍとなる。
以下，従来の説明図である第８図，第９図を参照して説
明したのと同一工程を経て，ＮＰＮ型バイポーラトラン
ジスタが作られる。
明したのと同一工程を経て，ＮＰＮ型バイポーラトラン
ジスタが作られる。
以上の説明で明らかなように，従来では，ベース電極用
P+型多結晶シリコン膜とシリコン基板の接続を行なう多
結晶シリコン膜を，ベース電極用P+型多結晶シリコン膜
に添加された不純物の濃度差を利用して形成している。
これに対し，本発明では，ベース電極用P+型多結晶シリ
コン膜とシリコン基板の接続を行なう多結晶シリコン膜
を，多結晶シリコン膜の実効的な膜厚差を利用して形成
している。これにより，本発明では，前記接続部の多結
晶シリコン膜の形状を，エッチング条件のみで決めるこ
とができる。その結果，エミッタ領域と補償ベース領域
間の距離を容易に調整することができることとなり，延
いてはBVEBO特性の改善，トランジスタ歩留りの改善が
可能となる。
P+型多結晶シリコン膜とシリコン基板の接続を行なう多
結晶シリコン膜を，ベース電極用P+型多結晶シリコン膜
に添加された不純物の濃度差を利用して形成している。
これに対し，本発明では，ベース電極用P+型多結晶シリ
コン膜とシリコン基板の接続を行なう多結晶シリコン膜
を，多結晶シリコン膜の実効的な膜厚差を利用して形成
している。これにより，本発明では，前記接続部の多結
晶シリコン膜の形状を，エッチング条件のみで決めるこ
とができる。その結果，エミッタ領域と補償ベース領域
間の距離を容易に調整することができることとなり，延
いてはBVEBO特性の改善，トランジスタ歩留りの改善が
可能となる。
第１図は従来のNPN型バイポーラトランジスタのエミッ
タ・ベース間の断面構造を示した概略図，第２図は本発
明によるNPN型バイポーラトランジスタのエミッタ・ベ
ース間の断面構造の一実施例を示した概略図，第３図〜
第９図は従来のNPN型バイポーラトランジスタの製造工
程の説明図，第１０図〜第１２図は本発明によるNPN型
バイポーラトランジスタの製造工程の一実施例を示した
説明図である。 １１……＜111＞型Ｎ型シリコン基板，１２……シリコ
ン酸化膜，１３……シリコン窒化膜，１４……P+型多結
晶シリコン膜，１５……シリコン酸化膜，１６……開孔
部，１７……多結晶シリコン膜，１８……ひさしの領
域，１９……P+型多結晶シリコン膜，２０……P+型ベー
ス補償領域，２１……シリコン酸化膜，２２……ベース
領域，２３……シリコン酸化膜，２４……N+型多結晶シ
リコン膜，２５……エミッタ領域，２６……アルミニウ
ム電極，Ｄ１，Ｄ２……エミッタ領域−補償ベース間距
離。
タ・ベース間の断面構造を示した概略図，第２図は本発
明によるNPN型バイポーラトランジスタのエミッタ・ベ
ース間の断面構造の一実施例を示した概略図，第３図〜
第９図は従来のNPN型バイポーラトランジスタの製造工
程の説明図，第１０図〜第１２図は本発明によるNPN型
バイポーラトランジスタの製造工程の一実施例を示した
説明図である。 １１……＜111＞型Ｎ型シリコン基板，１２……シリコ
ン酸化膜，１３……シリコン窒化膜，１４……P+型多結
晶シリコン膜，１５……シリコン酸化膜，１６……開孔
部，１７……多結晶シリコン膜，１８……ひさしの領
域，１９……P+型多結晶シリコン膜，２０……P+型ベー
ス補償領域，２１……シリコン酸化膜，２２……ベース
領域，２３……シリコン酸化膜，２４……N+型多結晶シ
リコン膜，２５……エミッタ領域，２６……アルミニウ
ム電極，Ｄ１，Ｄ２……エミッタ領域−補償ベース間距
離。
Claims (1)
- 【請求項１】第１導電型シリコン基板の主面上に第１の
シリコン酸化膜，シリコン窒化膜を順次形成する工程，
上記シリコン窒化膜の上に第２導電型不純物を含む第１
の多結晶シリコン膜を形成し，該第１の多結晶シリコン
膜に上記シリコン窒化膜表面に達する所定形状の第１の
窓を開ける工程，上記第１の多結晶シリコン膜を部分的
に酸化し，第２のシリコン酸化膜を形成する工程，上記
第２のシリコン酸化膜の上記第１の窓を通して上記シリ
コン窒化膜に上記第１のシリコン酸化膜表面に達し，上
記第１の窓よりも大きい第２の窓を開ける工程，ついで
該第２の窓を通して上記第１のシリコン酸化膜に上記基
板主面に達するほぼ上記第２の窓と同大の第３の窓を開
ける工程，上記第１のシリコン酸化膜の上記第３の窓内
に露出している上記基板主面と上記第１の多結晶シリコ
ン膜下面および上記第２のシリコン酸化膜表面を覆い，
その膜厚が上記第１のシリコン酸化膜と上記シリコン窒
化膜の和の膜厚の半分以上なる，不純物を含まない第２
の多結晶シリコン膜を形成する工程，上記第２の多結晶
シリコン膜を，上記基板，上記第２のシリコン酸化膜及
び上記第１の多結晶シリコン膜よりも当該第２の多結晶
シリコン膜をより速く蝕刻する蝕刻方法を用いて，上記
基板主面および上記第２のシリコン酸化膜が露出するま
で除去し，上記第１の多結晶シリコン膜と上記基板主面
に挟まれたところに，上記第１の多結晶シリコン膜と上
記第２のシリコン酸化膜界面より上記シリコン窒化膜及
び上記第１のシリコン酸化膜の側にその表面を有する第
２の多結晶シリコン膜を形成する工程，上記露出した基
板主面，上記第１の多結晶シリコン膜表面及び上記蝕刻
された第２の多結晶シリコン膜表面を熱酸化して第３の
シリコン酸化膜を形成すると同時に，熱処理により上記
第１の多結晶シリコン膜から第２導電型不純物を拡散さ
せて，上記蝕刻された第２の多結晶シリコン膜を第２導
電型とすると共に該第２の多結晶シリコン膜下の上記基
板内にベース補償領域を形成する工程を含むことを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60063364A JPH0618201B2 (ja) | 1985-03-29 | 1985-03-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60063364A JPH0618201B2 (ja) | 1985-03-29 | 1985-03-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61224354A JPS61224354A (ja) | 1986-10-06 |
| JPH0618201B2 true JPH0618201B2 (ja) | 1994-03-09 |
Family
ID=13227140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60063364A Expired - Lifetime JPH0618201B2 (ja) | 1985-03-29 | 1985-03-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0618201B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59220968A (ja) * | 1983-05-31 | 1984-12-12 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1985
- 1985-03-29 JP JP60063364A patent/JPH0618201B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61224354A (ja) | 1986-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2503460B2 (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| JPH05206151A (ja) | 半導体装置 | |
| JPH0241170B2 (ja) | ||
| US5319239A (en) | Polysilicon-collector-on-insulator polysilicon-emitter bipolar | |
| JP3176758B2 (ja) | 半導体装置の製造方法 | |
| JPH0831478B2 (ja) | バイポーラ・トランジスタおよびその製造方法 | |
| JPH0252858B2 (ja) | ||
| JPH0618201B2 (ja) | 半導体装置の製造方法 | |
| JPS60258964A (ja) | 半導体装置の製造方法 | |
| JP2663632B2 (ja) | 半導体装置及びその製造方法 | |
| JP2917646B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3168622B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0136710B2 (ja) | ||
| KR0152546B1 (ko) | 바이폴라 트랜지스터 및 그의 제조방법 | |
| JPH0128508B2 (ja) | ||
| JP2845044B2 (ja) | 半導体装置 | |
| JP2712889B2 (ja) | 半導体装置の製造方法 | |
| JP2626300B2 (ja) | 半導体装置の製造方法 | |
| JPS62141768A (ja) | 半導体装置およびその製造方法 | |
| JPH05226353A (ja) | 半導体装置の製造方法 | |
| JPS629226B2 (ja) | ||
| JPH0682675B2 (ja) | 半導体装置の製造方法 | |
| JPH02150034A (ja) | 半導体装置およびその製造方法 | |
| JPH0669043B2 (ja) | 半導体装置の製造方法 |