JPH061832B2 - 入出力保護装置 - Google Patents
入出力保護装置Info
- Publication number
- JPH061832B2 JPH061832B2 JP56162261A JP16226181A JPH061832B2 JP H061832 B2 JPH061832 B2 JP H061832B2 JP 56162261 A JP56162261 A JP 56162261A JP 16226181 A JP16226181 A JP 16226181A JP H061832 B2 JPH061832 B2 JP H061832B2
- Authority
- JP
- Japan
- Prior art keywords
- igfet
- voltage
- protection
- gate
- protective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
- H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
Landscapes
- Amplifiers (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Protection Of Static Devices (AREA)
Description
【発明の詳細な説明】 本発明は絶縁ゲート型電界効果トランジスタ（以下IGFE
Tという）の保護装置の改良に関するものである。
Tという）の保護装置の改良に関するものである。
IGFETの閾値電圧及び電圧利得の如き電気的性能を良く
するにはゲート絶縁膜を薄くする方が良い。しかしゲー
ト絶縁膜を薄くすると絶縁耐圧が低下し、例えばゲート
絶縁膜として５００Å程度のシリコン酸化膜を用いた場
合には６０Ｖ程度の電圧により永久的な破壊を受けるよ
うになる。このような破壊からゲート絶縁膜を保護する
ものとして例えば第１図の保護装置が従来使用されてき
た。
するにはゲート絶縁膜を薄くする方が良い。しかしゲー
ト絶縁膜を薄くすると絶縁耐圧が低下し、例えばゲート
絶縁膜として５００Å程度のシリコン酸化膜を用いた場
合には６０Ｖ程度の電圧により永久的な破壊を受けるよ
うになる。このような破壊からゲート絶縁膜を保護する
ものとして例えば第１図の保護装置が従来使用されてき
た。
最初に第１図の従来例について働きを説明する。以下、
Ｎチャンネルの入力保護装置として説明する。
Ｎチャンネルの入力保護装置として説明する。
第１図において被保護用IGFET１０１のゲートは保護用I
GFET１０２のソースに接続されその保護用IGFET１０２
のドレインが抵抗体111を介して入力端子１１に接続さ
れている。保護用IGFET１０２は通常は被保護用IGFET１
０１と同じ製法で製造されゲート絶縁膜厚は被保護用IG
FET１０１のそれと等しい。保護用IGFET１０２のゲート
は定電源電圧供給用配線１３に接続点１２で接続されて
いる。この第１図の従来例の保護装置においては、入力
端子１１に印加された電圧が定電源電圧供給用配線１３
の電位から保護用IGFET１０２の閾値電圧を引いた電圧
よりも小さい時には保護用IGFET１０２ソース・ドレイ
ン間は導通状態となり被保護用IGFET101は正常に動作す
る。逆に入力端子１１に印加された電圧が定電源電圧供
給用配線１３の電位から保護用IGFET102の閾値電圧を引
いた電圧よりも大きい場合には、保護用IGFET102はゲー
ト・ソース間の電位差が減少し非導通状態に近づく為被
保護用IGFET101のゲートには定電源電圧供給用配線１３
の電位より保護用IGFET102の閾値電圧を引いた値しか印
加されず、入力端子に過大電圧が印加された場合でも被
保護用IGFET101はゲート膜破壊から保護される。また、
保護用、IGFET102のドレインとゲート間にかかる電圧は
入力端子に印加された電圧から定電源電圧供給用配線１
３の電位を引いたものとなり、その結果従来例の第１図
の保護回路の破壊電圧は、IGFET１０１のゲートに直接
電圧が印加された場合よりも１３の電位分だけ上昇す
る。しかしながら、この第１図の従来例の保護装置で
は、スパイク状のパルス電圧が印加された場合には保護
用IGFET１０２のゲート絶縁膜がドレイン近傍で破壊さ
れてしまうという欠点があった。例えば、ゲート酸化膜
５００Åのシリコン酸化膜を用いた第１図の従来例の保
護装置では、抵抗体１１１の抵抗値を１ｋΩとして、２
００ｐＦの容量に高電圧を充電し、この電圧を水銀接点
リレーを用いて印加した場合に１５０Ｖ程度のスパイク
状電圧で保護用、ＩＧＦＥＴが破壊してしまうことがわ
かった。
GFET１０２のソースに接続されその保護用IGFET１０２
のドレインが抵抗体111を介して入力端子１１に接続さ
れている。保護用IGFET１０２は通常は被保護用IGFET１
０１と同じ製法で製造されゲート絶縁膜厚は被保護用IG
FET１０１のそれと等しい。保護用IGFET１０２のゲート
は定電源電圧供給用配線１３に接続点１２で接続されて
いる。この第１図の従来例の保護装置においては、入力
端子１１に印加された電圧が定電源電圧供給用配線１３
の電位から保護用IGFET１０２の閾値電圧を引いた電圧
よりも小さい時には保護用IGFET１０２ソース・ドレイ
ン間は導通状態となり被保護用IGFET101は正常に動作す
る。逆に入力端子１１に印加された電圧が定電源電圧供
給用配線１３の電位から保護用IGFET102の閾値電圧を引
いた電圧よりも大きい場合には、保護用IGFET102はゲー
ト・ソース間の電位差が減少し非導通状態に近づく為被
保護用IGFET101のゲートには定電源電圧供給用配線１３
の電位より保護用IGFET102の閾値電圧を引いた値しか印
加されず、入力端子に過大電圧が印加された場合でも被
保護用IGFET101はゲート膜破壊から保護される。また、
保護用、IGFET102のドレインとゲート間にかかる電圧は
入力端子に印加された電圧から定電源電圧供給用配線１
３の電位を引いたものとなり、その結果従来例の第１図
の保護回路の破壊電圧は、IGFET１０１のゲートに直接
電圧が印加された場合よりも１３の電位分だけ上昇す
る。しかしながら、この第１図の従来例の保護装置で
は、スパイク状のパルス電圧が印加された場合には保護
用IGFET１０２のゲート絶縁膜がドレイン近傍で破壊さ
れてしまうという欠点があった。例えば、ゲート酸化膜
５００Åのシリコン酸化膜を用いた第１図の従来例の保
護装置では、抵抗体１１１の抵抗値を１ｋΩとして、２
００ｐＦの容量に高電圧を充電し、この電圧を水銀接点
リレーを用いて印加した場合に１５０Ｖ程度のスパイク
状電圧で保護用、ＩＧＦＥＴが破壊してしまうことがわ
かった。
本発明は前述した従来例における保護用IGFET１０２の
破壊を防止する手段を設けることにより従来の保護装置
の場合より更に高いスパイク状の過大電圧の入力まで耐
えることのできる保護装置を提供することを目的として
いる。
破壊を防止する手段を設けることにより従来の保護装置
の場合より更に高いスパイク状の過大電圧の入力まで耐
えることのできる保護装置を提供することを目的として
いる。
本発明による絶縁ゲート型電界効果トランジスタの保護
装置は、例えばソースが被保護用絶縁ゲート型電界効果
型トランジスタのゲートあるいはドレインに電気的に接
続され、ドレインが入力又は出力端子に抵抗体を介して
接続された第１の保護用絶縁ゲート型電界効果トランジ
スタと、ソースが前記保護用絶縁ゲート型電界効果トラ
ンジスタのゲートを抵抗性素子を介して電圧源に接続し
たことを特徴とする。
装置は、例えばソースが被保護用絶縁ゲート型電界効果
型トランジスタのゲートあるいはドレインに電気的に接
続され、ドレインが入力又は出力端子に抵抗体を介して
接続された第１の保護用絶縁ゲート型電界効果トランジ
スタと、ソースが前記保護用絶縁ゲート型電界効果トラ
ンジスタのゲートを抵抗性素子を介して電圧源に接続し
たことを特徴とする。
以下、本発明の一実施例である第２図を用いて本発明を
入力保護装置に適用した場合の構成及び効果を詳細に説
明する。
入力保護装置に適用した場合の構成及び効果を詳細に説
明する。
第２図において、被保護用IGFET201のゲートは第１の保
護用IGFET202のソースに接続され、第１の保護用IGFET2
02のドレインは抵抗体２１１を介して入力端子２１に接
続されている。第１の保護用IGFET202のゲートは第２の
保護用ディプリーション型IGFET203のソースに接続さ
れ、第２の保護用ディプリーション型IGFET203のゲート
及びドレインは電源電圧供給用配線２３と接続点２２で
接続されている。
護用IGFET202のソースに接続され、第１の保護用IGFET2
02のドレインは抵抗体２１１を介して入力端子２１に接
続されている。第１の保護用IGFET202のゲートは第２の
保護用ディプリーション型IGFET203のソースに接続さ
れ、第２の保護用ディプリーション型IGFET203のゲート
及びドレインは電源電圧供給用配線２３と接続点２２で
接続されている。
次に第２図に示した実施例の入力保護装置の動作につい
て説明する。入力端子２１に印加される電圧が直流の電
圧である場合には、第１の保護用IGFET202は導通状態に
あり、第１図の従来の保護装置と同一動作をし、保護能
力も第１図の保護装置とほぼ等しい。しかし、実際の自
然の状態での静電破壊につながるスパイク状のパルス電
圧の印加では、本発明実施例の第２図の保護装置が従来
の第１図の保護装置より格段に保護能力が大きい。即
ち、第１図の従来の保護装置では入力端子１１にスパイ
ク状の高電圧が印加された場合に保護用IGFET102のドレ
インには高い電圧がほぼそのまま印加され、保護用IGFE
T102のゲートの電圧は定電源電圧供給用配線１３と同電
位であり、定電源電圧供給用配線１３の電位は、半導体
集積回路が動作している状態で数ボルト程度で非動作状
態でほぼ接地電位であるから、保護用IGFET102のゲート
絶縁膜はドレイン近傍で破壊されてしまうのである。し
かしながら、本発明実施例の第２図の保護装置において
は、保護用IGFET202のゲートと定電源電圧供給用配線２
３との間に第２の保護用ディプリーション型IGFET２０
３が、ソースは第１の保護用IGFET202のゲート側に、第
２の保護用ディプリーション型IGFET203のゲート及びド
レインは電源電圧供給用配線２３との接続点２２側にし
て挿入されているので、スパイク状の高電圧が入力端子
２１に印加された場合には保護用IGFET２０２のドレイ
ン電位が高くなると共に保護用IGFET２０２のゲート−
ドレイン間の容量により保護用IGFET２０２のゲート電
位も同時に高くなるが電源電圧供給用配線２３と保護用
IGFET２０２のゲート間に第２の保護用ディプリーショ
ン型IGFET２０３が挿入されているので、この第２の保
護用IGFET203が抵抗として働き、保護用IGFET２０２の
ゲート容量の充電電流を制限するので、保護用IGFET２
０２のゲート電位は高電圧の印加直後、瞬時には低くな
らない。すなわち、保護用IGFET２０２のゲート電位は
保護用ディプリーション型IGFET２０３の抵抗成分と保
護用IGFET２０２のゲート容量とにより決まる時定数を
もって低くなり、やがて配線２３の電源電圧と同じにな
る。しかしながら、保護用IGFET２０２のゲート電位が
配線２３の電源電圧になるまえに、保護用IGFET２０２
のドレインと基板とのPN接合が降伏して保護用IGFET２
０２ドレイン電圧は基板電位とほぼ等しくなるので、結
局、保護用IGFET202のドレインとゲート間の電位差は基
板と配線２３との電位差となり、従来の第１図の保護装
置の場合より小さくなって、保護用IGFET２０２自体の
ゲート絶縁膜を破壊から保護することができる。本発明
の保護装置によれば従来の保護装置がゲート酸化膜厚５
００Åにおいて抵抗体１１１を１ｋΩとすると１５０Ｖ
程度のスパイク状パルス電圧でゲート酸化膜破壊が生ず
るのに対して３００Ｖ以上のスパイク状パルス電圧に対
しても保護効果があり、従来の保護装置に対し本発明の
保護装置の優位性は明らかである。
て説明する。入力端子２１に印加される電圧が直流の電
圧である場合には、第１の保護用IGFET202は導通状態に
あり、第１図の従来の保護装置と同一動作をし、保護能
力も第１図の保護装置とほぼ等しい。しかし、実際の自
然の状態での静電破壊につながるスパイク状のパルス電
圧の印加では、本発明実施例の第２図の保護装置が従来
の第１図の保護装置より格段に保護能力が大きい。即
ち、第１図の従来の保護装置では入力端子１１にスパイ
ク状の高電圧が印加された場合に保護用IGFET102のドレ
インには高い電圧がほぼそのまま印加され、保護用IGFE
T102のゲートの電圧は定電源電圧供給用配線１３と同電
位であり、定電源電圧供給用配線１３の電位は、半導体
集積回路が動作している状態で数ボルト程度で非動作状
態でほぼ接地電位であるから、保護用IGFET102のゲート
絶縁膜はドレイン近傍で破壊されてしまうのである。し
かしながら、本発明実施例の第２図の保護装置において
は、保護用IGFET202のゲートと定電源電圧供給用配線２
３との間に第２の保護用ディプリーション型IGFET２０
３が、ソースは第１の保護用IGFET202のゲート側に、第
２の保護用ディプリーション型IGFET203のゲート及びド
レインは電源電圧供給用配線２３との接続点２２側にし
て挿入されているので、スパイク状の高電圧が入力端子
２１に印加された場合には保護用IGFET２０２のドレイ
ン電位が高くなると共に保護用IGFET２０２のゲート−
ドレイン間の容量により保護用IGFET２０２のゲート電
位も同時に高くなるが電源電圧供給用配線２３と保護用
IGFET２０２のゲート間に第２の保護用ディプリーショ
ン型IGFET２０３が挿入されているので、この第２の保
護用IGFET203が抵抗として働き、保護用IGFET２０２の
ゲート容量の充電電流を制限するので、保護用IGFET２
０２のゲート電位は高電圧の印加直後、瞬時には低くな
らない。すなわち、保護用IGFET２０２のゲート電位は
保護用ディプリーション型IGFET２０３の抵抗成分と保
護用IGFET２０２のゲート容量とにより決まる時定数を
もって低くなり、やがて配線２３の電源電圧と同じにな
る。しかしながら、保護用IGFET２０２のゲート電位が
配線２３の電源電圧になるまえに、保護用IGFET２０２
のドレインと基板とのPN接合が降伏して保護用IGFET２
０２ドレイン電圧は基板電位とほぼ等しくなるので、結
局、保護用IGFET202のドレインとゲート間の電位差は基
板と配線２３との電位差となり、従来の第１図の保護装
置の場合より小さくなって、保護用IGFET２０２自体の
ゲート絶縁膜を破壊から保護することができる。本発明
の保護装置によれば従来の保護装置がゲート酸化膜厚５
００Åにおいて抵抗体１１１を１ｋΩとすると１５０Ｖ
程度のスパイク状パルス電圧でゲート酸化膜破壊が生ず
るのに対して３００Ｖ以上のスパイク状パルス電圧に対
しても保護効果があり、従来の保護装置に対し本発明の
保護装置の優位性は明らかである。
尚、本発明の保護装置を出力回路に適用した場合にも、
保護効果においては入力回路に適用した第２図の実施例
の場合と同様に従来例に比して２倍以上の耐破壊電圧を
得た。
保護効果においては入力回路に適用した第２図の実施例
の場合と同様に従来例に比して２倍以上の耐破壊電圧を
得た。
以上、本発明についてＮチャンネルのIGFETを例にって
説明したがＰチャンネルのIGFETでも本発明の保護装置
が有効であることはもちろんである。
説明したがＰチャンネルのIGFETでも本発明の保護装置
が有効であることはもちろんである。
第１図は従来例の保護装置の構成を示す回路図第２図は
本発明の実施例の構成を示す回路図である。 なお図において、１１……入力端子、１３……定電源電
圧供給用配線、１０１……被保護用ＩＧＦＥＴ、１０２
……保護用ＩＧＦＥＴ、１１１…抵抗体、２１……入力
端子、２３……定電源電圧供給用配線、２０１……被保
護用ＩＧＦＥＴ、２０２……保護用ＩＧＦＥＴ、２０３
……保護用ディプリーション型ＩＧＦＥＴ、２１１……
抵抗体、である。
本発明の実施例の構成を示す回路図である。 なお図において、１１……入力端子、１３……定電源電
圧供給用配線、１０１……被保護用ＩＧＦＥＴ、１０２
……保護用ＩＧＦＥＴ、１１１…抵抗体、２１……入力
端子、２３……定電源電圧供給用配線、２０１……被保
護用ＩＧＦＥＴ、２０２……保護用ＩＧＦＥＴ、２０３
……保護用ディプリーション型ＩＧＦＥＴ、２１１……
抵抗体、である。
Claims (1)
- 【請求項１】保護すべき絶縁ゲート型電界効果トランジ
スタが接続された回路節点と入力端子または出力端子と
の間ソース・ドレイン電流路が接続され、定電流電圧供
給用配線にゲートが接続された保護用絶縁ゲート型電界
効果トランジスタを有し、前記入力端子または出力端子
に前記定電源電圧供給用配線の定電圧よりも高い電圧が
印加されたときに当該電圧に対し前記回路節点の電圧を
前記定電圧から前記保護用絶縁ゲート型電界効果トラン
ジスタのしきい値電圧だけ異なる電圧にクランプして前
記保護すべき絶縁ゲート型電界効果トランジスタを保護
する入出力保護装置において、前記保護用絶縁ゲート型
電界効果トランジスタと前記定電源電圧供給用配線との
間に抵抗性素子を挿入したことを特徴とする入出力保護
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56162261A JPH061832B2 (ja) | 1981-10-12 | 1981-10-12 | 入出力保護装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56162261A JPH061832B2 (ja) | 1981-10-12 | 1981-10-12 | 入出力保護装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5863172A JPS5863172A (ja) | 1983-04-14 |
| JPH061832B2 true JPH061832B2 (ja) | 1994-01-05 |
Family
ID=15751074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56162261A Expired - Lifetime JPH061832B2 (ja) | 1981-10-12 | 1981-10-12 | 入出力保護装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH061832B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6154468A (ja) * | 1984-08-25 | 1986-03-18 | Fujitsu Ltd | 半導体装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5435756B2 (ja) * | 1974-02-04 | 1979-11-05 | ||
| JPS5510144B2 (ja) * | 1974-11-25 | 1980-03-14 | ||
| JPS5563871A (en) * | 1978-11-06 | 1980-05-14 | Nec Corp | Protector for field-effect transistor with insulated gate |
-
1981
- 1981-10-12 JP JP56162261A patent/JPH061832B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5863172A (ja) | 1983-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5473500A (en) | Electrostatic discharge circuit for high speed, high voltage circuitry | |
| US5977596A (en) | Depletion controlled isolation stage | |
| JPH07321628A (ja) | ヒステリシストリガ回路を用いる静電放電保護 | |
| US3636385A (en) | Protection circuit | |
| JPS6150358A (ja) | 半導体集積回路 | |
| US4609931A (en) | Input protection MOS semiconductor device with zener breakdown mechanism | |
| JPS6237819B2 (ja) | ||
| EP0215493B1 (en) | Protected mos transistor circuit | |
| US6429491B1 (en) | Electrostatic discharge protection for MOSFETs | |
| US20030043517A1 (en) | Electro-static discharge protecting circuit | |
| US5942931A (en) | Circuit for protecting an IC from noise | |
| US6534833B1 (en) | Semiconductor device with protection circuitry and method | |
| JPH0548021A (ja) | 半導体保護回路 | |
| US5698886A (en) | Protection circuit against electrostatic discharges | |
| JPH061832B2 (ja) | 入出力保護装置 | |
| US7733618B2 (en) | Electrostatic discharge device | |
| US7205581B2 (en) | Thyristor structure and overvoltage protection configuration having the thyristor structure | |
| JP3025373B2 (ja) | 半導体集積回路 | |
| JP2884946B2 (ja) | 半導体集積回路装置 | |
| JPS58122695A (ja) | 入力過電圧保護回路 | |
| JPH10108359A (ja) | 入力保護回路 | |
| JP3554353B2 (ja) | 電界効果トランジスタの保護装置 | |
| JPH0379874B2 (ja) | ||
| JPS622704B2 (ja) | ||
| US6151199A (en) | Semiconductor integrated circuit device |