JPS6237819B2 - - Google Patents
Info
- Publication number
- JPS6237819B2 JPS6237819B2 JP53136570A JP13657078A JPS6237819B2 JP S6237819 B2 JPS6237819 B2 JP S6237819B2 JP 53136570 A JP53136570 A JP 53136570A JP 13657078 A JP13657078 A JP 13657078A JP S6237819 B2 JPS6237819 B2 JP S6237819B2
- Authority
- JP
- Japan
- Prior art keywords
- igfet
- protective
- protection
- protected
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
- H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Amplifiers (AREA)
- Protection Of Static Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は絶縁ゲート型電界効果トランジスタ
（以下IGFETという）の保護装置の改良に関する
ものである。
（以下IGFETという）の保護装置の改良に関する
ものである。
IGFETのしきい値電圧および電圧利得の如き
電気的性能をよくするには（ゲート絶縁膜）を薄
くする方が良い。しかし、ゲート絶縁膜を薄くす
ると絶縁耐圧が低下し、たとえばゲート絶縁膜と
して500Å程度のシリコン酸化膜を用いた場合に
は60V程度の電圧により永久的な破壊を受けるよ
うになる。このような破壊からゲート絶縁膜を保
護するものとしてたとえば第１図の保護装置ある
いは第２図の保護装置およびこれらを併用した保
護装置が従来使用されてきた。
電気的性能をよくするには（ゲート絶縁膜）を薄
くする方が良い。しかし、ゲート絶縁膜を薄くす
ると絶縁耐圧が低下し、たとえばゲート絶縁膜と
して500Å程度のシリコン酸化膜を用いた場合に
は60V程度の電圧により永久的な破壊を受けるよ
うになる。このような破壊からゲート絶縁膜を保
護するものとしてたとえば第１図の保護装置ある
いは第２図の保護装置およびこれらを併用した保
護装置が従来使用されてきた。
最初に第１図の従来例について働きを説明す
る。以下Ｎチヤンネルの装置として説明する。図
中１０１は被保護用IGFETでゲートは保護用抵
抗１０３を介して入力端子１に接続されている。
１０２は保護用IGFETでこのしきい値電圧は被
保護用IGFET１０１のそれより大きく、また被
保護用IGFET１０１のゲート絶縁膜破壊電圧よ
り小さく設定されている。したがつて被保護用
IGFET１０１の動作範囲内ではこの保護用
IGFET１０２のソース・ドレイン間は導通せ
ず、被保護用IGFET１０１は正常動作を確保さ
れる。図から明らかなように、保護用IGFET１
０２のゲートを入力端子１に、ドレインを保護用
抵抗１０３の一端と被保護用IGFET１０１のゲ
ートとの接続点２に、ソースを被保護用IGFET
１０１のソースと接続すると共に接地３されてい
る。このようの第１図の従来装置においては、被
保護用IGFET１０１のゲート絶縁膜破壊電圧よ
り大きな過大電圧が入力端子１に印加された場
合、保護用IGFET１０２のソースドレイン間が
導通する。従つて点２の電圧すなわち被保護用
IGFET１０１のゲートへの入力電圧は抵抗１０
３と保護用IGFET１０２の動的抵抗の抵抗分割
によつて定まる電位になり、入力端子１へ印加さ
れた過大電圧より減衰され、被保護IGFET１０
１が保護されるのである。
る。以下Ｎチヤンネルの装置として説明する。図
中１０１は被保護用IGFETでゲートは保護用抵
抗１０３を介して入力端子１に接続されている。
１０２は保護用IGFETでこのしきい値電圧は被
保護用IGFET１０１のそれより大きく、また被
保護用IGFET１０１のゲート絶縁膜破壊電圧よ
り小さく設定されている。したがつて被保護用
IGFET１０１の動作範囲内ではこの保護用
IGFET１０２のソース・ドレイン間は導通せ
ず、被保護用IGFET１０１は正常動作を確保さ
れる。図から明らかなように、保護用IGFET１
０２のゲートを入力端子１に、ドレインを保護用
抵抗１０３の一端と被保護用IGFET１０１のゲ
ートとの接続点２に、ソースを被保護用IGFET
１０１のソースと接続すると共に接地３されてい
る。このようの第１図の従来装置においては、被
保護用IGFET１０１のゲート絶縁膜破壊電圧よ
り大きな過大電圧が入力端子１に印加された場
合、保護用IGFET１０２のソースドレイン間が
導通する。従つて点２の電圧すなわち被保護用
IGFET１０１のゲートへの入力電圧は抵抗１０
３と保護用IGFET１０２の動的抵抗の抵抗分割
によつて定まる電位になり、入力端子１へ印加さ
れた過大電圧より減衰され、被保護IGFET１０
１が保護されるのである。
しかし、一般に保護用IGFET１０２の絶縁膜
は被保護用IGFET１０１のそれより十分厚い
（しきい値電圧を大きくしているから）ので保護
用IGFET１０２の動的抵抗は保護用抵抗１０３
に比較して大きく十分な保護効果が得難い。保護
用IGFET１０２のゲート絶縁膜厚を薄くすれば
その動的抵抗は小さくなり保護効果が上がるがそ
の場合には被保護用IGFET１０１の正常動作を
阻害したり、また保護用IGFET１０２自体の破
壊という危険を伴うという欠点があり、保護用
IGFET１０２のチヤネル幅を増大させることに
よつてその動的抵抗を減少させようとする場合に
は保護装置の半導体集積回路上での占有面積が増
大し、好ましくないという欠点があつた。
は被保護用IGFET１０１のそれより十分厚い
（しきい値電圧を大きくしているから）ので保護
用IGFET１０２の動的抵抗は保護用抵抗１０３
に比較して大きく十分な保護効果が得難い。保護
用IGFET１０２のゲート絶縁膜厚を薄くすれば
その動的抵抗は小さくなり保護効果が上がるがそ
の場合には被保護用IGFET１０１の正常動作を
阻害したり、また保護用IGFET１０２自体の破
壊という危険を伴うという欠点があり、保護用
IGFET１０２のチヤネル幅を増大させることに
よつてその動的抵抗を減少させようとする場合に
は保護装置の半導体集積回路上での占有面積が増
大し、好ましくないという欠点があつた。
次に第２図の従来例ついて説明する。第２図に
おいて１１１は被保護用IGFETでそのゲートは
保護用抵抗１１３を介して入力端子１１に接続さ
れている。１１２は保護用IGFETで通常は被保
護用IGFET１１１と同じ製法で製造され、ゲー
ト絶縁膜厚としきい値電圧は被保護用IGFET１
１１のそれと等しい。保護用IGFET１１２のド
レインとゲートは保護用抵抗体１１２と被保護用
IGFET１１１のゲートとの接続点１３に接続さ
れ、保護用IGFET１１２のソースは定電源電圧
供給用配線１４と接続点１２によつて接続されて
いる。この第２図の第２の従来例の保護装置にお
いては入力端子１１に印加された電圧が定電源電
圧供給用配線１４の電位に保護用IGFET１１２
のしきい値電圧分を加えた値より小さい時には保
護用IGFET１１２のソース・ドレイン間は非導
通状態となり被保護用IGFET１１１は正常に動
作する。逆に入力端子１１に印加された電圧が定
電源電圧供給用配線１４の電位に保護用IGFET
１１２のしきい値電圧を加えたものよりも大きい
場合には保護用IGFET１１２のソース・ドレイ
ン間は導通し、被保護用IGFET１１１ゲートは
保護用抵抗体１１３と保護用IGFET１１２の動
的抵抗によつて分割された電位になるので入力端
子に過大電圧が印加された場合でも有効に減衰さ
れた電圧となり、被保護IGFET１１１は保護さ
れる。
おいて１１１は被保護用IGFETでそのゲートは
保護用抵抗１１３を介して入力端子１１に接続さ
れている。１１２は保護用IGFETで通常は被保
護用IGFET１１１と同じ製法で製造され、ゲー
ト絶縁膜厚としきい値電圧は被保護用IGFET１
１１のそれと等しい。保護用IGFET１１２のド
レインとゲートは保護用抵抗体１１２と被保護用
IGFET１１１のゲートとの接続点１３に接続さ
れ、保護用IGFET１１２のソースは定電源電圧
供給用配線１４と接続点１２によつて接続されて
いる。この第２図の第２の従来例の保護装置にお
いては入力端子１１に印加された電圧が定電源電
圧供給用配線１４の電位に保護用IGFET１１２
のしきい値電圧分を加えた値より小さい時には保
護用IGFET１１２のソース・ドレイン間は非導
通状態となり被保護用IGFET１１１は正常に動
作する。逆に入力端子１１に印加された電圧が定
電源電圧供給用配線１４の電位に保護用IGFET
１１２のしきい値電圧を加えたものよりも大きい
場合には保護用IGFET１１２のソース・ドレイ
ン間は導通し、被保護用IGFET１１１ゲートは
保護用抵抗体１１３と保護用IGFET１１２の動
的抵抗によつて分割された電位になるので入力端
子に過大電圧が印加された場合でも有効に減衰さ
れた電圧となり、被保護IGFET１１１は保護さ
れる。
この第２図の従来例の保護装置では第１図の従
来例の保護装置と比較して保護用IGFET１１２
のゲート絶縁膜厚が薄い為に入力が100V以下程
度の直流的な印加電圧の場合は被保護IGFET１
１１に対する保護効果が大きく、半導体集積回路
上における占有面積も小さくて済むという長所が
あるが、その一方、保護用IGFET１１２のゲー
ト絶縁膜厚が薄い為に自然状態の静電気の放電に
相当する数百ボルト程度のスパイク状のパルス電
圧が印加された場合には保護用IGFET１１２の
ゲート絶縁膜がソース近傍で破壊されてしまうと
いう欠点があつた。例えばゲート絶縁膜に500Å
のシリコン酸化膜を用いた第２図の従来例の保護
装置では保護用抵抗体１１３の抵抗値を1kΩと
すると220V程度のスパイク状電圧で破壊してし
まうことがわかつた。
来例の保護装置と比較して保護用IGFET１１２
のゲート絶縁膜厚が薄い為に入力が100V以下程
度の直流的な印加電圧の場合は被保護IGFET１
１１に対する保護効果が大きく、半導体集積回路
上における占有面積も小さくて済むという長所が
あるが、その一方、保護用IGFET１１２のゲー
ト絶縁膜厚が薄い為に自然状態の静電気の放電に
相当する数百ボルト程度のスパイク状のパルス電
圧が印加された場合には保護用IGFET１１２の
ゲート絶縁膜がソース近傍で破壊されてしまうと
いう欠点があつた。例えばゲート絶縁膜に500Å
のシリコン酸化膜を用いた第２図の従来例の保護
装置では保護用抵抗体１１３の抵抗値を1kΩと
すると220V程度のスパイク状電圧で破壊してし
まうことがわかつた。
本発明は前述した第２図の従来例の保護装置の
持つ直流印加電圧に対する良好な保護特性に着眼
し、第２の従来例における保護用IGFET１１２
の自己破壊を防止する手段を設けることにより、
第２図の従来の保護装置の場合より更に高いスパ
イク状の過大電圧の入力まで耐えることのできる
保護装置を提供することを目的としている。
持つ直流印加電圧に対する良好な保護特性に着眼
し、第２の従来例における保護用IGFET１１２
の自己破壊を防止する手段を設けることにより、
第２図の従来の保護装置の場合より更に高いスパ
イク状の過大電圧の入力まで耐えることのできる
保護装置を提供することを目的としている。
本発明による絶縁ゲート形電界効果トランジス
タの保護装置はドレイン及びゲートが被保護用絶
縁ゲート形電界効果トランジスタのゲートあるい
はドレインに電気的に接続されると共に入力端子
とも第１の抵抗体を介して接続された保護用絶縁
ゲート電界効果トランジスタと、前記保護用絶縁
ゲート形電界効果トランジスタのゲート破壊を防
止する目的で前記保護用絶縁ゲート形電界効果ト
ランジスタのソースと定電源電圧供給用配線との
間に挿入された第２の抵抗体を備えたことを特徴
とする。
タの保護装置はドレイン及びゲートが被保護用絶
縁ゲート形電界効果トランジスタのゲートあるい
はドレインに電気的に接続されると共に入力端子
とも第１の抵抗体を介して接続された保護用絶縁
ゲート電界効果トランジスタと、前記保護用絶縁
ゲート形電界効果トランジスタのゲート破壊を防
止する目的で前記保護用絶縁ゲート形電界効果ト
ランジスタのソースと定電源電圧供給用配線との
間に挿入された第２の抵抗体を備えたことを特徴
とする。
以下第３図を用いて本発明の詳細について説明
する。
する。
第３図において１２１は被保護用IGFETでそ
のゲートは第１の保護用抵抗体１２３を介して入
力端子２１に接続されている。１２２は保護用
IGFETでそのドレイン及びゲートは共に前記の
第１の保護用抵抗体１２３と被保護用IGFET１
２１との接続点２２に接続されており、また保護
用IGFET１２２のソースは第２の保護用抵抗体
１２４を介して定電源電圧供給用配線２４と接続
点２３で接続されている。被保護用IGFET１２
１と保護用IGFET１２２のゲート絶縁膜厚及び
しきい値電圧は異なつていても、保護用IGFET
１２２がエンハンスメントモードのしきい値を持
つ限りにおいては動作には問題ないが、製造上前
記のふたつのIGFETは同時に形成する方が有利
なので通常はゲート絶縁膜厚及びしきい値電圧は
等しくする。
のゲートは第１の保護用抵抗体１２３を介して入
力端子２１に接続されている。１２２は保護用
IGFETでそのドレイン及びゲートは共に前記の
第１の保護用抵抗体１２３と被保護用IGFET１
２１との接続点２２に接続されており、また保護
用IGFET１２２のソースは第２の保護用抵抗体
１２４を介して定電源電圧供給用配線２４と接続
点２３で接続されている。被保護用IGFET１２
１と保護用IGFET１２２のゲート絶縁膜厚及び
しきい値電圧は異なつていても、保護用IGFET
１２２がエンハンスメントモードのしきい値を持
つ限りにおいては動作には問題ないが、製造上前
記のふたつのIGFETは同時に形成する方が有利
なので通常はゲート絶縁膜厚及びしきい値電圧は
等しくする。
次に本発明の第３図の実施例の保護装置の動作
について説明する。入力端子に印加される電圧が
直流の電圧である場合には、保護用IGFET１２
２の動的抵抗は第１の保護用抵抗体１２３に比較
して同程度かあるいはそれ以下であり、また第２
の保護用抵抗体１２４に対してはずつと大きい為
に第２図の従来の保護装置と同一動作をし、保護
能力も第２図の保護装置とほぼ等しい。しかし、
実際の自然の状態での静電破壊につながるスパイ
ク状のパルス電圧の印加では本発明の第３図の保
護装置が従来の第２図の保護装置より格段に保護
能力が大きい。即ち、第２図の従来の保護装置で
は入力端子１１にスパイク状の高電圧が印加され
た場合に保護用IGFET１１２のゲートには静電
気などの高電圧のノイズ源は一般に内部抵抗が非
常に大きいので高い電圧がほぼそのまま印加され
るが、保護用IGFET１１２のソースの電圧は定
電源電圧供給用配線１４と同電位となり、配線１
４の電位は半導体集積回路が動作している状態で
数Ｖ程度で非動作状態ではほぼ接地電位であるか
ら保護用IGFET１１２のゲート絶縁膜はソース
近傍で破壊されてしまうのであるが、本発明の第
３図の保護装置においては保護用IGFET１２２
のソースと定電源電圧供給用配線２４との間に第
２の保護用抵抗体１２４が挿入されているので、
スパイク状の高電圧が入力端子２１に印加され保
護用IGFET１２２のドレインソース間が導通し
て流れる電流が第２の保護用抵抗体１２４に流
れ、電圧降下を生じさせる為に保護用IGFET１
２２のソース電位は保護用IGFET１２２の動的
抵抗と第２の保護用抵抗体１２４との抵抗分割電
位となるので相対的に保護用IGFET１２２のソ
ースとゲート間の電位差は従来の第２図の保護装
置の場合よりずつと小さくなり、保護用IGFET
１２２自体のゲート絶縁膜を破壊から保護するこ
とができる。
について説明する。入力端子に印加される電圧が
直流の電圧である場合には、保護用IGFET１２
２の動的抵抗は第１の保護用抵抗体１２３に比較
して同程度かあるいはそれ以下であり、また第２
の保護用抵抗体１２４に対してはずつと大きい為
に第２図の従来の保護装置と同一動作をし、保護
能力も第２図の保護装置とほぼ等しい。しかし、
実際の自然の状態での静電破壊につながるスパイ
ク状のパルス電圧の印加では本発明の第３図の保
護装置が従来の第２図の保護装置より格段に保護
能力が大きい。即ち、第２図の従来の保護装置で
は入力端子１１にスパイク状の高電圧が印加され
た場合に保護用IGFET１１２のゲートには静電
気などの高電圧のノイズ源は一般に内部抵抗が非
常に大きいので高い電圧がほぼそのまま印加され
るが、保護用IGFET１１２のソースの電圧は定
電源電圧供給用配線１４と同電位となり、配線１
４の電位は半導体集積回路が動作している状態で
数Ｖ程度で非動作状態ではほぼ接地電位であるか
ら保護用IGFET１１２のゲート絶縁膜はソース
近傍で破壊されてしまうのであるが、本発明の第
３図の保護装置においては保護用IGFET１２２
のソースと定電源電圧供給用配線２４との間に第
２の保護用抵抗体１２４が挿入されているので、
スパイク状の高電圧が入力端子２１に印加され保
護用IGFET１２２のドレインソース間が導通し
て流れる電流が第２の保護用抵抗体１２４に流
れ、電圧降下を生じさせる為に保護用IGFET１
２２のソース電位は保護用IGFET１２２の動的
抵抗と第２の保護用抵抗体１２４との抵抗分割電
位となるので相対的に保護用IGFET１２２のソ
ースとゲート間の電位差は従来の第２図の保護装
置の場合よりずつと小さくなり、保護用IGFET
１２２自体のゲート絶縁膜を破壊から保護するこ
とができる。
本発明の効果の一例を第４図に示す。資料はゲ
ート酸化膜厚500ÅのＮチヤンネルシリコンゲー
トFETを用いた。測定法は200pFの容量に高電
圧を充電しておき、次にこの電圧を水銀接点リレ
ーを用いて保護装置に印加し、保護装置が破壊す
る電圧を第４図の縦軸に、その時の第３図におけ
る第２の保護用抵抗体の抵抗値ＲSを第４図の横
軸に表示したものである。第４図でＲS＝０が従
来の第２図の保護装置の破壊電圧となる。第４図
により本発明の保護装置の優位性は明らかである
し、また本発明の保護装置は第２図の従来例の保
護装置のもつ半導体集積回路上での占有面積が小
さいという利点についても第３図の本発明におけ
る保護装置の特徴である第２の保護用抵抗１２４
が50〜100Ω程度で十分であることから前記の利
点を損うことがないことは明らかである。
ート酸化膜厚500ÅのＮチヤンネルシリコンゲー
トFETを用いた。測定法は200pFの容量に高電
圧を充電しておき、次にこの電圧を水銀接点リレ
ーを用いて保護装置に印加し、保護装置が破壊す
る電圧を第４図の縦軸に、その時の第３図におけ
る第２の保護用抵抗体の抵抗値ＲSを第４図の横
軸に表示したものである。第４図でＲS＝０が従
来の第２図の保護装置の破壊電圧となる。第４図
により本発明の保護装置の優位性は明らかである
し、また本発明の保護装置は第２図の従来例の保
護装置のもつ半導体集積回路上での占有面積が小
さいという利点についても第３図の本発明におけ
る保護装置の特徴である第２の保護用抵抗１２４
が50〜100Ω程度で十分であることから前記の利
点を損うことがないことは明らかである。
以上、本発明について、Ｎチヤンネルの
IGFETを例にとつて説明したがＰチヤンネルの
IGFETでも本発明の保護装置が有効であること
はもちろんであるし、また、第３図第１の保護用
抵抗体１２３の抵抗値は静電破壊のような等価的
な内部抵抗が大きいと考えられるノイズ源による
スパイク状の高電圧パルスによる破壊に対しては
ほとんど０Ωでも本発明の保護回路の破壊電圧は
変化しないことがわかつているので大電流の出力
回路の保護装置など大きな抵抗を挿入することが
できない部分にも本発明の保護装置は使用できる
ので入力保護出力保護を問わず本発明が有効であ
ることを確信するものである。
IGFETを例にとつて説明したがＰチヤンネルの
IGFETでも本発明の保護装置が有効であること
はもちろんであるし、また、第３図第１の保護用
抵抗体１２３の抵抗値は静電破壊のような等価的
な内部抵抗が大きいと考えられるノイズ源による
スパイク状の高電圧パルスによる破壊に対しては
ほとんど０Ωでも本発明の保護回路の破壊電圧は
変化しないことがわかつているので大電流の出力
回路の保護装置など大きな抵抗を挿入することが
できない部分にも本発明の保護装置は使用できる
ので入力保護出力保護を問わず本発明が有効であ
ることを確信するものである。
第１図は第１の従来例の保護装置の構成を示す
回路図である。第２図は第２の従来例の保護装置
の構成を示す回路図である。第３図は本発明の実
施例の構成を示す回路図である。第４図は本発明
の保護装置のゲート絶縁膜の破壊電圧を示す図で
ある。 １……入力端子、１０１……被保護用
IGFET、１０２……保護用IGFET、１０３……
保護抵抗体、１１……入力端子、１４……定電源
電圧供給用配線、１１１……被保護用IGFET、
１１２……保護用IGFET、１１３……保護用抵
抗体、２１……入力端子、２４……定電源電圧供
給用配線、１２１……被保護用IGFET、１２２
……保護用IGFET、１２３……第１の保護用抵
抗体、１２４……第２の保護用抵抗体を示す。
回路図である。第２図は第２の従来例の保護装置
の構成を示す回路図である。第３図は本発明の実
施例の構成を示す回路図である。第４図は本発明
の保護装置のゲート絶縁膜の破壊電圧を示す図で
ある。 １……入力端子、１０１……被保護用
IGFET、１０２……保護用IGFET、１０３……
保護抵抗体、１１……入力端子、１４……定電源
電圧供給用配線、１１１……被保護用IGFET、
１１２……保護用IGFET、１１３……保護用抵
抗体、２１……入力端子、２４……定電源電圧供
給用配線、１２１……被保護用IGFET、１２２
……保護用IGFET、１２３……第１の保護用抵
抗体、１２４……第２の保護用抵抗体を示す。
Claims (1)
- １ 一端及び入力端が被保護用絶縁ゲート型電界
効果トランジスタのゲートあるいはドレインに電
気的に接続されると共に入力端子とも第１の抵抗
体を介して接続された保護用絶縁ゲート型電界効
果トランジスタと、前記保護用絶縁ゲート型電界
効果トランジスタの他端と定電源電圧供給手段と
の間に挿入された第２の抵抗体とを備えたことを
特徴とする絶縁ゲート型電界効果トランジスタの
保護装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13657078A JPS5563871A (en) | 1978-11-06 | 1978-11-06 | Protector for field-effect transistor with insulated gate |
| US06/295,367 US4481521A (en) | 1978-11-06 | 1981-08-24 | Insulated gate field effect transistor provided with a protective device for a gate insulating film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13657078A JPS5563871A (en) | 1978-11-06 | 1978-11-06 | Protector for field-effect transistor with insulated gate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5563871A JPS5563871A (en) | 1980-05-14 |
| JPS6237819B2 true JPS6237819B2 (ja) | 1987-08-14 |
Family
ID=15178336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13657078A Granted JPS5563871A (en) | 1978-11-06 | 1978-11-06 | Protector for field-effect transistor with insulated gate |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4481521A (ja) |
| JP (1) | JPS5563871A (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8100347A (nl) * | 1981-01-26 | 1982-08-16 | Philips Nv | Halfgeleiderinrichting met een beveiligingsinrichting. |
| JPH061832B2 (ja) * | 1981-10-12 | 1994-01-05 | 日本電気株式会社 | 入出力保護装置 |
| IT1211141B (it) * | 1981-12-04 | 1989-09-29 | Ates Componenti Elettron | Circuito limitatore-trasduttore disegnali in alternata codificati in forma binaria, come stadio d'ingresso di un circuito integrato a igfet. |
| JPS6068721A (ja) * | 1983-09-22 | 1985-04-19 | Fujitsu Ltd | Ｅｃｌ回路 |
| US5610089A (en) * | 1983-12-26 | 1997-03-11 | Hitachi, Ltd. | Method of fabrication of semiconductor integrated circuit device |
| US5276346A (en) * | 1983-12-26 | 1994-01-04 | Hitachi, Ltd. | Semiconductor integrated circuit device having protective/output elements and internal circuits |
| US4605980A (en) * | 1984-03-02 | 1986-08-12 | Zilog, Inc. | Integrated circuit high voltage protection |
| US4745450A (en) * | 1984-03-02 | 1988-05-17 | Zilog, Inc. | Integrated circuit high voltage protection |
| JPS6150358A (ja) * | 1984-08-20 | 1986-03-12 | Toshiba Corp | 半導体集積回路 |
| JPS6215851A (ja) * | 1985-07-12 | 1987-01-24 | Sanyo Electric Co Ltd | 半導体装置 |
| US4717836A (en) * | 1986-02-04 | 1988-01-05 | Burr-Brown Corporation | CMOS input level shifting circuit with temperature-compensating n-channel field effect transistor structure |
| US4855620A (en) * | 1987-11-18 | 1989-08-08 | Texas Instruments Incorporated | Output buffer with improved ESD protection |
| US5196913A (en) * | 1988-07-11 | 1993-03-23 | Samsung Electronics Co., Ltd. | Input protection device for improving of delay time on input stage in semi-conductor devices |
| US5333093A (en) * | 1991-11-06 | 1994-07-26 | Siemens Aktiengesellschaft | Protection apparatus for series pass MOSFETS |
| US5729419A (en) * | 1995-11-20 | 1998-03-17 | Integrated Device Technology, Inc. | Changed device model electrostatic discharge protection circuit for output drivers and method of implementing same |
| US5751042A (en) * | 1996-02-15 | 1998-05-12 | Winbond Electronics Corporation | Internal ESD protection circuit for semiconductor devices |
| US6414341B1 (en) * | 1998-09-25 | 2002-07-02 | Nec Corporation | Input/output protective device |
| JP4052923B2 (ja) * | 2002-10-25 | 2008-02-27 | 株式会社ルネサステクノロジ | 半導体装置 |
| US7064359B2 (en) * | 2003-08-20 | 2006-06-20 | Matsushita Electric Industrial Co., Ltd. | Switching semiconductor device and switching circuit |
| JP4073890B2 (ja) * | 2004-04-22 | 2008-04-09 | シャープ株式会社 | 薄膜回路基板、及びそれを備えた圧電式スピーカ装置及び表示装置並びに音源内蔵型表示装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3819952A (en) * | 1973-01-29 | 1974-06-25 | Mitsubishi Electric Corp | Semiconductor device |
| JPS50144387A (ja) * | 1974-05-10 | 1975-11-20 | ||
| JPS5510144B2 (ja) * | 1974-11-25 | 1980-03-14 | ||
| JPS54116887A (en) * | 1978-03-02 | 1979-09-11 | Nec Corp | Mos type semiconductor device |
-
1978
- 1978-11-06 JP JP13657078A patent/JPS5563871A/ja active Granted
-
1981
- 1981-08-24 US US06/295,367 patent/US4481521A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5563871A (en) | 1980-05-14 |
| US4481521A (en) | 1984-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6237819B2 (ja) | ||
| US5907462A (en) | Gate coupled SCR for ESD protection circuits | |
| EP0740859B1 (en) | Electrostatic discharge circuit for high speed, high voltage circuitry | |
| US6724677B1 (en) | ESD device used with high-voltage input pad | |
| US6072682A (en) | Protection circuit for an electric supply line in a semiconductor integrated device | |
| US5977596A (en) | Depletion controlled isolation stage | |
| JPH0214792B2 (ja) | ||
| US4609931A (en) | Input protection MOS semiconductor device with zener breakdown mechanism | |
| JPS6150358A (ja) | 半導体集積回路 | |
| US6429491B1 (en) | Electrostatic discharge protection for MOSFETs | |
| JPS626662B2 (ja) | ||
| EP0802604A2 (en) | Protection circuit | |
| JPH0464186B2 (ja) | ||
| US6534833B1 (en) | Semiconductor device with protection circuitry and method | |
| US5698886A (en) | Protection circuit against electrostatic discharges | |
| JP3025373B2 (ja) | 半導体集積回路 | |
| JPS6127916B2 (ja) | ||
| JPH0312784B2 (ja) | ||
| JPS6237549B2 (ja) | ||
| JPH10108359A (ja) | 入力保護回路 | |
| US4727405A (en) | Protective network | |
| JPS61263255A (ja) | 半導体装置のサ−ジ保護回路 | |
| JPS58122695A (ja) | 入力過電圧保護回路 | |
| JP2671755B2 (ja) | 入出力保護回路 | |
| KR100215760B1 (ko) | 과전류에대하여안정한반도체메모리장치의리던던시디코더회로 |