JPH06195308A - コンピュータ間伝送方法 - Google Patents

Abstract

(57)【要約】 【目的】 比較的近距離のコンピュータ間でパラレルデ
ータ伝送を高速かつ簡易に実現する。 【構成】 ２台のコンピュータ１０，２２にパラレル入
出力基板３２，３４をそれぞれ組み込み、これに割込信
号入出力端子およびパラレルデータ入出力端子をそれぞ
れ設け、相互にケーブルで接続する。割り込みが行なわ
れていない時はいずれのコンピュータ１０，２２も他方
のコンピュータから出力される割込信号を受け付け可能
な状態となっている。また、いずれのコンピュータ１
０，２２も他方のコンピュータから出力される割込信号
を入力した時は、他方のコンピュータから出力される前
記パラソルデータを読み込むための割り込みプログラム
を実行する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、コンピュータ相互間
で近距離のデータ伝送を行なうための方法に関し、パラ
レルデータ伝送を簡易に実現したものである。

【０００２】

【従来の技術】従来におけるコンピュータ相互間のデー
タ伝送はＲＳ−２３２Ｃ，ＬＡＮ等ほとんど全てがシリ
アル伝送であった。シリアル伝送は伝送用ケーブルの本
数が少なくて済むので長距離の伝送に適しているが、伝
送のためのプロトコルが複雑で、伝送エラーが発生し易
い問題があった。

【０００３】また、従来におけるパラレル伝送方式とし
てリレー接点方式があったが、この方式ではリレー接点
をオン、オフするため伝送速度が遅い欠点があった。

【０００４】また、リレー接点に代えてトランジスタオ
ープンコレクタ方式とすると高速化が可能であるが、出
力用と入力用が別回路となるため、回線数が倍になって
しまう欠点がある。

【０００５】また、他のパラレル伝送方式としてＤＭＡ
(Direct Memory Access ）方式があった。これはコンピ
ュータのメモリを直接アクセスする方式で、コンピュー
タの内部共有バスラインを制御する方式の関係上、コン
ピュータの動作タイミング、動作内容と協調を取りなが
ら制御する必要があり、相当複雑で使いこなすのが難し
かった。

【０００６】

【発明が解決しようとする課題】この発明は、前記従来
の技術における欠点を解決して、近距離のパラレルデー
タ伝送を高速かつ簡易に実現することができるコンピュ
ータ間伝送方法を提供しようとするものである。

【０００７】

【課題を解決するための手段】この出願の第１の発明
は、双方向にデータ伝送を行なおうとする２台のコンピ
ュータにパラレル入出力基板をそれぞれ組み込み、これ
ら各パラレル入出力基板に割込信号入出力端子およびパ
ラレルデータ入出力端子をそれぞれ設け、前記両コンピ
ュータの前記割込信号入出力端子どうしを割込信号路を
構成するケーブルで接続し、前記パラレルデータ入出力
端子どうしをパラレルデータ伝送路を構成するケーブル
で接続し、前記両コンピュータは前記割込信号路を介し
て割込信号を入出力するとともに、前記パラレルデータ
伝送路を介してパラレルデータを入出力し、割り込みが
行なわれていない時は前記いずれのコンピュータも他方
のコンピュータから出力される前記割込信号を受け付け
可能な状態とし、かつ当該いずれのコンピュータも他方
のコンピュータから出力される前記割込信号を入力した
時は、当該他方のコンピュータから出力される前記パラ
レルデータを読み込むための割り込みプログラムを実行
することを特徴とするものである。

【０００８】また、この出願の第２の発明は、双方向に
データ伝送を行なおうとする３台以上のコンピュータに
パラレル入出力基板をそれぞれ組み込み、前記各パラレ
ル入出力基板に自己以外の複数のコンピュータに対する
共通の割込信号入力端子および自己以外の複数のコンピ
ュータに対する個別の割込信号出力端子およびパラレル
データ入出力端子をそれぞれ設け、自己のコンピュータ
の前記割込信号入力端子と自己以外の複数のコンピュー
タの自己のコンピュータへの前記割込信号出力端子とを
割込信号路を構成するケーブルでそれぞれ共通に接続
し、前記各コンピュータの前記パラレルデータ入出力端
子どうしをパラレルデータ伝送路を構成するケーブルで
接続し、前記各コンピュータは前記割込信号入力路を介
して自己への割込信号を共通に入力するとともに、前記
割込信号出力路を介して自己以外の複数のコンピュータ
への割込信号を個別に出力しかつ前記パラレルデータ伝
送路を介してパラレルデータを入出力し、割り込みが行
なわれていない時は前記いずれのコンピュータも他のコ
ンピュータから出力される前記割込信号を受け付け可能
な状態とし、かつ当該いずれのコンピュータも他のコン
ピュータから出力される前記割込信号を入力した時は、
当該他のコンピュータから出力される前記パラレルデー
タを読み込むための割り込みプログラムを実行すること
を特徴とするものである。

【０００９】

【作用】この出願の第１の発明によれば、いずれか一方
のコンピュータから割込信号路を介して割込信号を出力
し、かつパラレルデータ伝送路からパラレルデータを出
力したとき、他方のコンピュータは前記割込信号を受け
て割り込みプログラムを実行して前記パラレルデータを
読み込むことによりデータ伝送が行なわれる。

【００１０】また、この出願の第２の発明は、３台以上
のコンピュータを使用する場合に、任意の２台のコンピ
ュータ間で個別に情報伝送を行なう場合に特に有効なも
ので、各コンピュータは割込信号入力路と割込信号出力
路を別々に有している。そして、いずれかのコンピュー
タから割込信号出力路を介して割込信号を出力しかつパ
ラレルデータ伝送路からパラレルデータを出力したと
き、当該割込信号を割込信号入力路から入力した他のコ
ンピュータは割り込みプログラムを実行して前記パラレ
ルデータを読み込むことによりデータ伝送が行なわれ
る。

【００１１】これらの発明によれば、コンピュータ内の
共有バスラインを使用せず専用のケーブルを使用するた
め伝送のためのプログラムはＤＭＡ方式等と異なり複雑
なプロトコルが不要であり、近距離（数ｍ程度）であれ
ばエラー発生率が低くかつ高速での伝送が可能である。
また、第１の発明によれば割り込みが行なわれていない
時はいずれのコンピュータも他のコンピュータからの割
込信号を受け付け可能な状態にして、割込信号路が２台
のコンピュータで共用されているので、個別に割込信号
路を具える場合に比べてパラレル入出力基板の端子数や
コンピュータ間を接続するケーブル数を減らすことがで
きる。また、第２の考案によれば割込信号入力路が２台
以上のコンピュータで共用されるので、個別に割込信号
入力路を具える場合に比べてパラレル入出力基板の端子
数やコンピュータ間を接続するケーブル数を減らすこと
ができる。

【００１２】また、入出力基板やケーブルに市販されて
いる多数入出力基板やコネクタ付ケーブルを使用するこ
とも可能である。

【００１３】なお、この発明による伝送はビット数が多
い伝送（例えば２４ビット以上）に特に効果的である。

【００１４】

【実施例】この発明の一実施例を以下説明する。 （実施例１）図２は、この出願の第１の発明が適用され
たシステム構成例を示すもので、例えば各種自動運転制
御システム（自動倉庫用物流システム等）、各種プラン
トの遠隔自動運転、状態監視システム（複数台ジブクレ
ーンの衝突防止システム等）、各種変位量の状態監視シ
ステム（ダムの水位監視等）等に適用することができ
る。

【００１５】制御用コンピュータ１０には１６ビット工
業用ＦＡコンピュータとして例えばＮＥＣ製ＦＣ−９８
０１（又は互換機が）採用されている。制御用コンピュ
ータ１０には入出力装置１２、シーケンサ１４、キーボ
ード１６、カラーディスプレス１８、上位コンピュータ
２０、画像処理用コンピュータ２２（例えばＮＥＣ製Ｐ
Ｃ−９８０１）等が接続されている。

【００１６】入出力装置１２にはセンサ２４や制御装置
２６が接続され、キーボード１６による操作やセンサ２
４による検出に応じて制御用コンピュータ１０から指令
が出されて、制御装置２６が動作する。動作状態等はカ
ラーディスプレイ１８に表示される。

【００１７】シーケンサ１４は制御装置２８を制御す
る。シーケンサ１４と制御用コンピュータ１０との間の
データ伝送および上位コンピュータ２０と制御用コンピ
ュータ１０との間のデータ伝送にはそれぞれＲＳ−２３
２Ｃ方式が用いられている。

【００１８】画像処理用コンピュータ２２はシステムの
動作状態等を画像で表示するための画像処理用コンピュ
ータで、処理された画像情報はカラーディスプレイ３０
に表示される。この画像処理用コンピュータ２２と制御
用コンピュータ１０との間のデータ伝送にこの発明の伝
送方法が適用されたＰＳ（Parallel Scan)伝送（一定タ
イミングを持たせながらパラレル出力を連続して行なう
ことからこのように名づけた。）が適用されている。

【００１９】制御用コンピュータ１０と画像処理用コン
ピュータ２２との間のＰＳ伝送のための接続構成の具体
例を図１に示す。両コンピュータ１０，２２には市販の
パラレル入出力基板３２，３４がコネクタを介して差し
込まれて、コンピュータ１０，２２内のビットバスに接
続されている。入出力基板３２には入出力制御用ＬＳＩ
３６，３７が組み込まれ、入出力基板３４には入出力制
御用ＬＳＩ３８，３９が組み込まれている。入出力基板
３２，３４内で入力と出力をフォトカプラで絶縁すれ
ば、長距離（約１００ｍ以上）の伝送も可能である。入
出力制御用ＬＳＩ３６〜３９はそれぞれ８ビット×３ポ
ート＝２４ビットの端子Ａ０〜Ａ７，Ｂ０〜Ｂ７，Ｃ０
〜Ｃ７を有するもので、例えば８２５５（又は相当品）
を用いることができる。これにより、各コンピュータ１
０，２２にはそれぞれ４８個の入出力端子が具えられ
る。

【００２０】入出力制御用ＬＳＩ３６と３８および３７
と３９は同じ端子どうしが市販のコネクタ付多芯ケーブ
ル４０によりそれぞれ接続される。

【００２１】両コンピュータ１０，２２の各４８個の入
出力端子のうちの１つが割込み入力ポートとして設定さ
れ、相互に接続されて、互いの信号割込指令の伝達に利
用される。ここでは制御用コンピュータ１０側はＬＳＩ
３６の端子ＣＯ、画像処理用コンピュータ側２２側はＬ
ＳＩ２２の端子ＣＯがそれぞれ割込み入出力ポート（割
込信号入出力端子）として設定されている（他のポート
でもよい。）。

【００２２】データ伝送を行なうための両コンピュータ
１０，２２のプログラム例を下記に示す。 （データ送出側） i ） 他の制御用プログラム実行 ii） 伝送指令によりＬＳＩ３６の端子ＣＯから割込み
指令を送出し、ＬＳＩ３６，３７の他の端子からパラレ
ルデータを出力する。 iii) データ受取側でのデータ読込に必要な時間として
ループタイマルーチン実行 iv） ループタイマルーチンを終了すると割込指令およ
びパラレルデータの送出を終了する。 v ） i ）に戻る。 （データ受取側） i ） 他の制御用プログラム実行 ii） データ送出側から割込指令を入力すると、割り込
みプログラムを実行して、送り込まれているパラレルデ
ータを読み込む。 iii) 読込完了後i ）に戻る。

【００２３】以上のプログラムによる図１の実施例の動
作例を図３に示す。この動作は次のとおりである。

【００２４】 区間Ａではコンピュータ１０はビット
バスに接続されているパラレル入出力基板３２の４８個
の端子のうち端子ＣＯ以外のものパラレルデータ入出力
端子に伝送すべきデータをパラレルデータで出力する。

【００２５】 コンピュータ１０はこれと同時にＬＳ
Ｉ３６の端子ＣＯに割込信号“１”を出力する。

【００２６】 コンピュータ２２はＬＳＩ３８の端子
ＣＯに割込信号を入力すると、現在実行中のプログラム
の実行途中（スキャン中）に前記コンピュータ１０から
伝送されているパラレルデータを読みこむための割り込
みプログラムを実行する。

【００２７】 コンピュータ２２はパラレルデータの
読み込みを完了すると、別のプログラムの実行に移る。

【００２８】 コンピュータ１０からのパラレルデー
タおよび割込信号の出力は一定時間後（データ伝送終了
後）に終了する。

【００２９】 コンピュータ２２からコンピュータ１
０へデータ伝送を行なうＢの区間も上述と同様の動作が
実行される。

【００３０】 以下同様にして一定タイミングごとに
交互にデータ伝送を行なう。なお、必要なタイミングに
必要な側からデータ伝送を行なうこともできる。

【００３１】（実施例２）前記実施例では２台のコンピ
ュ−タ間で伝送を行なう場合について示したが、３台以
上の場合にもこの出願の第１の発明を適用することがで
きる。図４は、３台のコンピュータ４１〜４３間でデー
タ伝送を行なうように構成した一例を示すものである。
コンピュータ４１，４２間、コンピュータ４２，４３
間、コンピュータ４３，４１間にこの出願の第１の発明
がそれぞれ適用されている。コンピュータ４１〜４３に
は市販のパラレル入出力基板４４〜４６がコネクタを介
して差し込まれて、コンピュータ４１〜４３内のビット
バスにそれぞれ接続されている。入出力基板４４〜４６
には入出力制御用ＬＳＩが組み込まれており、その端子
はパラレル入出力基板４４〜４６の各端子に導かれてい
る。

【００３２】パラレル入出力基板４４〜４６の端子はそ
れぞれ２個の端子ａ，ｂが割込端子（割込信号入出力端
子）として割当てられ、３本のケーブル４７〜４９で相
互に接続されている。他の端子ｃ〜ｎはパラレルデータ
伝送端子（パラレルデータ入出力端子）とされ、ケーブ
ル５０で相互に接続されている。

【００３３】データ伝送を行なうときは、データ送出側
コンピュータの割込端子ａ，ｂのうちデータ受取側コン
ピュータの割込端子に接続されているものに割込信号を
送出するとともに、他の端子ｃ〜ｎにパラレルデータを
送出する。割込信号はケーブル４７〜４９のいずれかを
通ってデータ受取側コンピュータの割込端子に入力さ
れ、パラレルデータはケーブル５０を介して他のコンピ
ュータのパラレルデータ伝送端子ｃ〜ｎに入力される。

【００３４】受取側コンピュータは割込信号を入力する
と、割り込みプログラムを実行して、パラレルデータ伝
送端子ｃ〜ｎに送り込まれているパラレルデータを読み
込む。

【００３５】送出側コンピュータはデータ送出を終了す
ると、割込信号の送出も終了し、受取側コンピュータは
通常の処理に戻る。なお、図４の場合には、１台のコン
ピュータから送信を行っている際には他のコンピュータ
は送信を行なわないようにすることによりデータの衝突
を回避することができる。

【００３６】（実施例３）この出力の第２の発明の一実
施例を図５に示す。これは、４台のコンピュータ間で伝
送を行なうようにしたものである。コンピュータ５１〜
５４には市販の多点（例えば９６点）パラレル入出力基
板５５〜５８がコネクタを介して差し込まれて、コンピ
ュータ５１〜５４内のビットバスにそれぞれ接続されて
いる。入出力基板５５〜５８には入出力制御用ＬＳＩが
組み込まれており、その端子はパラレル入出力基板５５
〜５８の各端子に導かれている。

【００３７】パラレル入出力基板５５〜５８の端子は、
それぞれ４個の端子ａ〜ｄが割込端子として割り当てら
れ、共通する端子どうしがケーブル５９〜６２で相互に
接続されている。他の端子ｅ〜ｎはパラレルデータ伝送
端子とされ、ケーブル６４で相互に接続されている。

【００３８】割込端子ａ〜ｄ（割込信号入力端子、割込
信号出力端子）は、例えば端子ａがコンピュータ５１へ
の割込用、端子ｂがコンピュータ５２への割込用、端子
ｃがコンピュータ５３への割込用、端子ｄがコンピュー
タ５４への割込用として定められる。コンピュータ５１
へ伝送を行なうときは、データ送出側コンピュータの割
込端子ａからケーブル５９に割込信号を送出しかつデー
タ伝送端子ｅ〜ｎ（パラレルデータ入出力端子）からパ
ラレルデータをケーブル６０に送出する。コンピュータ
５１は割込端子ａから割込信号を入力すると、割込プロ
グラムを実行して、パラレルデータ伝送端子ｅ〜ｎに送
り込まれているパラレルデータを読み込む。送出側コン
ピュータはデータ送出を終了すると、割込信号の送出も
終了し、受取側コンピュータは通常の処理に戻る。 コ
ンピュータ５２へ伝送を行なうときはデータ送出側コン
ピュータの割込端子ｂからケーブル６０に割込信号を送
出する。コンピュータ５３へ伝送を行なうときはデータ
送出側コンピュータの割込端子ｃからケーブル６１に割
込信号を送出する。コンピュータ５４へ伝送を行なうと
きはデータ送出側コンピュータの割込端子ｄからデータ
６２に割込信号を送出する。

【００３９】このようにして、各コンピュータ５３〜５
６間で相互にデータ伝送を行なうことができる。なお、
４台以外のコンピュータの組合せにもこの発明を適用す
ることができる。なお、図５の場合には、１台のコンピ
ュータから送信を行っている際には他のコンピュータは
送信を行なわないようにすることによりデータの衝突を
回避することができる。

【００４０】

【発明の効果】以上説明したように、この発明によれ
ば、コンピュータ内の共有バスラインを使用せず専用の
ケーブルを使用するため伝送のためのプログラムはＤＭ
Ａ方式等と異なり複雑なプロトコルが不要であり、近距
離（数ｍ程度）であればエラー発生率が低くかつ高速で
の伝送が可能である。また、このように共通バスライン
を使用せず専用のケーブルでコンピュータ相互間を接続
すると、コンピュータの台数が増えるにつれケーブル数
や端子数が増大する問題が生じるが、この発明では割り
込みが行なわれていない時はいずれのコンピュータも他
のコンピュータからの割込信号を受け付け可能な状態に
して割込信号路を２台のコンピュータ間で共用し、ある
いは割込信号入力路を複数のコンピュータ間で共用する
ようにしたので、個別に割込信号路あるいは割込信号入
力路を具える場合に比べてパラレル入出力基板の端子数
やコンピュータ間を接続するケーブル数を減らすことが
できる。

【００４１】また、入出力基板やケーブルに市販されて
いる多数入出力基板やコネクタ付ケーブルを使用するこ
とも可能である。

【図面の簡単な説明】

【図１】この出願の第１の発明の一実施例を示すコンピ
ュータ相互の接続例を示す図で、図２のシステム構成例
の一部分の構成例を示すものである。

【図２】この発明が適用されたシステム構成例を示すブ
ロック図である。

【図３】図１の構成によるデータ伝送の動作例を示すタ
イムチャートである。

【図４】この出願の第１の発明の他の実施例を示すコン
ピュータ相互の接続図である。

【図５】この出願の第２の発明の一実施例を示すコンピ
ュータ相互間の接続図である。

【符号の説明】

１０ 制御用コンピュータ ２２ 画像処理用コンピュータ ３２，３４ パラレル入出力基板 ４０ 多芯ケーブル ３６〜３９ 入出力制御用ＬＳＩ ＣＯ（ＬＳＩ３６，３８） 割込信号入出力端子、 ＬＳＩ３６〜３９の端子Ａ０〜Ａ７，Ｂ０〜Ｂ７，Ｃ０
〜Ｃ７（ＬＳＩ３６，３８の端子ＣＯを除く） パラレ
ルデータ入出力端子 ４１〜４３，５１〜５４ コンピュータ ４４〜４６，５５〜５８ パラレル入出力基板 ４７〜４９，５９〜６２ 割込信号伝送用ケーブル ５０，６４ パラレル信号伝送用ケーブル

Claims (2)

【特許請求の範囲】
1. 【請求項１】双方向にデータ伝送を行なおうとする２台
   のコンピュータにパラレル入出力基板をそれぞれ組み込
   み、これら各パラレル入出力基板に割込信号入出力端子
   およびパラレルデータ入出力端子をそれぞれ設け、前記
   両コンピュータの前記割込信号入出力端子どうしを割込
   信号路を構成するケーブルで接続し、前記パラレルデー
   タ入出力端子どうしをパラレルデータ伝送路を構成する
   ケーブルで接続し、前記両コンピュータは前記割込信号
   路を介して割込信号を入出力するとともに、前記パラレ
   ルデータ伝送路を介してパラレルデータを入出力し、割
   り込みが行なわれていない時は前記いずれのコンピュー
   タも他方のコンピュータから出力される前記割込信号を
   受け付け可能な状態とし、かつ当該いずれのコンピュー
   タも他方のコンピュータから出力される前記割込信号を
   入力した時は、当該他方のコンピュータから出力される
   前記パラレルデータを読み込むための割り込みプログラ
   ムを実行することを特徴とするコンピュータ間伝送方
   法。
2. 【請求項２】双方向にデータ伝送を行なおうとする３台
   以上のコンピュータにパラレル入出力基板をそれぞれ組
   み込み、前記各パラレル入出力基板に自己以外の複数の
   コンピュータに対する共通の割込信号入力端子および自
   己以外の複数のコンピュータに対する個別の割込信号出
   力端子およびパラレルデータ入出力端子をそれぞれ設
   け、自己のコンピュータの前記割込信号入力端子と自己
   以外の複数のコンピュータの自己のコンピュータへの前
   記割込信号出力端子とを割込信号路を構成するケーブル
   でそれぞれ共通に接続し、前記各コンピュータの前記パ
   ラレルデータ入出力端子どうしをパラレルデータ伝送路
   を構成するケーブルで接続し、前記各コンピュータは前
   記割込信号入力路を介して自己への割込信号を共通に入
   力するとともに、前記割込信号出力路を介して自己以外
   の複数のコンピュータへの割込信号を個別に出力しかつ
   前記パラレルデータ伝送路を介してパラレルデータを入
   出力し、割り込みが行なわれていない時は前記いずれの
   コンピュータも他のコンピュータから出力される前記割
   込信号を受け付け可能な状態とし、かつ当該いずれのコ
   ンピュータも他のコンピュータから出力される前記割込
   信号を入力した時は、当該他のコンピュータから出力さ
   れる前記パラレルデータを読み込むための割り込みプロ
   グラムを実行することを特徴とするコンピュータ間伝送
   方法。