JPH06196452A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JPH06196452A JPH06196452A JP34712192A JP34712192A JPH06196452A JP H06196452 A JPH06196452 A JP H06196452A JP 34712192 A JP34712192 A JP 34712192A JP 34712192 A JP34712192 A JP 34712192A JP H06196452 A JPH06196452 A JP H06196452A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- semiconductor device
- gas
- etching
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 238000005530 etching Methods 0.000 claims abstract description 113
- 238000000034 method Methods 0.000 claims abstract description 39
- 238000001312 dry etching Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 239000011248 coating agent Substances 0.000 abstract description 16
- 238000000576 coating method Methods 0.000 abstract description 16
- 229910052760 oxygen Inorganic materials 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 119
- 239000007789 gas Substances 0.000 description 28
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 16
- 229910052782 aluminium Inorganic materials 0.000 description 16
- 238000004544 sputter deposition Methods 0.000 description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 15
- 230000003247 decreasing effect Effects 0.000 description 9
- RFFLAFLAYFXFSW-UHFFFAOYSA-N 1,2-dichlorobenzene Chemical compound ClC1=CC=CC=C1Cl RFFLAFLAYFXFSW-UHFFFAOYSA-N 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【構成】半導体基板上に形成された配線層、前記配線層
上に形成された絶縁膜、前記配線層上に形成されたホー
ルからなる半導体装置において 配線層上に形成された
ホールの底が丸いことを特徴とする半導体装置。また、
前記半導体装置の製造方法に関し、前記ホールを形成す
るドライエッチング方法は、絶縁膜を異方性のエッチン
グで行う工程と配線層を等方性のエッチングで行う工程
との組合せからなる。また、前記ホールを形成するドラ
イエッチング方法において、エッチングガスに一般式が
ＣXＦY、あるいはＣXＦYとＯX、あるいはＣXＨYＦZとＯ
X、あるいはＳＦXとＯXで表わされるガスを用いる。 【効果】ホールの底を丸くすることで配線の被覆の厚さ
の均一性を小さくし、配線の断線や抵抗の増大を抑える
ことで、配線の信頼性を向上することができる。
上に形成された絶縁膜、前記配線層上に形成されたホー
ルからなる半導体装置において 配線層上に形成された
ホールの底が丸いことを特徴とする半導体装置。また、
前記半導体装置の製造方法に関し、前記ホールを形成す
るドライエッチング方法は、絶縁膜を異方性のエッチン
グで行う工程と配線層を等方性のエッチングで行う工程
との組合せからなる。また、前記ホールを形成するドラ
イエッチング方法において、エッチングガスに一般式が
ＣXＦY、あるいはＣXＦYとＯX、あるいはＣXＨYＦZとＯ
X、あるいはＳＦXとＯXで表わされるガスを用いる。 【効果】ホールの底を丸くすることで配線の被覆の厚さ
の均一性を小さくし、配線の断線や抵抗の増大を抑える
ことで、配線の信頼性を向上することができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置において配
線上のホールの形状に関するものとその半導体装置の製
造方法においてエッチング工程の組合せに関するものと
その半導体装置の製造方法においてエッチングガスに関
するものである。
線上のホールの形状に関するものとその半導体装置の製
造方法においてエッチング工程の組合せに関するものと
その半導体装置の製造方法においてエッチングガスに関
するものである。
【０００２】
【従来の技術】従来の半導体装置とその製造方法は、図
１、図８、図３のようであった。図１において、１０１
は第１の配線層、１０２は絶縁膜、１０３はレジストで
ある。図８において、８０１は第１の配線層、８０２は
絶縁膜、８０３は第２の配線層である。図３は、反応室
にガスを導入し、平行に置かれた電極の間に高周波を印
加してガスをプラズマ化し、エッチングを行うＲＩＥ型
ドライエッチング装置であり、３０１は印加電極、３０
２は接地電極、３０３はウエハ、３０４はＲＦ電源であ
る。
１、図８、図３のようであった。図１において、１０１
は第１の配線層、１０２は絶縁膜、１０３はレジストで
ある。図８において、８０１は第１の配線層、８０２は
絶縁膜、８０３は第２の配線層である。図３は、反応室
にガスを導入し、平行に置かれた電極の間に高周波を印
加してガスをプラズマ化し、エッチングを行うＲＩＥ型
ドライエッチング装置であり、３０１は印加電極、３０
２は接地電極、３０３はウエハ、３０４はＲＦ電源であ
る。
【０００３】図１（ａ）において、Ｓｉ基板の上方に前
記第１の配線層１０１（例えばポリＳｉ配線層）を形成
し、その上に絶縁膜１０２（例えばモノシランと酸素と
ホスフィンを用いた化学気相成長法によるリン・シリケ
ート・ガラス）を形成する。その上に前記レジスト１０
３を例えばホール径が０．８μｍの大きさで前記第１の
配線層１０１上にパターニングする。図１（ｂ）におい
て、パターニングした前記レジスト１０３をマスクとし
て前記絶縁膜１０２を異方性エッチングにより前記第１
の配線層１０１上にホールを形成する。図１（ｃ）にお
いて、前記レジスト１０３を例えば１００度に加熱した
Ｏ−ジクロルベンゼン系の溶液中に、５分間浸漬し剥離
する。図８において、その上に前記第２の配線層８０３
（例えばスパッタ法によるアルミニウム配線層）を形成
する。
記第１の配線層１０１（例えばポリＳｉ配線層）を形成
し、その上に絶縁膜１０２（例えばモノシランと酸素と
ホスフィンを用いた化学気相成長法によるリン・シリケ
ート・ガラス）を形成する。その上に前記レジスト１０
３を例えばホール径が０．８μｍの大きさで前記第１の
配線層１０１上にパターニングする。図１（ｂ）におい
て、パターニングした前記レジスト１０３をマスクとし
て前記絶縁膜１０２を異方性エッチングにより前記第１
の配線層１０１上にホールを形成する。図１（ｃ）にお
いて、前記レジスト１０３を例えば１００度に加熱した
Ｏ−ジクロルベンゼン系の溶液中に、５分間浸漬し剥離
する。図８において、その上に前記第２の配線層８０３
（例えばスパッタ法によるアルミニウム配線層）を形成
する。
【０００４】図３において、前記ホールの形成を装置内
の圧力を例えば９０ｍＴｏｒｒ、印加ＲＦパワーの大き
さを例えば９００Ｗ、エッチングプロセスガスを例えば
Ｃ2Ｆ6 １０ｓｃｃｍとＣＨＦ3 ９０ｓｃｃｍ、チャ
ンバー温度を例えば１５℃の条件でエッチングを行う
と、ホール径が例えば０．８μｍのとき、エッチング速
度が８５３．１ｎｍ／ｍｉｎ、均一性が７．９５％、対
ポリＳｉとの選択比が１４．５７であった。
の圧力を例えば９０ｍＴｏｒｒ、印加ＲＦパワーの大き
さを例えば９００Ｗ、エッチングプロセスガスを例えば
Ｃ2Ｆ6 １０ｓｃｃｍとＣＨＦ3 ９０ｓｃｃｍ、チャ
ンバー温度を例えば１５℃の条件でエッチングを行う
と、ホール径が例えば０．８μｍのとき、エッチング速
度が８５３．１ｎｍ／ｍｉｎ、均一性が７．９５％、対
ポリＳｉとの選択比が１４．５７であった。
【０００５】
【発明が解決しようとする課題】しかしながら、図８に
おいて、前記第１の配線層８０１上のホールに前記第２
の配線層８０３（例えばスパッタ法によるアルミニウム
配線層）を形成すると、段差によるシャドウイング効果
のために均一な厚さで段差部が被覆されない。そのため
に配線層の断線や抵抗の増加など信頼性の低下をもたら
す。前記絶縁膜８０２の膜厚を例えば５００ｎｍ、前記
第１の配線層８０１上のホール径を例えば０．８μｍ、
前記第２の配線層８０３の膜厚を例えば５００ｎｍとす
ると、穴の中の配線の膜厚が薄いところは約３００ｎｍ
となり、不均一な配線層の膜厚のホールの被覆となる。
おいて、前記第１の配線層８０１上のホールに前記第２
の配線層８０３（例えばスパッタ法によるアルミニウム
配線層）を形成すると、段差によるシャドウイング効果
のために均一な厚さで段差部が被覆されない。そのため
に配線層の断線や抵抗の増加など信頼性の低下をもたら
す。前記絶縁膜８０２の膜厚を例えば５００ｎｍ、前記
第１の配線層８０１上のホール径を例えば０．８μｍ、
前記第２の配線層８０３の膜厚を例えば５００ｎｍとす
ると、穴の中の配線の膜厚が薄いところは約３００ｎｍ
となり、不均一な配線層の膜厚のホールの被覆となる。
【０００６】これらの問題は、穴のテーパー角度（大き
いほど膜形成速度が速い）と穴のアスペクト比（穴の深
さ／穴径；大きいほど、穴の深い所ほど膜形成速度が遅
い）によるものであるため、段差部の配線層の不均一な
厚さの被覆を防止するためには、穴の形状をテーパー角
度の大きい形状にすることやウエット・アンド・ドライ
法（穴の上部の絶縁膜を例えばウエットエッチングなど
による等方性エッチングを行い、その後、絶縁膜の異方
性エッチングを行うホール加工方法、以下ウエット・ア
ンド・ドライ法と略す）により、異方性エッチングを行
う絶縁膜の膜厚を薄くし、配線のステップカバレッジを
良くすることが考えられる。
いほど膜形成速度が速い）と穴のアスペクト比（穴の深
さ／穴径；大きいほど、穴の深い所ほど膜形成速度が遅
い）によるものであるため、段差部の配線層の不均一な
厚さの被覆を防止するためには、穴の形状をテーパー角
度の大きい形状にすることやウエット・アンド・ドライ
法（穴の上部の絶縁膜を例えばウエットエッチングなど
による等方性エッチングを行い、その後、絶縁膜の異方
性エッチングを行うホール加工方法、以下ウエット・ア
ンド・ドライ法と略す）により、異方性エッチングを行
う絶縁膜の膜厚を薄くし、配線のステップカバレッジを
良くすることが考えられる。
【０００７】しかし、テーパー角度を大きくすることや
ウエット・アンド・ドライ法を行うことは、前記第１の
配線層８０１上の穴径の大きさに比べて穴の上部での穴
径の大きさがかなり大きくなるために、デバイスの微細
化の流れに逆行するもので現実的でない。
ウエット・アンド・ドライ法を行うことは、前記第１の
配線層８０１上の穴径の大きさに比べて穴の上部での穴
径の大きさがかなり大きくなるために、デバイスの微細
化の流れに逆行するもので現実的でない。
【０００８】また、段差部の配線層の不均一な厚さの被
覆を防止するための他の方法としては、前記絶縁膜８０
２の膜厚を薄くすることが考えられる。しかし、層間絶
縁膜の膜厚を薄くすると、層間容量が増大して、その結
果、動作スピードが低下する問題が発生し、製品の特性
を低下させるため現実的でない。
覆を防止するための他の方法としては、前記絶縁膜８０
２の膜厚を薄くすることが考えられる。しかし、層間絶
縁膜の膜厚を薄くすると、層間容量が増大して、その結
果、動作スピードが低下する問題が発生し、製品の特性
を低下させるため現実的でない。
【０００９】そこで、本発明は従来のこのような問題点
を解決するもので、その目的とするところは、ホールの
底を丸くすることで配線層の被覆の厚さの均一性を小さ
くし、配線層の断線や抵抗の増大を抑えることで、配線
の信頼性を向上することにある。
を解決するもので、その目的とするところは、ホールの
底を丸くすることで配線層の被覆の厚さの均一性を小さ
くし、配線層の断線や抵抗の増大を抑えることで、配線
の信頼性を向上することにある。
【００１０】
【課題を解決するための手段】本発明の半導体装置は、
半導体基板上に形成された配線層、前記配線層上に形成
された絶縁膜、前記配線層上に形成されたホール、前記
配線層上に形成されたホールの底が丸いことを特徴とす
る。また、本発明の半導体装置の製造方法は、反応室に
ガスを導入し、ガスをプラズマ化し、エッチングを行う
ドライエッチング方法において、絶縁膜を異方性のエッ
チングで行う工程と、配線層を等方性のエッチングで行
う工程との組合せからなることを特徴とする。
半導体基板上に形成された配線層、前記配線層上に形成
された絶縁膜、前記配線層上に形成されたホール、前記
配線層上に形成されたホールの底が丸いことを特徴とす
る。また、本発明の半導体装置の製造方法は、反応室に
ガスを導入し、ガスをプラズマ化し、エッチングを行う
ドライエッチング方法において、絶縁膜を異方性のエッ
チングで行う工程と、配線層を等方性のエッチングで行
う工程との組合せからなることを特徴とする。
【００１１】また、本発明の半導体装置の製造方法は、
反応室にガスを導入し、ガスをプラズマ化し、等方性の
エッチングを行うドライエッチング方法において、前記
エッチングガスに一般式がＣXＦY、あるいはＣXＦYとＯ
X、あるいはＣXＨYＦZとＯX、あるいはＳXＦYとＯXで表
わされるガスを用いることを特徴とする。
反応室にガスを導入し、ガスをプラズマ化し、等方性の
エッチングを行うドライエッチング方法において、前記
エッチングガスに一般式がＣXＦY、あるいはＣXＦYとＯ
X、あるいはＣXＨYＦZとＯX、あるいはＳXＦYとＯXで表
わされるガスを用いることを特徴とする。
【００１２】
【作用】上記のように構成されたホールの底を丸くする
ことで、最も配線層の厚さの薄い被覆のホールの底を配
線層の被覆の厚さの均一性を小さくし、配線層の断線や
抵抗の増大を抑えることで、配線の信頼性を向上させる
ことができる。
ことで、最も配線層の厚さの薄い被覆のホールの底を配
線層の被覆の厚さの均一性を小さくし、配線層の断線や
抵抗の増大を抑えることで、配線の信頼性を向上させる
ことができる。
【００１３】図７において第１の配線層の等方性のエッ
チング量と配線層の抵抗値の関係のグラフを示す。図７
において縦軸は配線層のホール連鎖抵抗値、横軸は第１
の配線層の等方性のエッチング量である。図７におい
て、等方性のエッチング量が例えば０ｎｍ、例えば５ｎ
ｍ、例えば１０ｎｍ、例えば２０ｎｍのとき、配線層
（例えばスパッタ法によるアルミニウム配線層、その膜
厚を５００ｎｍ、その配線幅を１．２μｍ）のホール連
鎖抵抗値（例えばホール径０．８μｍ、配線抵抗を含む
ホール数３０００個連鎖）は、５２５Ω、５００Ω、４
５０Ω、４４８Ωと等方性のエッチング量が増えるとホ
ール連鎖抵抗値が低下した。これは、等方性のエッチン
グ量が増えることで、配線層の被覆の厚さの均一性を小
さくし、配線層の断線や抵抗の増大を抑えることで、配
線の信頼性を向上することができる。
チング量と配線層の抵抗値の関係のグラフを示す。図７
において縦軸は配線層のホール連鎖抵抗値、横軸は第１
の配線層の等方性のエッチング量である。図７におい
て、等方性のエッチング量が例えば０ｎｍ、例えば５ｎ
ｍ、例えば１０ｎｍ、例えば２０ｎｍのとき、配線層
（例えばスパッタ法によるアルミニウム配線層、その膜
厚を５００ｎｍ、その配線幅を１．２μｍ）のホール連
鎖抵抗値（例えばホール径０．８μｍ、配線抵抗を含む
ホール数３０００個連鎖）は、５２５Ω、５００Ω、４
５０Ω、４４８Ωと等方性のエッチング量が増えるとホ
ール連鎖抵抗値が低下した。これは、等方性のエッチン
グ量が増えることで、配線層の被覆の厚さの均一性を小
さくし、配線層の断線や抵抗の増大を抑えることで、配
線の信頼性を向上することができる。
【００１４】また、従来ポリＳｉ膜やＳｉ基板をエッチ
ングしているエッチングガスや装置で等方性のエッチン
グを行うことができる。
ングしているエッチングガスや装置で等方性のエッチン
グを行うことができる。
【００１５】
【実施例】以下に本発明の実施例を図面に基づいて説明
する。
する。
【００１６】図１は、本発明の半導体装置とその製造方
法の実施例を示す要部の断面図であり、１０１は第１の
配線層、１０２は絶縁膜、１０３はレジストである。図
２は、本発明の半導体装置とその製造方法の実施例を示
す要部の断面図であり、２０１は第１の配線層、２０２
は絶縁膜、２０３は第２の配線層である。図３は、本発
明の半導体装置とその製造方法の実施例を示す要部の断
面図であり、反応室にガスを導入し、平行に置かれた電
極間に高周波を印加してガスをプラズマ化し、プラズマ
化し、エッチングを行うＲＩＥ型ドライエッチング装置
である。３０１は印加電極、３０２は接地電極、３０３
はウエハ、３０４はＲＦ電源である。
法の実施例を示す要部の断面図であり、１０１は第１の
配線層、１０２は絶縁膜、１０３はレジストである。図
２は、本発明の半導体装置とその製造方法の実施例を示
す要部の断面図であり、２０１は第１の配線層、２０２
は絶縁膜、２０３は第２の配線層である。図３は、本発
明の半導体装置とその製造方法の実施例を示す要部の断
面図であり、反応室にガスを導入し、平行に置かれた電
極間に高周波を印加してガスをプラズマ化し、プラズマ
化し、エッチングを行うＲＩＥ型ドライエッチング装置
である。３０１は印加電極、３０２は接地電極、３０３
はウエハ、３０４はＲＦ電源である。
【００１７】図４は、本発明の半導体装置とその製造方
法の実施例を示す要部の断面図であり、高周波を印加し
てガスをプラズマ化し、そのプラズマ化されたガスを反
応室に導入してエッチングを行うダウンフロー型ドライ
エッチング装置である。４０１は印加電極、４０２は接
地電極、４０３はウエハ、４０４はＲＦ電源である。
法の実施例を示す要部の断面図であり、高周波を印加し
てガスをプラズマ化し、そのプラズマ化されたガスを反
応室に導入してエッチングを行うダウンフロー型ドライ
エッチング装置である。４０１は印加電極、４０２は接
地電極、４０３はウエハ、４０４はＲＦ電源である。
【００１８】図１（ａ）において、Ｓｉ基板の上方に前
記第１の配線層１０１（例えばポリＳｉ配線層）、その
膜厚を例えば２００ｎｍを形成し、その上に絶縁膜１０
２（例えばモノシランと酸素とホスフィンを用いた化学
気相成長法によるリン・シリケート・ガラス）、その膜
厚を例えば５００ｎｍを形成する。その上に前記レジス
ト１０３を例えばホール径が０．８μｍの大きさで前記
第１の配線層１０１上にパターニングする。図１（ｂ）
において、パターニングした前記レジスト１０３をマス
クとして前記絶縁膜１０２を異方性エッチングにより前
記第１の配線層１０１上にホールを形成する。図１
（ｃ）において、前記レジスト１０３を例えば１００度
に加熱したＯ−ジクロルベンゼン系の溶液中に、５分間
浸漬し剥離する。図２（ａ）において、前記絶縁膜２０
２をマスクとしてホールの等方性エッチング、そのエッ
チング量を例えば１０ｎｍで行う。図２（ｂ）におい
て、その上に前記第２の配線層２０３（例えばスパッタ
法によるアルミニウム配線層）、その膜厚を５００ｎｍ
を形成する。
記第１の配線層１０１（例えばポリＳｉ配線層）、その
膜厚を例えば２００ｎｍを形成し、その上に絶縁膜１０
２（例えばモノシランと酸素とホスフィンを用いた化学
気相成長法によるリン・シリケート・ガラス）、その膜
厚を例えば５００ｎｍを形成する。その上に前記レジス
ト１０３を例えばホール径が０．８μｍの大きさで前記
第１の配線層１０１上にパターニングする。図１（ｂ）
において、パターニングした前記レジスト１０３をマス
クとして前記絶縁膜１０２を異方性エッチングにより前
記第１の配線層１０１上にホールを形成する。図１
（ｃ）において、前記レジスト１０３を例えば１００度
に加熱したＯ−ジクロルベンゼン系の溶液中に、５分間
浸漬し剥離する。図２（ａ）において、前記絶縁膜２０
２をマスクとしてホールの等方性エッチング、そのエッ
チング量を例えば１０ｎｍで行う。図２（ｂ）におい
て、その上に前記第２の配線層２０３（例えばスパッタ
法によるアルミニウム配線層）、その膜厚を５００ｎｍ
を形成する。
【００１９】図３において、前記ホールの形成を装置内
の圧力を例えば９０ｍＴｏｒｒ、印加ＲＦパワーの大き
さを例えば９００Ｗ、エッチングプロセスガスを例えば
Ｃ2Ｆ6 １０ｓｃｃｍとＣＨＦ3 ９０ｓｃｃｍ、チャ
ンバー温度を例えば１５℃の条件でエッチングを行う
と、ホール径が例えば０．８μｍのとき、エッチング速
度が８５３．１ｎｍ／ｍｉｎ、均一性が７．９５％、対
ポリＳｉとの選択比が１４．５７であった。
の圧力を例えば９０ｍＴｏｒｒ、印加ＲＦパワーの大き
さを例えば９００Ｗ、エッチングプロセスガスを例えば
Ｃ2Ｆ6 １０ｓｃｃｍとＣＨＦ3 ９０ｓｃｃｍ、チャ
ンバー温度を例えば１５℃の条件でエッチングを行う
と、ホール径が例えば０．８μｍのとき、エッチング速
度が８５３．１ｎｍ／ｍｉｎ、均一性が７．９５％、対
ポリＳｉとの選択比が１４．５７であった。
【００２０】図４において、前記ホールの等方性のエッ
チングを装置内の圧力を例えば２５０ｍＴｏｒｒ、印加
ＲＦパワーの大きさを例えば１５０Ｗ、エッチングプロ
セスガスを例えばＣＦ4 ５０ｓｃｃｍ、チャンバー温
度を例えば６０℃の条件でエッチングを行うと、ポリＳ
ｉのエッチング速度が５２ｎｍ／ｍｉｎ、均一性が５．
３１％であった。
チングを装置内の圧力を例えば２５０ｍＴｏｒｒ、印加
ＲＦパワーの大きさを例えば１５０Ｗ、エッチングプロ
セスガスを例えばＣＦ4 ５０ｓｃｃｍ、チャンバー温
度を例えば６０℃の条件でエッチングを行うと、ポリＳ
ｉのエッチング速度が５２ｎｍ／ｍｉｎ、均一性が５．
３１％であった。
【００２１】ここで、上記のホールの等方性のエッチン
グ量を例えば０ｎｍから例えば１０ｎｍにしたことか
ら、配線層（例えばスパッタ法によるアルミニウム配線
層、その膜厚を５００ｎｍ、その配線幅を１．２μｍ）
のホール連鎖抵抗値（例えばホール径０．８μｍ、配線
抵抗を含むホール数３０００個連鎖）は、５２５Ωから
４５０Ωと低下した。これは、等方性のエッチング量が
増えることで、配線層の被覆の厚さの均一性を小さく
し、配線層の断線や抵抗の増大を抑えることで、配線の
信頼性を向上することができた。
グ量を例えば０ｎｍから例えば１０ｎｍにしたことか
ら、配線層（例えばスパッタ法によるアルミニウム配線
層、その膜厚を５００ｎｍ、その配線幅を１．２μｍ）
のホール連鎖抵抗値（例えばホール径０．８μｍ、配線
抵抗を含むホール数３０００個連鎖）は、５２５Ωから
４５０Ωと低下した。これは、等方性のエッチング量が
増えることで、配線層の被覆の厚さの均一性を小さく
し、配線層の断線や抵抗の増大を抑えることで、配線の
信頼性を向上することができた。
【００２２】また同様に図４において、前記ホールの等
方性のエッチングを装置内の圧力を例えば２５０ｍＴｏ
ｒｒ、印加ＲＦパワーの大きさを例えば１５０Ｗ、エッ
チングプロセスガスを例えばＣＦ4 ５０ｓｃｃｍとＯ2
５ｓｃｃｍ、チャンバー温度を例えば６０℃の条件で
エッチングを行うと、ポリＳｉのエッチング速度が７４
ｎｍ／ｍｉｎ、均一性が３．８２％であった。
方性のエッチングを装置内の圧力を例えば２５０ｍＴｏ
ｒｒ、印加ＲＦパワーの大きさを例えば１５０Ｗ、エッ
チングプロセスガスを例えばＣＦ4 ５０ｓｃｃｍとＯ2
５ｓｃｃｍ、チャンバー温度を例えば６０℃の条件で
エッチングを行うと、ポリＳｉのエッチング速度が７４
ｎｍ／ｍｉｎ、均一性が３．８２％であった。
【００２３】ここで、上記のホールの等方性のエッチン
グ量を例えば０ｎｍから例えば１５ｎｍにしたことか
ら、配線層（例えばスパッタ法によるアルミニウム配線
層、その膜厚を５００ｎｍ、その配線幅を１．２μｍ）
のホール連鎖抵抗値（例えばホール径０．８μｍ、配線
抵抗を含むホール数３０００個連鎖）は、５２５Ωから
４４６Ωと低下した。これは、等方性のエッチング量が
増えることで、配線層の被覆の厚さの均一性を小さく
し、配線層の断線や抵抗の増大を抑えることで、配線の
信頼性を向上することができた。
グ量を例えば０ｎｍから例えば１５ｎｍにしたことか
ら、配線層（例えばスパッタ法によるアルミニウム配線
層、その膜厚を５００ｎｍ、その配線幅を１．２μｍ）
のホール連鎖抵抗値（例えばホール径０．８μｍ、配線
抵抗を含むホール数３０００個連鎖）は、５２５Ωから
４４６Ωと低下した。これは、等方性のエッチング量が
増えることで、配線層の被覆の厚さの均一性を小さく
し、配線層の断線や抵抗の増大を抑えることで、配線の
信頼性を向上することができた。
【００２４】また同様に図４において、前記ホールの等
方性のエッチングを装置内の圧力を例えば２５０ｍＴｏ
ｒｒ、印加ＲＦパワーの大きさを例えば１５０Ｗ、エッ
チングプロセスガスを例えばＣＨＦ3 ６０ｓｃｃｍと
Ｏ2 ６ｓｃｃｍ、チャンバー温度を例えば６０℃の条
件でエッチングを行うと、ポリＳｉのエッチング速度が
６５ｎｍ／ｍｉｎ、均一性が６．３２％であった。
方性のエッチングを装置内の圧力を例えば２５０ｍＴｏ
ｒｒ、印加ＲＦパワーの大きさを例えば１５０Ｗ、エッ
チングプロセスガスを例えばＣＨＦ3 ６０ｓｃｃｍと
Ｏ2 ６ｓｃｃｍ、チャンバー温度を例えば６０℃の条
件でエッチングを行うと、ポリＳｉのエッチング速度が
６５ｎｍ／ｍｉｎ、均一性が６．３２％であった。
【００２５】ここで、上記のホールの等方性のエッチン
グ量を例えば０ｎｍから例えば１５ｎｍにしたことか
ら、配線層（例えばスパッタ法によるアルミニウム配線
層、その膜厚を５００ｎｍ、その配線幅を１．２μｍ）
のホール連鎖抵抗値（例えばホール径０．８μｍ、配線
抵抗を含むホール数３０００個連鎖）は、５２５Ωから
４８３Ωと低下した。これは、等方性のエッチング量が
増えることで、配線層の被覆の厚さの均一性を小さく
し、配線層の断線や抵抗の増大を抑えることで、配線の
信頼性を向上することができた。
グ量を例えば０ｎｍから例えば１５ｎｍにしたことか
ら、配線層（例えばスパッタ法によるアルミニウム配線
層、その膜厚を５００ｎｍ、その配線幅を１．２μｍ）
のホール連鎖抵抗値（例えばホール径０．８μｍ、配線
抵抗を含むホール数３０００個連鎖）は、５２５Ωから
４８３Ωと低下した。これは、等方性のエッチング量が
増えることで、配線層の被覆の厚さの均一性を小さく
し、配線層の断線や抵抗の増大を抑えることで、配線の
信頼性を向上することができた。
【００２６】また同様に図４において、前記ホールの等
方性のエッチングを装置内の圧力を例えば２５０ｍＴｏ
ｒｒ、印加ＲＦパワーの大きさを例えば１５０Ｗ、エッ
チングプロセスガスを例えばＳＦ6 ４０ｓｃｃｍとＯ2
４ｓｃｃｍ、チャンバー温度を例えば６０℃の条件で
エッチングを行うと、ポリＳｉのエッチング速度が８０
ｎｍ／ｍｉｎ、均一性が２．７４％であった。
方性のエッチングを装置内の圧力を例えば２５０ｍＴｏ
ｒｒ、印加ＲＦパワーの大きさを例えば１５０Ｗ、エッ
チングプロセスガスを例えばＳＦ6 ４０ｓｃｃｍとＯ2
４ｓｃｃｍ、チャンバー温度を例えば６０℃の条件で
エッチングを行うと、ポリＳｉのエッチング速度が８０
ｎｍ／ｍｉｎ、均一性が２．７４％であった。
【００２７】ここで、上記のホールの等方性のエッチン
グ量を例えば０ｎｍから例えば１５ｎｍにしたことか
ら、配線層（例えばスパッタ法によるアルミニウム配線
層、その膜厚を５００ｎｍ、その配線幅を１．２μｍ）
のホール連鎖抵抗値（例えばホール径０．８μｍ、配線
抵抗を含むホール数３０００個連鎖）は、５２５Ωから
４７４Ωと低下した。これは、等方性のエッチング量が
増えることで、配線層の被覆の厚さの均一性を小さく
し、配線層の断線や抵抗の増大を抑えることで、配線の
信頼性を向上することができた。
グ量を例えば０ｎｍから例えば１５ｎｍにしたことか
ら、配線層（例えばスパッタ法によるアルミニウム配線
層、その膜厚を５００ｎｍ、その配線幅を１．２μｍ）
のホール連鎖抵抗値（例えばホール径０．８μｍ、配線
抵抗を含むホール数３０００個連鎖）は、５２５Ωから
４７４Ωと低下した。これは、等方性のエッチング量が
増えることで、配線層の被覆の厚さの均一性を小さく
し、配線層の断線や抵抗の増大を抑えることで、配線の
信頼性を向上することができた。
【００２８】以上を実施例１の説明とする。
【００２９】図５は、本発明の半導体装置とその製造方
法の実施例を示す要部の断面図であり、５０１はＬＯＣ
ＯＳ（選択酸化、Locoal Oxidation of Silicon、以下
ＬＯＣＯＳと略す）、５０２は酸化膜、５０３は第１の
配線層、５０４はソース・ドレイン領域、５０５は絶縁
膜、５０６はレジスト、５０７は第２の配線層である。
図５（ａ）において、Ｓｉ基板にＬＯＣＯＳ５０１を
形成した後に全面に酸化膜５０２を形成する。その上に
ゲート電極として、第１の配線層５０３（例えばポリＳ
ｉ配線層）、その膜厚を例えば２００ｎｍで形成する。
その構造で、第１の配線層５０３をマスクとして、イオ
ンを例えばＢ+を６０ｋｅＶ １×１３で打ち込みソー
ス・ドレイン領域５０４を形成し、第１の配線層以外の
酸化膜５０２を例えばフッ酸でエッチングして取り除
く。その上に第１の絶縁膜５０５（例えばモノシランと
酸素を用いた化学気相成長法による二酸化珪素膜）、そ
の膜厚を５００ｎｍを形成する。その上に前記レジスト
５０６を例えばホール径が０．８μｍの大きさで前記第
１の配線層５０３上にパターニングする。パターニング
した前記レジスト５０６をマスクとして前記絶縁膜５０
５を異方性エッチングにより前記第１の配線層５０３上
にホールを形成する。図５（ｂ）において、前記レジス
ト５０６を例えば１００度に加熱したＯ−ジクロルベン
ゼン系の溶液中に、５分間浸漬し剥離する。前記絶縁膜
５０５をマスクとしてホールの等方性エッチング、その
エッチング量を例えば１０ｎｍで行う。図５（ｃ）にお
いて、その上に前記第２の配線層５０７（例えばスパッ
タ法によるアルミニウム配線層）、その膜厚を５００ｎ
ｍを形成する。
法の実施例を示す要部の断面図であり、５０１はＬＯＣ
ＯＳ（選択酸化、Locoal Oxidation of Silicon、以下
ＬＯＣＯＳと略す）、５０２は酸化膜、５０３は第１の
配線層、５０４はソース・ドレイン領域、５０５は絶縁
膜、５０６はレジスト、５０７は第２の配線層である。
図５（ａ）において、Ｓｉ基板にＬＯＣＯＳ５０１を
形成した後に全面に酸化膜５０２を形成する。その上に
ゲート電極として、第１の配線層５０３（例えばポリＳ
ｉ配線層）、その膜厚を例えば２００ｎｍで形成する。
その構造で、第１の配線層５０３をマスクとして、イオ
ンを例えばＢ+を６０ｋｅＶ １×１３で打ち込みソー
ス・ドレイン領域５０４を形成し、第１の配線層以外の
酸化膜５０２を例えばフッ酸でエッチングして取り除
く。その上に第１の絶縁膜５０５（例えばモノシランと
酸素を用いた化学気相成長法による二酸化珪素膜）、そ
の膜厚を５００ｎｍを形成する。その上に前記レジスト
５０６を例えばホール径が０．８μｍの大きさで前記第
１の配線層５０３上にパターニングする。パターニング
した前記レジスト５０６をマスクとして前記絶縁膜５０
５を異方性エッチングにより前記第１の配線層５０３上
にホールを形成する。図５（ｂ）において、前記レジス
ト５０６を例えば１００度に加熱したＯ−ジクロルベン
ゼン系の溶液中に、５分間浸漬し剥離する。前記絶縁膜
５０５をマスクとしてホールの等方性エッチング、その
エッチング量を例えば１０ｎｍで行う。図５（ｃ）にお
いて、その上に前記第２の配線層５０７（例えばスパッ
タ法によるアルミニウム配線層）、その膜厚を５００ｎ
ｍを形成する。
【００３０】図３において、前記ホールの形成を装置内
の圧力を例えば９０ｍＴｏｒｒ、印加ＲＦパワーの大き
さを例えば９００Ｗ、エッチングプロセスガスを例えば
Ｃ2Ｆ6 １０ｓｃｃｍとＣＨＦ3 ９０ｓｃｃｍ、チャ
ンバー温度を例えば１５℃の条件でエッチングを行う
と、ホール径が例えば０．８μｍのとき、エッチング速
度が６４０．４ｎｍ／ｍｉｎ、均一性が９．５８％、対
ポリＳｉとの選択比が１０．９４であった。
の圧力を例えば９０ｍＴｏｒｒ、印加ＲＦパワーの大き
さを例えば９００Ｗ、エッチングプロセスガスを例えば
Ｃ2Ｆ6 １０ｓｃｃｍとＣＨＦ3 ９０ｓｃｃｍ、チャ
ンバー温度を例えば１５℃の条件でエッチングを行う
と、ホール径が例えば０．８μｍのとき、エッチング速
度が６４０．４ｎｍ／ｍｉｎ、均一性が９．５８％、対
ポリＳｉとの選択比が１０．９４であった。
【００３１】図４において、前記ホールの等方性のエッ
チングを装置内の圧力を例えば２５０ｍＴｏｒｒ、印加
ＲＦパワーの大きさを例えば１５０Ｗ、エッチングプロ
セスガスを例えばＣ2Ｆ6 ４０ｓｃｃｍ、チャンバー温
度を例えば６０℃の条件でエッチングを行うと、ポリＳ
ｉのエッチング速度が５４ｎｍ／ｍｉｎ、均一性が５．
７１％であった。
チングを装置内の圧力を例えば２５０ｍＴｏｒｒ、印加
ＲＦパワーの大きさを例えば１５０Ｗ、エッチングプロ
セスガスを例えばＣ2Ｆ6 ４０ｓｃｃｍ、チャンバー温
度を例えば６０℃の条件でエッチングを行うと、ポリＳ
ｉのエッチング速度が５４ｎｍ／ｍｉｎ、均一性が５．
７１％であった。
【００３２】ここで、上記のホールの等方性のエッチン
グ量を例えば０ｎｍから例えば１０ｎｍにしたことか
ら、配線層（例えばスパッタ法によるアルミニウム配線
層、その膜厚を５００ｎｍ、その配線幅を１．２μｍ）
のホール連鎖抵抗値（例えばホール径０．８μｍ、配線
抵抗を含まないホール数５００個連鎖）は、１．２５Ω
から１．０３Ωと低下した。これは、等方性のエッチン
グ量が増えることで、配線層の被覆の厚さの均一性を小
さくし、配線層の断線や抵抗の増大を抑えることで、配
線の信頼性を向上することができた。
グ量を例えば０ｎｍから例えば１０ｎｍにしたことか
ら、配線層（例えばスパッタ法によるアルミニウム配線
層、その膜厚を５００ｎｍ、その配線幅を１．２μｍ）
のホール連鎖抵抗値（例えばホール径０．８μｍ、配線
抵抗を含まないホール数５００個連鎖）は、１．２５Ω
から１．０３Ωと低下した。これは、等方性のエッチン
グ量が増えることで、配線層の被覆の厚さの均一性を小
さくし、配線層の断線や抵抗の増大を抑えることで、配
線の信頼性を向上することができた。
【００３３】また同様に図４において、前記ホールの等
方性のエッチングを装置内の圧力を例えば２５０ｍＴｏ
ｒｒ、印加ＲＦパワーの大きさを例えば１５０Ｗ、エッ
チングプロセスガスを例えばＣ2Ｆ6 ４０ｓｃｃｍとＯ
3 ４ｓｃｃｍ、チャンバー温度を例えば６０℃の条件
でエッチングを行うと、ポリＳｉのエッチング速度が７
７ｎｍ／ｍｉｎ、均一性が４．２３％であった。
方性のエッチングを装置内の圧力を例えば２５０ｍＴｏ
ｒｒ、印加ＲＦパワーの大きさを例えば１５０Ｗ、エッ
チングプロセスガスを例えばＣ2Ｆ6 ４０ｓｃｃｍとＯ
3 ４ｓｃｃｍ、チャンバー温度を例えば６０℃の条件
でエッチングを行うと、ポリＳｉのエッチング速度が７
７ｎｍ／ｍｉｎ、均一性が４．２３％であった。
【００３４】ここで、上記のホールの等方性のエッチン
グ量を例えば０ｎｍから例えば１５ｎｍにしたことか
ら、配線層（例えばスパッタ法によるアルミニウム配線
層、その膜厚を５００ｎｍ、その配線幅を１．２μｍ）
のホール連鎖抵抗値（例えばホール径０．８μｍ、配線
抵抗を含むホール数５００個連鎖）は、１．２５Ωから
０．９４Ωと低下した。これは、等方性のエッチング量
が増えることで、配線層の被覆の厚さの均一性を小さく
し、配線層の断線や抵抗の増大を抑えることで、配線の
信頼性を向上することができた。
グ量を例えば０ｎｍから例えば１５ｎｍにしたことか
ら、配線層（例えばスパッタ法によるアルミニウム配線
層、その膜厚を５００ｎｍ、その配線幅を１．２μｍ）
のホール連鎖抵抗値（例えばホール径０．８μｍ、配線
抵抗を含むホール数５００個連鎖）は、１．２５Ωから
０．９４Ωと低下した。これは、等方性のエッチング量
が増えることで、配線層の被覆の厚さの均一性を小さく
し、配線層の断線や抵抗の増大を抑えることで、配線の
信頼性を向上することができた。
【００３５】また同様に図４において、前記ホールの等
方性のエッチングを装置内の圧力を例えば２５０ｍＴｏ
ｒｒ、印加ＲＦパワーの大きさを例えば１５０Ｗ、エッ
チングプロセスガスを例えばＣＨ2Ｆ2 １００ｓｃｃｍ
とＯ3 １０ｓｃｃｍ、チャンバー温度を例えば６０℃
の条件でエッチングを行うと、ポリＳｉのエッチング速
度が６７ｎｍ／ｍｉｎ、均一性が７．０９％であった。
方性のエッチングを装置内の圧力を例えば２５０ｍＴｏ
ｒｒ、印加ＲＦパワーの大きさを例えば１５０Ｗ、エッ
チングプロセスガスを例えばＣＨ2Ｆ2 １００ｓｃｃｍ
とＯ3 １０ｓｃｃｍ、チャンバー温度を例えば６０℃
の条件でエッチングを行うと、ポリＳｉのエッチング速
度が６７ｎｍ／ｍｉｎ、均一性が７．０９％であった。
【００３６】ここで、上記のホールの等方性のエッチン
グ量を例えば０ｎｍから例えば１５ｎｍにしたことか
ら、配線層（例えばスパッタ法によるアルミニウム配線
層、その膜厚を５００ｎｍ、その配線幅を１．２μｍ）
のホール連鎖抵抗値（例えばホール径０．８μｍ、配線
抵抗を含むホール数５００個連鎖）は、１．２５Ωから
１．１１Ωと低下した。これは、等方性のエッチング量
が増えることで、配線層の被覆の厚さの均一性を小さく
し、配線層の断線や抵抗の増大を抑えることで、配線の
信頼性を向上することができた。
グ量を例えば０ｎｍから例えば１５ｎｍにしたことか
ら、配線層（例えばスパッタ法によるアルミニウム配線
層、その膜厚を５００ｎｍ、その配線幅を１．２μｍ）
のホール連鎖抵抗値（例えばホール径０．８μｍ、配線
抵抗を含むホール数５００個連鎖）は、１．２５Ωから
１．１１Ωと低下した。これは、等方性のエッチング量
が増えることで、配線層の被覆の厚さの均一性を小さく
し、配線層の断線や抵抗の増大を抑えることで、配線の
信頼性を向上することができた。
【００３７】以上を実施例２の説明とする。
【００３８】図６は、本発明の半導体装置とその製造方
法の実施例を示す要部の断面図であり、６０１はＬＯＣ
ＯＳ（選択酸化、Locoal Oxidation of Silicon、以下
ＬＯＣＯＳと略す）、６０２は酸化膜、６０３はゲート
電極、６０４はソース・ドレイン領域として第１の配線
層、６０５は絶縁膜、６０６はレジスト、６０７は第２
の配線層である。
法の実施例を示す要部の断面図であり、６０１はＬＯＣ
ＯＳ（選択酸化、Locoal Oxidation of Silicon、以下
ＬＯＣＯＳと略す）、６０２は酸化膜、６０３はゲート
電極、６０４はソース・ドレイン領域として第１の配線
層、６０５は絶縁膜、６０６はレジスト、６０７は第２
の配線層である。
【００３９】図６（ａ）において、Ｓｉ基板にＬＯＣＯ
Ｓ６０１を形成した後に全面に酸化膜６０２を形成す
る。その上にゲート電極６０３（例えばポリＳｉ配線
層）、その膜厚を例えば２００ｎｍで形成する。その構
造で、ゲート電極６０３をマスクとして、イオンを例え
ばＢ+を６０ｋｅＶ １×１３で打ち込みソース・ドレ
イン領域としての第１の配線層６０４を形成し、ゲート
電極以外の酸化膜６０２を例えばフッ酸でエッチングし
て取り除く。その上に第１の絶縁膜６０５（例えばモノ
シランと酸素を用いた化学気相成長法による二酸化珪素
膜）、その膜厚を５００ｎｍを形成する。その上に前記
レジスト５０６を例えばホール径が０．８μｍの大きさ
で前記第１の配線層６０４上にパターニングする。パタ
ーニングした前記レジスト６０６をマスクとして前記絶
縁膜６０５を異方性エッチングにより前記第１の配線層
６０３上にホールを形成する。図６（ｂ）において、前
記レジスト６０６を例えば１００度に加熱したＯ−ジク
ロルベンゼン系の溶液中に、５分間浸漬し剥離する。前
記絶縁膜６０５をマスクとしてホールの等方性エッチン
グ、そのエッチング量を例えば１０ｎｍで行う。図６
（ｃ）において、その上に前記第２の配線層６０７（例
えばスパッタ法によるアルミニウム配線層）、その膜厚
を５００ｎｍを形成する。
Ｓ６０１を形成した後に全面に酸化膜６０２を形成す
る。その上にゲート電極６０３（例えばポリＳｉ配線
層）、その膜厚を例えば２００ｎｍで形成する。その構
造で、ゲート電極６０３をマスクとして、イオンを例え
ばＢ+を６０ｋｅＶ １×１３で打ち込みソース・ドレ
イン領域としての第１の配線層６０４を形成し、ゲート
電極以外の酸化膜６０２を例えばフッ酸でエッチングし
て取り除く。その上に第１の絶縁膜６０５（例えばモノ
シランと酸素を用いた化学気相成長法による二酸化珪素
膜）、その膜厚を５００ｎｍを形成する。その上に前記
レジスト５０６を例えばホール径が０．８μｍの大きさ
で前記第１の配線層６０４上にパターニングする。パタ
ーニングした前記レジスト６０６をマスクとして前記絶
縁膜６０５を異方性エッチングにより前記第１の配線層
６０３上にホールを形成する。図６（ｂ）において、前
記レジスト６０６を例えば１００度に加熱したＯ−ジク
ロルベンゼン系の溶液中に、５分間浸漬し剥離する。前
記絶縁膜６０５をマスクとしてホールの等方性エッチン
グ、そのエッチング量を例えば１０ｎｍで行う。図６
（ｃ）において、その上に前記第２の配線層６０７（例
えばスパッタ法によるアルミニウム配線層）、その膜厚
を５００ｎｍを形成する。
【００４０】図３において、前記ホールの形成を装置内
の圧力を例えば９０ｍＴｏｒｒ、印加ＲＦパワーの大き
さを例えば９００Ｗ、エッチングプロセスガスを例えば
Ｃ2F6 １０ｓｃｃｍとＣＨＦ3 ９０ｓｃｃｍ、チャン
バー温度を例えば１５℃の条件でエッチングを行うと、
ホール径が例えば０．８μｍのとき、エッチング速度が
６４０．４ｎｍ／ｍｉｎ、均一性が９．５８％、対ポリ
Ｓｉとの選択比が１０．９４であった。
の圧力を例えば９０ｍＴｏｒｒ、印加ＲＦパワーの大き
さを例えば９００Ｗ、エッチングプロセスガスを例えば
Ｃ2F6 １０ｓｃｃｍとＣＨＦ3 ９０ｓｃｃｍ、チャン
バー温度を例えば１５℃の条件でエッチングを行うと、
ホール径が例えば０．８μｍのとき、エッチング速度が
６４０．４ｎｍ／ｍｉｎ、均一性が９．５８％、対ポリ
Ｓｉとの選択比が１０．９４であった。
【００４１】図４において、前記ホールの等方性のエッ
チングを装置内の圧力を例えば２５０ｍＴｏｒｒ、印加
ＲＦパワーの大きさを例えば１５０Ｗ、エッチングプロ
セスガスを例えばＣ3Ｆ8 ３０ｓｃｃｍ、チャンバー温
度を例えば６０℃の条件でエッチングを行うと、ポリＳ
ｉのエッチング速度が５７ｎｍ／ｍｉｎ、均一性が５．
９６％であった。
チングを装置内の圧力を例えば２５０ｍＴｏｒｒ、印加
ＲＦパワーの大きさを例えば１５０Ｗ、エッチングプロ
セスガスを例えばＣ3Ｆ8 ３０ｓｃｃｍ、チャンバー温
度を例えば６０℃の条件でエッチングを行うと、ポリＳ
ｉのエッチング速度が５７ｎｍ／ｍｉｎ、均一性が５．
９６％であった。
【００４２】ここで、上記のホールの等方性のエッチン
グ量を例えば０ｎｍから例えば１０ｎｍにしたことか
ら、配線層（例えばスパッタ法によるアルミニウム配線
層、その膜厚を５００ｎｍ、その配線幅を１．２μｍ）
のホール連鎖抵抗値（例えばホール径０．８μｍ、配線
抵抗を含まないホール数５００個連鎖）は、１７５Ωか
ら１４３Ωと低下した。これは、等方性のエッチング量
が増えることで、配線層の被覆の厚さの均一性を小さく
し、配線層の断線や抵抗の増大を抑えることで、配線の
信頼性を向上することができた。
グ量を例えば０ｎｍから例えば１０ｎｍにしたことか
ら、配線層（例えばスパッタ法によるアルミニウム配線
層、その膜厚を５００ｎｍ、その配線幅を１．２μｍ）
のホール連鎖抵抗値（例えばホール径０．８μｍ、配線
抵抗を含まないホール数５００個連鎖）は、１７５Ωか
ら１４３Ωと低下した。これは、等方性のエッチング量
が増えることで、配線層の被覆の厚さの均一性を小さく
し、配線層の断線や抵抗の増大を抑えることで、配線の
信頼性を向上することができた。
【００４３】また同様に図４において、前記ホールの等
方性のエッチングを装置内の圧力を例えば２５０ｍＴｏ
ｒｒ、印加ＲＦパワーの大きさを例えば１５０Ｗ、エッ
チングプロセスガスを例えばＣ3Ｆ8 ３０ｓｃｃｍとＯ
3 ３ｓｃｃｍ、チャンバー温度を例えば６０℃の条件
でエッチングを行うと、ポリＳｉのエッチング速度が７
９ｎｍ／ｍｉｎ、均一性が４．４７％であった。
方性のエッチングを装置内の圧力を例えば２５０ｍＴｏ
ｒｒ、印加ＲＦパワーの大きさを例えば１５０Ｗ、エッ
チングプロセスガスを例えばＣ3Ｆ8 ３０ｓｃｃｍとＯ
3 ３ｓｃｃｍ、チャンバー温度を例えば６０℃の条件
でエッチングを行うと、ポリＳｉのエッチング速度が７
９ｎｍ／ｍｉｎ、均一性が４．４７％であった。
【００４４】ここで、上記のホールの等方性のエッチン
グ量を例えば０ｎｍから例えば１５ｎｍにしたことか
ら、配線層（例えばスパッタ法によるアルミニウム配線
層、その膜厚を５００ｎｍ、その配線幅を１．２μｍ）
のホール連鎖抵抗値（例えばホール径０．８μｍ、配線
抵抗を含むホール数５００個連鎖）は、１７５Ωから１
２１Ωと低下した。これは、等方性のエッチング量が増
えることで、配線層の被覆の厚さの均一性を小さくし、
配線層の断線や抵抗の増大を抑えることで、配線の信頼
性を向上することができた。
グ量を例えば０ｎｍから例えば１５ｎｍにしたことか
ら、配線層（例えばスパッタ法によるアルミニウム配線
層、その膜厚を５００ｎｍ、その配線幅を１．２μｍ）
のホール連鎖抵抗値（例えばホール径０．８μｍ、配線
抵抗を含むホール数５００個連鎖）は、１７５Ωから１
２１Ωと低下した。これは、等方性のエッチング量が増
えることで、配線層の被覆の厚さの均一性を小さくし、
配線層の断線や抵抗の増大を抑えることで、配線の信頼
性を向上することができた。
【００４５】また同様に図４において、前記ホールの等
方性のエッチングを装置内の圧力を例えば２５０ｍＴｏ
ｒｒ、印加ＲＦパワーの大きさを例えば１５０Ｗ、エッ
チングプロセスガスを例えばＳＦ6 ４０ｓｃｃｍとＯ3
４ｓｃｃｍ、チャンバー温度を例えば６０℃の条件で
エッチングを行うと、ポリＳｉのエッチング速度が７６
ｎｍ／ｍｉｎ、均一性が３．１５％であった。
方性のエッチングを装置内の圧力を例えば２５０ｍＴｏ
ｒｒ、印加ＲＦパワーの大きさを例えば１５０Ｗ、エッ
チングプロセスガスを例えばＳＦ6 ４０ｓｃｃｍとＯ3
４ｓｃｃｍ、チャンバー温度を例えば６０℃の条件で
エッチングを行うと、ポリＳｉのエッチング速度が７６
ｎｍ／ｍｉｎ、均一性が３．１５％であった。
【００４６】ここで、上記のホールの等方性のエッチン
グ量を例えば０ｎｍから例えば１５ｎｍにしたことか
ら、配線層（例えばスパッタ法によるアルミニウム配線
層、その膜厚を５００ｎｍ、その配線幅を１．２μｍ）
のホール連鎖抵抗値（例えばホール径０．８μｍ、配線
抵抗を含むホール数５００個連鎖）は、１７５Ωから１
５４Ωと低下した。これは、等方性のエッチング量が増
えることで、配線層の被覆の厚さの均一性を小さくし、
配線層の断線や抵抗の増大を抑えることで、配線の信頼
性を向上することができた。
グ量を例えば０ｎｍから例えば１５ｎｍにしたことか
ら、配線層（例えばスパッタ法によるアルミニウム配線
層、その膜厚を５００ｎｍ、その配線幅を１．２μｍ）
のホール連鎖抵抗値（例えばホール径０．８μｍ、配線
抵抗を含むホール数５００個連鎖）は、１７５Ωから１
５４Ωと低下した。これは、等方性のエッチング量が増
えることで、配線層の被覆の厚さの均一性を小さくし、
配線層の断線や抵抗の増大を抑えることで、配線の信頼
性を向上することができた。
【００４７】以上を実施例３の説明とする。
【００４８】また、上記実施例の他、配線層が２層以上
の場合にも適応できる。
の場合にも適応できる。
【００４９】以上、本発明の実施例を図面に基づいて３
例説明した。しかし、本発明はこれに限らず、ホールの
底を丸くすることで実現できることは言うまでもない。
例説明した。しかし、本発明はこれに限らず、ホールの
底を丸くすることで実現できることは言うまでもない。
【００５０】
【発明の効果】本発明は、以上を説明したようにホール
の底を丸くすることで配線の被覆の厚さの均一性を小さ
くし、配線の断線や抵抗の増大を抑えることで、配線の
信頼性を向上することができる。
の底を丸くすることで配線の被覆の厚さの均一性を小さ
くし、配線の断線や抵抗の増大を抑えることで、配線の
信頼性を向上することができる。
【図１】本発明の半導体装置とその製造方法の実施例を
示す要部の断面図。
示す要部の断面図。
【図２】本発明の半導体装置とその製造方法の実施例を
示す要部の断面図。
示す要部の断面図。
【図３】本発明の半導体装置とその製造方法の実施例を
示す要部の断面図。
示す要部の断面図。
【図４】本発明の半導体装置とその製造方法の実施例を
示す要部の断面図。
示す要部の断面図。
【図５】本発明の半導体装置とその製造方法の実施例を
示す要部の断面図。
示す要部の断面図。
【図６】本発明の半導体装置とその製造方法の実施例を
示す要部の断面図。
示す要部の断面図。
【図７】本発明の半導体装置とその製造方法の実施例を
示す要部のグラフ。
示す要部のグラフ。
【図８】従来の半導体装置とその製造方法を示す要部の
断面図。
断面図。
１０１・・・第１の配線層 １０２・・・絶縁膜 １０３・・・レジスト ２０１・・・第１の配線層 ２０２・・・絶縁膜 ２０３・・・第２の配線層 ３０１・・・印加電極 ３０２・・・接地電極 ３０３・・・ウエハ ３０４・・・ＲＦ電源 ４０１・・・印加電極 ４０２・・・接地電極 ４０３・・・ウエハ ４０４・・・ＲＦ電源 ５０１・・・ＬＯＣＯＳ ５０２・・・酸化膜 ５０３・・・第１の配線層 ５０４・・・ソース・ドレイン領域 ５０５・・・第１の絶縁膜 ５０６・・・レジスト ５０７・・・第２の配線層 ６０１・・・ＬＯＣＯＳ ６０２・・・酸化膜 ６０３・・・ゲート電極 ６０４・・・ソース・ドレイン領域、第１の配線層 ６０５・・・第１の絶縁膜 ６０６・・・レジスト ６０７・・・第２の配線層 ８０１・・・第１の配線層 ８０２・・・絶縁膜 ８０３・・・第２の配線層
Claims (19)
- 【請求項１】 半導体基板上に形成された配線層、前記
配線層上に形成された絶縁膜、前記配線層上に形成され
たホールからなる半導体装置において、前記ホールの底
が丸いことを特徴とする半導体装置。 - 【請求項２】 反応室にガスを導入し、ガスをプラズマ
化し、エッチングを行うドライエッチング方法におい
て、絶縁膜を異方性のエッチングで行う工程と、配線層
を等方性のエッチングで行う工程との組合せからなるこ
とを特徴とする半導体装置の製造方法。 - 【請求項３】 反応室にガスを導入し、ガスをプラズマ
化し、等方性のエッチングを行うドライエッチング方法
において、前記エッチングガスに一般式がＣXＦYで表わ
せるガスを用いることを特徴とする請求項２記載の半導
体装置の製造方法。 - 【請求項４】 反応室にガスを導入し、ガスをプラズマ
化し、等方性のエッチングを行うドライエッチング方法
において、前記エッチングガスに一般式がＣXＦYで表わ
せるガスと一般式がＯXで表わされるガスを用いること
を特徴とする請求項２記載の半導体装置の製造方法。 - 【請求項５】 反応室にガスを導入し、ガスをプラズマ
化し、等方性のエッチングを行うドライエッチング方法
において、前記エッチングガスに一般式がＣXＨYＦZで
表わせるガスと一般式がＯXで表わされるガスを用いる
ことを特徴とする請求項２記載の半導体装置の製造方
法。 - 【請求項６】 反応室にガスを導入し、ガスをプラズマ
化し、等方性のエッチングを行うドライエッチング方法
において、前記エッチングガスに一般式がＳXＦYで表わ
せるガスと一般式がＯXで表わされるガスを用いること
を特徴とする請求項２記載の半導体装置の製造方法。 - 【請求項７】 一般式がＣXＦYで表わされるガスとして
ＣＦ4を用いることを特徴とする請求項３記載の半導体
装置の製造方法。 - 【請求項８】 一般式がＣＸＦYで表わされるガスとし
てＣ2Ｆ6を用いることを特徴とする請求項３記載の半導
体装置の製造方法。 - 【請求項９】 一般式がＣXＦYで表わされるガスとして
Ｃ3Ｆ8を用いることを特徴とする請求項３記載の半導体
装置の製造方法。 - 【請求項１０】 一般式がＣXＦYで表わされるガスとし
てＣＦ4を用いることを特徴とする請求項４記載の半導
体装置の製造方法。 - 【請求項１１】 一般式がＣXＦYで表わされるガスとし
てＣ2Ｆ6を用いることを特徴とする請求項４記載の半導
体装置の製造方法。 - 【請求項１２】 一般式がＣXＦYで表わされるガスとし
てＣ3Ｆ8を用いることを特徴とする請求項４記載の半導
体装置の製造方法。 - 【請求項１３】 一般式がＯXで表わされるガスとして
Ｏ2を用いることを特徴とする請求項４記載の半導体装
置の製造方法。 - 【請求項１４】 一般式がＯXで表わされるガスとして
Ｏ3を用いることを特徴とする請求項４記載の半導体装
置の製造方法。 - 【請求項１５】 一般式がＣXＨYＦZで表わされるガス
としてＣＨＦ3を用いることを特徴とする請求項５記載
の半導体装置の製造方法。 - 【請求項１６】 一般式がＣXＨYＦZで表わされるガス
としてＣＨ2Ｆ2を用いることを特徴とする請求項５記載
の半導体装置の製造方法。 - 【請求項１７】一般式がＳXＦYで表わされるガスとして
ＳＦ6を用いることを特徴とする請求項６記載の半導体
装置の製造方法。 - 【請求項１８】一般式がＯXで表わされるガスとしてＯ2
を用いることを特徴とする請求項６記載の半導体装置の
製造方法。 - 【請求項１９】一般式がＯXで表わされるガスとしてＯ3
を用いることを特徴とする請求項６記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34712192A JPH06196452A (ja) | 1992-12-25 | 1992-12-25 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34712192A JPH06196452A (ja) | 1992-12-25 | 1992-12-25 | 半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06196452A true JPH06196452A (ja) | 1994-07-15 |
Family
ID=18388052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34712192A Pending JPH06196452A (ja) | 1992-12-25 | 1992-12-25 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06196452A (ja) |
-
1992
- 1992-12-25 JP JP34712192A patent/JPH06196452A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6806164B2 (en) | Semiconductor apparatus and method for fabricating the same | |
| JPH04229625A (ja) | 半導体装置の製造方法 | |
| KR0171733B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| US6803307B1 (en) | Method of avoiding enlargement of top critical dimension in contact holes using spacers | |
| JP2855110B2 (ja) | 半導体素子のコンタクトホール形成方法 | |
| KR20040055346A (ko) | 반도체 소자의 트렌치 형성 방법 | |
| JPH06196452A (ja) | 半導体装置とその製造方法 | |
| KR100681267B1 (ko) | 반도체 장치의 제조에서 콘택 형성 방법 | |
| KR100780686B1 (ko) | 반도체소자의 제조방법 | |
| JPH0265256A (ja) | 半導体装置の製造方法 | |
| JP3550276B2 (ja) | 半導体装置の製造方法 | |
| US20040014311A1 (en) | Method for manufacturing a semiconductor device | |
| KR0168208B1 (ko) | 다중합체 제거방법 | |
| KR100338091B1 (ko) | 반도체소자제조방법 | |
| JPH05267255A (ja) | 配線形成法 | |
| JPH0629252A (ja) | 半導体装置の製造方法 | |
| JP2002246554A (ja) | 半導体装置の製造方法 | |
| JPH05235338A (ja) | 半導体装置およびその製造方法 | |
| JPH0273652A (ja) | 半導体装置の製造方法 | |
| KR100332130B1 (ko) | 반도체소자의전하저장전극형성방법 | |
| KR100800106B1 (ko) | 반도체 소자의 트렌치 절연막 형성 방법 | |
| JPH0613355A (ja) | 半導体装置とその製造方法 | |
| KR100357186B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| JPH0613473A (ja) | 半導体装置とその製造方法 | |
| JPH07211778A (ja) | 半導体装置及びその製造方法 |