JPH06196606A - リードフレームの製造方法 - Google Patents

リードフレームの製造方法

Info

Publication number
JPH06196606A
JPH06196606A JP43A JP34594692A JPH06196606A JP H06196606 A JPH06196606 A JP H06196606A JP 43 A JP43 A JP 43A JP 34594692 A JP34594692 A JP 34594692A JP H06196606 A JPH06196606 A JP H06196606A
Authority
JP
Japan
Prior art keywords
tie bar
lead frame
bar portion
inner lead
outer lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP43A
Other languages
English (en)
Inventor
Hidefumi Inoue
秀文 井上
Masaharu Nojima
正晴 野島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP43A priority Critical patent/JPH06196606A/ja
Publication of JPH06196606A publication Critical patent/JPH06196606A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 別々に製造したインナーリード部とアウター
リード部とを接合することによるリードフレームの狭ピ
ッチ化を容易にかつ精度よく行う。 【構成】 インナーリードフレーム1のタイバー部3を
アウターリードフレーム2の板厚の半分程度段落としし
たタイバー部4に載せ、熱圧着等により接合する。半導
体素子7を実装後、ワイヤボンディングを行い、接合部
が外部に出るように樹脂9によりモールドして、タイバ
ー部3,タイバー部4をカットする。 【効果】 接合されたタイバー部3,タイバー部4をカ
ットし、リードフレームを形成するため接合部の位置合
わせが容易となる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はICやLSI等のリード
フレームの製造方法に関するものである。
【0002】
【従来の技術】従来のリードフレームの製造方法は、半
導体素子を塔載するダイパッド部と、半導体素子とボン
ディングワイヤーで接続するインナーリード部と、配線
基板に装着するアウターリード部とを一括して、スタン
ピング・エッチング等の方法により銅や42合金等の金
属板を加工している。近年、リードフレームの多ピン化
に伴い、リードピッチの狭いインナーリード部と比較的
リードピッチの広いアウターリード部とを別方式で製造
し、このインナーリード部とアウターリード部とをはん
だや金バンプを介して熱圧着等により接合することで狭
ピッチ化を実現している。
【0003】以下に従来のリードフレームの製造方法に
ついて説明する。図2は従来のリードフレームの製造方
法を示す図である。まず図2(a)に示すようにエッチ
ング・アディティブ法により加工したインナーリードフ
レーム11とスタンピング・エッチング法により加工し
たアウターリードフレーム12を図2(b)に示すよう
に各リード先端にて接合後、インナーリードフレーム1
1の所有するタイバー部13をカットし図2(c)に示
すように通常のリードフレーム形状となる。
【0004】
【発明が解決しようとする課題】しかしながら上記従来
のリードフレームの製造方法では、インナーリードフレ
ーム11とアウターリードフレーム12との接合部にあ
たるリード先端の位置合わせがリードの狭ピッチ化が進
むにつれて困難となり、良好な位置合わせ精度が得られ
難く接合の信頼性が悪いという問題点を有していた。
【0005】本発明は上記従来の問題点を解決するもの
で、インナーリードフレーム11とアウターリードフレ
ーム12の接合時の位置合わせの精度を緩和して容易に
し、しかも信頼性を高くすることができるリードフレー
ムの製造方法を提供することを目的とする。
【0006】
【課題を解決するための手段】この目的を達成する為に
本発明は、タイバー部を最外周に有するインナーリード
部とタイバー部を最内周に有するアウターリード部とを
別々に製造し、インナーリード部のタイバー部とアウタ
ーリード部のタイバー部との接合を行い、各々のタイバ
ー部の切り離しを行う。
【0007】
【作用】本発明は上記製造方法により、インナーリード
部とアウターリード部との接合をタイバー部にて行い、
各々のタイバー部の切り離しをタイバー部の接合部で行
うことができる。
【0008】
【実施例】以下本発明の一実施例について図面を参照し
ながら説明する。図1は本発明の一実施例におけるリー
ドフレームの製造方法を示す図である。図1において、
1はインナーリードフレームで、3はインナーリードフ
レーム1に形成されたタイバー部、5はインナーリード
フレーム1に形成されたインナーリード部である。2は
アウターリードフレームで、4はアウターリードフレー
ム2に形成されたタイバー部、6はアウターリードフレ
ーム2に形成されたアウターリード部である。また、1
0は半導体素子7を実装するためインナーリードフレー
ム1に形成されたダイパッド部で、8は半導体素子7と
インナーリード部5を接続するボンディングワイヤーで
ある。9は半導体素子7とインナーリード部5をモール
ドする樹脂である。
【0009】以上のように構成された本発明のリードフ
レームの製造方法について、以下その製造方法を説明す
る。
【0010】まず、図1(a)に示すようにエッチング
・アディティブ法により加工したインナーリードフレー
ム1のタイバー部3をスタンピング・エッチング法によ
り加工したアウターリードフレーム2の板厚の半分程度
段落とししたタイバー部4に載せ、図1(b)に示すよ
うにはんだや金バンプ等を介して熱圧着等によりこれら
のインナーリードフレーム1とアウターリードフレーム
2との接合を行う。この後図1(c)に示すようにイン
ナーリードフレーム1中央部のダイパッド10上に半導
体素子7を実装し、ボンディングワイヤー8によりイン
ナーリード部5と接続する。次に、図1(d)に示すよ
うにをインナーリードフレーム1とアウターリードフレ
ーム2との接合部が外部に出るようにインナーリード部
5と半導体素子7を樹脂9によりモールディングし、タ
イバー部3,タイバー部4を同時にカットし、図1
(e)に示すような形状となる。
【0011】このように本発明では、別方式で加工した
インナーリードフレーム1とアウターリードフレーム2
をそれぞれのタイバー部3,タイバー部4で接合して半
導体素子7を実装後、モールディングを行い、タイバー
部3,タイバー部4を同時にカットする工程をとること
により、インナーリードフレーム1とアウターリードフ
レーム2との接合部の位置合わせが多少ずれても、接合
部はカットすることにより成形されるため、接合部の位
置合わせ精度が大幅に緩和でき、リード部の変形・歪も
少なくでき、信頼性を高めることができる。
【0012】
【発明の効果】本発明はタイバー部を最外周に有するイ
ンナーリード部とタイバー部を最内周に有するアウター
リード部とを別々に製造し、インナーリード部のタイバ
ー部とアウターリード部のタイバー部との接合を行い、
各々のタイバー部の切り離しを行うことにより、インナ
ーリード部とアウターリード部との接合をタイバー部に
て行い、各々のタイバー部の切り離しをタイバー部の接
合部で行うことができるので、接合部の位置合わせ精度
を大幅に緩和することが可能となり、リード部の変形・
歪を少なくし、信頼性を高めることができ、容易にリー
ドピッチの狭いリードフレームを製造することができ
る。
【図面の簡単な説明】
【図1】本発明の一実施例におけるリードフレームの製
造方法を示す図
【図2】従来のリードフレームの製造方法を示す図
【符号の説明】
1 インナーリードフレーム 2 アウターリードフレーム 3 タイバー部 4 タイバー部 5 インナーリード部 6 アウターリード部 7 半導体素子 8 ボンディングワイヤー 9 樹脂 10 ダイパッド部

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】半導体素子を塔載するリードフレームの製
    造方法であって、タイバー部を最外周に有するインナー
    リード部と、タイバー部を最内周に有するアウターリー
    ド部とを別々に製造し、前記インナーリード部のタイバ
    ー部と前記アウターリード部のタイバー部との接合を行
    い、前記インナーリード部のタイバー部と前記アウター
    リード部のタイバー部の切り離しを行うことを特徴とす
    るリードフレームの製造方法。
JP43A 1992-12-25 1992-12-25 リードフレームの製造方法 Pending JPH06196606A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP43A JPH06196606A (ja) 1992-12-25 1992-12-25 リードフレームの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP43A JPH06196606A (ja) 1992-12-25 1992-12-25 リードフレームの製造方法

Publications (1)

Publication Number Publication Date
JPH06196606A true JPH06196606A (ja) 1994-07-15

Family

ID=18380079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP43A Pending JPH06196606A (ja) 1992-12-25 1992-12-25 リードフレームの製造方法

Country Status (1)

Country Link
JP (1) JPH06196606A (ja)

Similar Documents

Publication Publication Date Title
US7622332B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US5554886A (en) Lead frame and semiconductor package with such lead frame
US20030209815A1 (en) Semiconductor device and its manufacturing method
JPH1168006A (ja) リードフレーム及びこれを用いた半導体装置及びこれらの製造方法
JP2000068397A (ja) 半導体装置用パッケージ及びその製造方法
JP2954110B2 (ja) Csp型半導体装置及びその製造方法
JPH11121543A (ja) チップスケールパッケージ
JPH06252333A (ja) 半導体装置及びその製造方法
JPH06196606A (ja) リードフレームの製造方法
JP3232698B2 (ja) 樹脂封止型半導体装置とその製造方法
JPS63187657A (ja) 半導体装置の製造方法
JPH06252334A (ja) 半導体装置
JPH06350009A (ja) 半導体装置の製造方法及びリードフレーム
JPH0661401A (ja) リードフレームおよびその製造方法
JPH06236956A (ja) 半導体装置及びその製造方法
JP2519651Y2 (ja) 樹脂封止型マルチチップパッケージのリードフレーム
JPH05102384A (ja) 樹脂封止型半導体装置の製造方法
JP2646694B2 (ja) リードフレーム
JPH06209070A (ja) 半導体装置の製造方法
JP2527503B2 (ja) リ―ドフレ―ムおよびその製造方法
JP2707153B2 (ja) リードフレームの製造方法
JPS63160262A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置
JP2002164497A (ja) 半導体装置およびその製造方法
JP2000058707A (ja) 半導体パッケージの製造方法
JPS62117355A (ja) 集積回路の製造方法