JPH06196638A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06196638A JPH06196638A JP5279026A JP27902693A JPH06196638A JP H06196638 A JPH06196638 A JP H06196638A JP 5279026 A JP5279026 A JP 5279026A JP 27902693 A JP27902693 A JP 27902693A JP H06196638 A JPH06196638 A JP H06196638A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- pnp transistor
- epitaxial layer
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 エミッタの注入効率をあげることができるの
で、ベースの幅を小さくしながらｈFEをかせぐことがで
きる。 【構成】 ｐｎｐトランジスタ２２を具備する半導体装
置において、ｐ型シリコン基板１上にｎ型エピタキシャ
ル層４が設けられている。このｎ型エピタキシャル層４
中に上記ｐｎｐトランジスタ２２が設けられている。こ
のｐｎｐトランジスタ２２のエミッタ領域１０が、低濃
度領域と高濃度領域３１との少なくとも２つの領域より
形成されている。
で、ベースの幅を小さくしながらｈFEをかせぐことがで
きる。 【構成】 ｐｎｐトランジスタ２２を具備する半導体装
置において、ｐ型シリコン基板１上にｎ型エピタキシャ
ル層４が設けられている。このｎ型エピタキシャル層４
中に上記ｐｎｐトランジスタ２２が設けられている。こ
のｐｎｐトランジスタ２２のエミッタ領域１０が、低濃
度領域と高濃度領域３１との少なくとも２つの領域より
形成されている。
Description
【０００１】
【産業上の利用分野】本発明は基板上に設けられている
ｎ型エピタキシャル層とｐｎｐトランジスタとを具備す
る半導体装置に関する。
ｎ型エピタキシャル層とｐｎｐトランジスタとを具備す
る半導体装置に関する。
【０００２】
【従来の技術】従来、この種の半導体装置として、バイ
ポーラＩＣが知られている。このバイポーラＩＣを構成
する素子としては、通常ｎｐｎトランジスタが主として
用いられ、回路構成上混用すると有利な場合にはｐｎｐ
トランジスタが併用されている。このｐｎｐトランジス
タには、動作方向が基板表面と平行な横形ｐｎｐトラン
ジスタ（またはラテラルｐｎｐトランジスタ）と、動作
方向が基板表面と垂直な縦形トランジスタ（またはサブ
ｐｎｐトランジスタ）とがある。
ポーラＩＣが知られている。このバイポーラＩＣを構成
する素子としては、通常ｎｐｎトランジスタが主として
用いられ、回路構成上混用すると有利な場合にはｐｎｐ
トランジスタが併用されている。このｐｎｐトランジス
タには、動作方向が基板表面と平行な横形ｐｎｐトラン
ジスタ（またはラテラルｐｎｐトランジスタ）と、動作
方向が基板表面と垂直な縦形トランジスタ（またはサブ
ｐｎｐトランジスタ）とがある。
【０００３】これらのｎｐｎトランジスタ、横形ｐｎｐ
トランジスタ及び縦形ｐｎｐトランジスタを同時に用い
たバイポーラＩＣは、従来例えば図８〜図１０に示すよ
うな方法により製造されている。すなわち、まず図８に
示すように、ｐ型シリコン基板１にｎ+ 型の埋込層２，
３を形成し、次いでこのｐ型シリコン基板１上にｎ型の
シリコンエピタキシャル層４を形成した後、このシリコ
ンエピタキシャル層４中にｐ型シリコン基板１にまで達
するｐ+ 型の分離拡散領域５を形成する。
トランジスタ及び縦形ｐｎｐトランジスタを同時に用い
たバイポーラＩＣは、従来例えば図８〜図１０に示すよ
うな方法により製造されている。すなわち、まず図８に
示すように、ｐ型シリコン基板１にｎ+ 型の埋込層２，
３を形成し、次いでこのｐ型シリコン基板１上にｎ型の
シリコンエピタキシャル層４を形成した後、このシリコ
ンエピタキシャル層４中にｐ型シリコン基板１にまで達
するｐ+ 型の分離拡散領域５を形成する。
【０００４】次に図９に示すように、上記シリコンエピ
タキシャル層４にｎｐｎトランジスタ用のｐ型のベース
領域７と、縦形ｐｎｐトランジスタ用のｐ型のエミッタ
領域８及びコレクタ取出し領域９と、横形ｐｎｐトラン
ジスタ用のｐ型のエミッタ領域１０及びコレクタ領域１
１とをそれぞれ形成する。
タキシャル層４にｎｐｎトランジスタ用のｐ型のベース
領域７と、縦形ｐｎｐトランジスタ用のｐ型のエミッタ
領域８及びコレクタ取出し領域９と、横形ｐｎｐトラン
ジスタ用のｐ型のエミッタ領域１０及びコレクタ領域１
１とをそれぞれ形成する。
【０００５】次に図１０に示すように、シリコンエピタ
キシャル層４にｎｐｎトランジスタ用のｎ+ 型のエミッ
タ領域１２及びコレクタ取出し領域１３と、縦形ｐｎｐ
トランジスタ用のｎ+ 型のベース取出し領域１４と、横
型ｐｎｐトランジスタ用のベース取出し領域１５とをそ
れぞれ形成する。この後、上記各領域７〜１５に電極
（図示せず）を形成して、バイポーラＩＣを完成させ
る。
キシャル層４にｎｐｎトランジスタ用のｎ+ 型のエミッ
タ領域１２及びコレクタ取出し領域１３と、縦形ｐｎｐ
トランジスタ用のｎ+ 型のベース取出し領域１４と、横
型ｐｎｐトランジスタ用のベース取出し領域１５とをそ
れぞれ形成する。この後、上記各領域７〜１５に電極
（図示せず）を形成して、バイポーラＩＣを完成させ
る。
【０００６】このようにして製造される図１０に示すバ
イポーラＩＣにおいては、エミッタ領域１２と、ベース
領域７と、このベース領域７と埋込層３との間のシリコ
ンエピタキシャル層４から成るコレクタ領域１６とでｎ
ｐｎトランジスタ１７が構成されている。またエミッタ
領域８と、このエミッタ領域８の下方のシリコンエピタ
キシャル層４から成るベース領域１８と、上記エミッタ
領域８の下方のｐ型シリコン基板１から成るコレクタ領
域１９とで縦形ｐｎｐトランジスタ２０が構成されてい
る。さらにエミッタ領域１０と、コレクタ領域１１と、
これらのエミッタ領域１０及びコレクタ領域１１間のシ
リコンエピタキシャル層４から成るベース領域２１とで
横形ｐｎｐトランジスタ２２が構成されている。なお縦
形ｐｎｐトランジスタ２０の下方に埋込層を設けていな
いのは、直流電流増幅率ｈFEを得るためである。
イポーラＩＣにおいては、エミッタ領域１２と、ベース
領域７と、このベース領域７と埋込層３との間のシリコ
ンエピタキシャル層４から成るコレクタ領域１６とでｎ
ｐｎトランジスタ１７が構成されている。またエミッタ
領域８と、このエミッタ領域８の下方のシリコンエピタ
キシャル層４から成るベース領域１８と、上記エミッタ
領域８の下方のｐ型シリコン基板１から成るコレクタ領
域１９とで縦形ｐｎｐトランジスタ２０が構成されてい
る。さらにエミッタ領域１０と、コレクタ領域１１と、
これらのエミッタ領域１０及びコレクタ領域１１間のシ
リコンエピタキシャル層４から成るベース領域２１とで
横形ｐｎｐトランジスタ２２が構成されている。なお縦
形ｐｎｐトランジスタ２０の下方に埋込層を設けていな
いのは、直流電流増幅率ｈFEを得るためである。
【０００７】上述の図１０に示すバイポーラＩＣは次の
ような欠点を有している。すなわち、低電圧、高速バイ
ポーラＩＣを得るためには、シリコンエピタキシャル層
４の厚さを１〜２μｍ程度に薄くする必要があるが、こ
のようにシリコンエピタキシャル層４を薄くすると横形
ｐｎｐトランジスタ２２のｈFEが低下してしまうので、
これを防止するためにはベース幅Ｗを小さく設計する必
要がある。しかしながら、Ｗを例えば２μｍ程度に小さ
くすると、コレクタ・エミッタ間でパンチスルーが起き
てしまうという欠点がある。
ような欠点を有している。すなわち、低電圧、高速バイ
ポーラＩＣを得るためには、シリコンエピタキシャル層
４の厚さを１〜２μｍ程度に薄くする必要があるが、こ
のようにシリコンエピタキシャル層４を薄くすると横形
ｐｎｐトランジスタ２２のｈFEが低下してしまうので、
これを防止するためにはベース幅Ｗを小さく設計する必
要がある。しかしながら、Ｗを例えば２μｍ程度に小さ
くすると、コレクタ・エミッタ間でパンチスルーが起き
てしまうという欠点がある。
【０００８】
【発明が解決しようとする問題点】本発明は、上述の問
題にかんがみ、従来のバイポーラＩＣ等の半導体装置が
有する上述のような欠点を是正した半導体装置を提供す
ることを目的とする。
題にかんがみ、従来のバイポーラＩＣ等の半導体装置が
有する上述のような欠点を是正した半導体装置を提供す
ることを目的とする。
【０００９】
【問題点を解決するための手段】本発明に係る半導体装
置は、基板上に設けられているｎ型エピタキシャル層
と、ｐｎｐトランジスタとを具備する半導体装置におい
て、上記ｐｎｐトランジスタは、上記ｎ型エピタキシャ
ル層中に設けられ、そのエミッタ領域が低濃度領域と高
濃度領域との少なくとも２つの領域より形成されている
ことを特徴としている。
置は、基板上に設けられているｎ型エピタキシャル層
と、ｐｎｐトランジスタとを具備する半導体装置におい
て、上記ｐｎｐトランジスタは、上記ｎ型エピタキシャ
ル層中に設けられ、そのエミッタ領域が低濃度領域と高
濃度領域との少なくとも２つの領域より形成されている
ことを特徴としている。
【００１０】
【実施例】以下本発明に係る半導体装置をバイポーラＩ
Ｃに適用した一実施例につき図面に基づいて説明する。
なお以下の図１〜図４においては、図８〜図１０と同一
部分には同一の符号を付し、必要に応じてその説明を省
略する。
Ｃに適用した一実施例につき図面に基づいて説明する。
なお以下の図１〜図４においては、図８〜図１０と同一
部分には同一の符号を付し、必要に応じてその説明を省
略する。
【００１１】まず本実施例によるバイポーラＩＣの製造
方法につき説明する。図１に示すように、まずｐ型シリ
コン基板１にヒ素（Ａｓ）、アンチモン（Ｓｂ）等のｎ
型不純物を高濃度に拡散させてｎ+ 型の埋込層２，３を
形成した後、ｐ型シリコン基板１上に例えば厚さが２μ
ｍで比抵抗ρが１Ωｃｍのｎ型のシリコンエピタキシャ
ル層４を形成する。次にこのシリコンエピタキシャル層
４の表面にＳｉＯ2 膜２４を形成した後、このＳｉＯ2
膜２４を介してこのシリコンエピタキシャル層４中にＡ
ｓ等のｎ型不純物を所定条件で選択的にイオン注入する
（シリコンエピタキシャル層４中の注入不純物を○で表
す）。
方法につき説明する。図１に示すように、まずｐ型シリ
コン基板１にヒ素（Ａｓ）、アンチモン（Ｓｂ）等のｎ
型不純物を高濃度に拡散させてｎ+ 型の埋込層２，３を
形成した後、ｐ型シリコン基板１上に例えば厚さが２μ
ｍで比抵抗ρが１Ωｃｍのｎ型のシリコンエピタキシャ
ル層４を形成する。次にこのシリコンエピタキシャル層
４の表面にＳｉＯ2 膜２４を形成した後、このＳｉＯ2
膜２４を介してこのシリコンエピタキシャル層４中にＡ
ｓ等のｎ型不純物を所定条件で選択的にイオン注入する
（シリコンエピタキシャル層４中の注入不純物を○で表
す）。
【００１２】次に図２に示すように、ＳｉＯ2 膜２４の
所定部分をエッチング除去して開口２４ａ〜２４ｄを形
成した後、これらの開口２４ａ〜２４ｄを通じてｐ型不
純物、例えばホウ素（Ｂ）をシリコンエピタキシャル層
４中に拡散させて、ｐ型シリコン基板１にまで達するｐ
+ 型の分離拡散領域５を形成する。この分離拡散領域５
を形成するための熱処理の際には、シリコンエピタキシ
ャル層４中の上記注入不純物が深さ方向に拡散されると
共に電気的に活性化される。その結果、シリコンエピタ
キシャル層４中にこのシリコンエピタキシャル層４の不
純物濃度よりも高く、また後述のｎｐｎトランジスタ１
７のベース領域７の不純物濃度よりも低い不純物濃度、
例えば５×１０16ｃｍ-3程度のｎ型領域２６〜２８を形
成する。この後、ＳｉＯ2 膜２４をエッチング除去す
る。
所定部分をエッチング除去して開口２４ａ〜２４ｄを形
成した後、これらの開口２４ａ〜２４ｄを通じてｐ型不
純物、例えばホウ素（Ｂ）をシリコンエピタキシャル層
４中に拡散させて、ｐ型シリコン基板１にまで達するｐ
+ 型の分離拡散領域５を形成する。この分離拡散領域５
を形成するための熱処理の際には、シリコンエピタキシ
ャル層４中の上記注入不純物が深さ方向に拡散されると
共に電気的に活性化される。その結果、シリコンエピタ
キシャル層４中にこのシリコンエピタキシャル層４の不
純物濃度よりも高く、また後述のｎｐｎトランジスタ１
７のベース領域７の不純物濃度よりも低い不純物濃度、
例えば５×１０16ｃｍ-3程度のｎ型領域２６〜２８を形
成する。この後、ＳｉＯ2 膜２４をエッチング除去す
る。
【００１３】次に図３に示すように、上記ｎ型領域２６
中にそれぞれｐ型のコレクタ領域１１及びエミッタ領域
１０を、上記ｎ型領域２７中にｐ型のエミッタ領域８
を、また上記シリコンエピタキシャル層４中にｐ型にベ
ース領域７を形成する。この後、上記ベース領域７にｐ
+ 型のグラフト・ベース領域２９を、また上記エミッタ
領域８，１０にそれぞれｐ+ 型領域３０，３１を形成す
る。
中にそれぞれｐ型のコレクタ領域１１及びエミッタ領域
１０を、上記ｎ型領域２７中にｐ型のエミッタ領域８
を、また上記シリコンエピタキシャル層４中にｐ型にベ
ース領域７を形成する。この後、上記ベース領域７にｐ
+ 型のグラフト・ベース領域２９を、また上記エミッタ
領域８，１０にそれぞれｐ+ 型領域３０，３１を形成す
る。
【００１４】次に図４に示すように、ｎ型領域２６〜２
８にそれぞれｎ+ 型のベース取出し領域１５，１４、コ
レクタ取出し領域１３をそれぞれ形成すると共に、ベー
ス領域７中にｎ+ 型のエミッタ領域１２を形成した後、
各領域９，１１〜１５，２９〜３１にそれぞれ電極（図
示せず）を形成して、目的とするバイポーラＩＣを完成
させる。
８にそれぞれｎ+ 型のベース取出し領域１５，１４、コ
レクタ取出し領域１３をそれぞれ形成すると共に、ベー
ス領域７中にｎ+ 型のエミッタ領域１２を形成した後、
各領域９，１１〜１５，２９〜３１にそれぞれ電極（図
示せず）を形成して、目的とするバイポーラＩＣを完成
させる。
【００１５】上述のようにして製造された図４に示すバ
イポーラＩＣにおける横形ｐｎｐトランジスタ２２の動
作周波数ｆT とコレクタ電流Ｉｃとの関係をベース幅Ｗ
をパラメータとして図５に示す。またこの横形ｐｎｐト
ランジスタ２２の直流電流増幅率ｈFE及びコレクタ・エ
ミッタ間耐圧ＶCEO とベース幅Ｗとの関係を図６に示
す。
イポーラＩＣにおける横形ｐｎｐトランジスタ２２の動
作周波数ｆT とコレクタ電流Ｉｃとの関係をベース幅Ｗ
をパラメータとして図５に示す。またこの横形ｐｎｐト
ランジスタ２２の直流電流増幅率ｈFE及びコレクタ・エ
ミッタ間耐圧ＶCEO とベース幅Ｗとの関係を図６に示
す。
【００１６】この図６から明らかなように、Ｗ＝２μｍ
にすると、従来ではＶCEO が５Ｖ以下となってパンチス
ルーが起きてしまうのに対して、本実施例によればｈFE
をあまり低下させることなくＶCEO を１０Ｖ程度と従来
に比べて高くすることができる。このため、図５から明
らかなように、５０〜６０ＭＨｚ程度の値のｆT を得る
ことができる。
にすると、従来ではＶCEO が５Ｖ以下となってパンチス
ルーが起きてしまうのに対して、本実施例によればｈFE
をあまり低下させることなくＶCEO を１０Ｖ程度と従来
に比べて高くすることができる。このため、図５から明
らかなように、５０〜６０ＭＨｚ程度の値のｆT を得る
ことができる。
【００１７】次に上述の実施例によるバイポーラＩＣに
おける縦形ｐｎｐトランジスタ２０のｆT とＩｃとの関
係を図７に示す。この図７から明らかなように、従来の
バイポーラＩＣにおける縦形ｐｎｐトランジスタ２０に
おいてもパンチスルーが起きない厚さ（５μｍ以上）の
シリコンエピタキシャル層４を用いた場合には２０ＭＨ
ｚ程度の値のｆT しか得られないのに対して、本実施例
によれば、厚さ２μｍのシリコンエピタキシャル層４を
用いることにより１００ＭＨｚ程度の値のｆTを得るこ
のができ、しかもＶCEO を１５Ｖ以上とすることができ
る。
おける縦形ｐｎｐトランジスタ２０のｆT とＩｃとの関
係を図７に示す。この図７から明らかなように、従来の
バイポーラＩＣにおける縦形ｐｎｐトランジスタ２０に
おいてもパンチスルーが起きない厚さ（５μｍ以上）の
シリコンエピタキシャル層４を用いた場合には２０ＭＨ
ｚ程度の値のｆT しか得られないのに対して、本実施例
によれば、厚さ２μｍのシリコンエピタキシャル層４を
用いることにより１００ＭＨｚ程度の値のｆTを得るこ
のができ、しかもＶCEO を１５Ｖ以上とすることができ
る。
【００１８】このように、上述の実施例によれば、シリ
コンエピタキシャル層４の厚さを例えば２μｍと極めて
薄くした場合においても、横形ｐｎｐトランジスタ２２
及び縦形ｐｎｐトランジスタ２０のＶCEO を十分に高く
することができるので、パンチスルーを起こすことなく
従来に比べて極めて高いｆT を得ることができる。この
ようにパンチスルーが起きるのを防止することができる
のは、次のような理由による。すなわちシリコンエピタ
キシャル層４中にこのシリコンエピタキシャル層４より
も不純物濃度の高いｎ型領域２６，２７を形成し、これ
らのｎ型領域２６，２７中にそれぞれ横形ｐｎｐトラン
ジスタ２２及び縦形ｐｎｐトランジスタ２０を形成して
いるので、コレクタ・ベース間の接合における空乏層の
ベース側への広がりを不純物濃度が高い分だけ従来に比
べて小さくすることができるためである。
コンエピタキシャル層４の厚さを例えば２μｍと極めて
薄くした場合においても、横形ｐｎｐトランジスタ２２
及び縦形ｐｎｐトランジスタ２０のＶCEO を十分に高く
することができるので、パンチスルーを起こすことなく
従来に比べて極めて高いｆT を得ることができる。この
ようにパンチスルーが起きるのを防止することができる
のは、次のような理由による。すなわちシリコンエピタ
キシャル層４中にこのシリコンエピタキシャル層４より
も不純物濃度の高いｎ型領域２６，２７を形成し、これ
らのｎ型領域２６，２７中にそれぞれ横形ｐｎｐトラン
ジスタ２２及び縦形ｐｎｐトランジスタ２０を形成して
いるので、コレクタ・ベース間の接合における空乏層の
ベース側への広がりを不純物濃度が高い分だけ従来に比
べて小さくすることができるためである。
【００１９】以上本発明を実施例につき説明したが、本
発明は上述の実施例に限定されるものではなく、本発明
の技術的思想に基づく種々の変形が可能である。例え
ば、上述の実施例においてはｎ型領域２６〜２８の不純
物濃度を５×１０16ｃｍ-3としたが、必要に応じて不純
物濃度をこれよりも高くすることも低くすることも可能
である。しかし、パンチスルーを効果的に防止すること
等のためには、１×１０16〜１×１０17ｃｍ-3の範囲の
不純物濃度とするのが好ましい。
発明は上述の実施例に限定されるものではなく、本発明
の技術的思想に基づく種々の変形が可能である。例え
ば、上述の実施例においてはｎ型領域２６〜２８の不純
物濃度を５×１０16ｃｍ-3としたが、必要に応じて不純
物濃度をこれよりも高くすることも低くすることも可能
である。しかし、パンチスルーを効果的に防止すること
等のためには、１×１０16〜１×１０17ｃｍ-3の範囲の
不純物濃度とするのが好ましい。
【００２０】
【発明の効果】本発明に係る半導体装置によれば、半導
体基板上に設けられているｎ型エピタキシャル層中、若
しくは上記ｎ型エピタキシャル層中に設けられた不純物
濃度の高いｎ型半導体領域中に設けられたｐｎｐトラン
ジスタにおいて、上記ｐｎｐトランジスタのエミッタ
を、ベース幅を決める低濃度領域と、ｈFEをかせぐ高濃
度領域とで構成されていることで、エミッタの注入効率
をあげることができるので、ベースの幅を小さくしたが
らｈFEをかせぐことができる。
体基板上に設けられているｎ型エピタキシャル層中、若
しくは上記ｎ型エピタキシャル層中に設けられた不純物
濃度の高いｎ型半導体領域中に設けられたｐｎｐトラン
ジスタにおいて、上記ｐｎｐトランジスタのエミッタ
を、ベース幅を決める低濃度領域と、ｈFEをかせぐ高濃
度領域とで構成されていることで、エミッタの注入効率
をあげることができるので、ベースの幅を小さくしたが
らｈFEをかせぐことができる。
【００２１】また、本発明は特に、上記ｎ型エピタキシ
ャル層中の不純物濃度の高いｎ型半導体領域中に設けら
れたｐｎｐトランジスタに用いられるとより効果的であ
る。その理由は、この場合にはトランジスタ中のベース
領域に対してエミッタ領域の不純物濃度が小さくなって
しまうので、本発明を適用することにより、エミッタ領
域の不純物濃度をあげることで、注入効率を上げること
ができるからである。
ャル層中の不純物濃度の高いｎ型半導体領域中に設けら
れたｐｎｐトランジスタに用いられるとより効果的であ
る。その理由は、この場合にはトランジスタ中のベース
領域に対してエミッタ領域の不純物濃度が小さくなって
しまうので、本発明を適用することにより、エミッタ領
域の不純物濃度をあげることで、注入効率を上げること
ができるからである。
【図１】本発明の一実施例によるバイポーラＩＣの製造
方法の一例を工程順に示す図のうち第１番目の工程を示
す断面図。
方法の一例を工程順に示す図のうち第１番目の工程を示
す断面図。
【図２】本発明の一実施例によるバイポーラＩＣの製造
方法の一例を工程順に示す図のうち図１に示す工程の次
の工程を示す断面図。
方法の一例を工程順に示す図のうち図１に示す工程の次
の工程を示す断面図。
【図３】本発明の一実施例によるバイポーラＩＣの製造
方法の一例を工程順に示す図のうち図２に示す工程の次
の工程を示す断面図。
方法の一例を工程順に示す図のうち図２に示す工程の次
の工程を示す断面図。
【図４】本発明の一実施例によるバイポーラＩＣの製造
方法の一例を工程順に示す図のうち図３に示す工程の次
の工程を示す断面図。
方法の一例を工程順に示す図のうち図３に示す工程の次
の工程を示す断面図。
【図５】横形ｐｎｐトランジスタの動作周波数ｆT とコ
レクタ電流Ｉｃとの関係をベース幅Ｗをパラメータとし
て示すグラフ。
レクタ電流Ｉｃとの関係をベース幅Ｗをパラメータとし
て示すグラフ。
【図６】横形ｐｎｐトランジスタの直流電流増幅率ｈFE
及びコレクタ・エミッタ間耐圧ＶCEO とベース幅Ｗとの
関係を示すグラフ。
及びコレクタ・エミッタ間耐圧ＶCEO とベース幅Ｗとの
関係を示すグラフ。
【図７】縦形ｐｎｐトランジスタの動作周波数ｆT とコ
レクタ電流Ｉｃとの関係を示すグラフ。
レクタ電流Ｉｃとの関係を示すグラフ。
【図８】従来のバイポーラＩＣの製造方法を工程順に示
す図のうち第１番目の工程を示す断面図である。
す図のうち第１番目の工程を示す断面図である。
【図９】従来のバイポーラＩＣの製造方法を工程順に示
す図のうち図８に示す工程の次の工程を示す断面図であ
る。
す図のうち図８に示す工程の次の工程を示す断面図であ
る。
【図１０】従来のバイポーラＩＣの製造方法を工程順に
示す図のうち図９に示す工程の次の工程を示す断面図で
ある。
示す図のうち図９に示す工程の次の工程を示す断面図で
ある。
１ ｐ型シリコン基板 ４ ｎ型エピタキシャル層 ５ 分離拡散領域 ７ ベース領域 ８ エミッタ領域 １０ エミッタ領域 １１ コレクタ領域 １２ エミッタ領域 １６ コレクタ領域 １８ ベース領域 １９ コレクタ領域 ２０ 縦形ｐｎｐトランジスタ ２１ ベース領域 ２２ 横形ｐｎｐトランジスタ ２６ ｎ型領域 ２７ ｎ型領域 ２８ ｎ型領域 ３０ 高濃度領域 ３１ 高濃度領域
Claims (3)
- 【請求項１】 基板上に設けられているｎ型エピタキシ
ャル層と、ｐｎｐトランジスタとを具備する半導体装置
において、上記ｐｎｐトランジスタは、上記ｎ型エピタ
キシャル層中に設けられ、そのエミッタ領域が低濃度領
域と高濃度領域との少なくとも２つの領域より形成され
ていることを特徴とする半導体装置。 - 【請求項２】 上記ｐｎｐトランジスタは横形ｐｎｐト
ランジスタであることを特徴とする請求項１記載の半導
体装置。 - 【請求項３】 上記ｐｎｐトランジスタは、上記ｎ型エ
ピタキシャル層中に設けられた高濃度のｎ型不純物濃度
を有するｎ型半導体領域中に設けられていることを特徴
とする請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5279026A JP2777054B2 (ja) | 1993-10-01 | 1993-10-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5279026A JP2777054B2 (ja) | 1993-10-01 | 1993-10-12 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59232870A Division JPH0638476B2 (ja) | 1984-11-05 | 1984-11-05 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06196638A true JPH06196638A (ja) | 1994-07-15 |
| JP2777054B2 JP2777054B2 (ja) | 1998-07-16 |
Family
ID=17605365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5279026A Expired - Lifetime JP2777054B2 (ja) | 1993-10-01 | 1993-10-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2777054B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006194071A (ja) * | 2004-12-14 | 2006-07-27 | 寛治 ▲魚▼谷 | 円形カッター固定具 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57120365A (en) * | 1981-01-19 | 1982-07-27 | Nec Corp | Semiconductor device |
-
1993
- 1993-10-12 JP JP5279026A patent/JP2777054B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57120365A (en) * | 1981-01-19 | 1982-07-27 | Nec Corp | Semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006194071A (ja) * | 2004-12-14 | 2006-07-27 | 寛治 ▲魚▼谷 | 円形カッター固定具 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2777054B2 (ja) | 1998-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4283236A (en) | Method of fabricating lateral PNP transistors utilizing selective diffusion and counter doping | |
| US4137109A (en) | Selective diffusion and etching method for isolation of integrated logic circuit | |
| US4404738A (en) | Method of fabricating an I2 L element and a linear transistor on one chip | |
| EP0632502A1 (en) | Bipolar power transistor with high collector breakdown voltage and related manufacturing process | |
| US4902633A (en) | Process for making a bipolar integrated circuit | |
| JPH04297062A (ja) | 半導体装置とその製造方法 | |
| US3840409A (en) | Insulating layer pedestal transistor device and process | |
| JPH06196638A (ja) | 半導体装置 | |
| US4144106A (en) | Manufacture of an I2 device utilizing staged selective diffusion thru a polycrystalline mask | |
| JPH0582534A (ja) | 半導体装置 | |
| KR940005447B1 (ko) | 반도체장치 | |
| EP0347550A2 (en) | Process for fabricating isolated vertical and super beta bipolar transistors | |
| JP3327658B2 (ja) | 縦型バイポーラトランジスタの製造方法 | |
| JPS6060753A (ja) | 半導体装置 | |
| JP2763432B2 (ja) | 半導体装置 | |
| JP3143874B2 (ja) | 半導体装置及びその製造方法 | |
| JPH07273127A (ja) | 半導体装置 | |
| JP3226232B2 (ja) | 半導体装置及びその製造方法 | |
| JP3070525B2 (ja) | ラテラルｐｎｐトランジスタ及びその製造方法 | |
| JPH0230143A (ja) | 半導体集積回路装置 | |
| JPS62272567A (ja) | 半導体装置の製造方法 | |
| JPH01100968A (ja) | 半導体装置 | |
| JPH06151733A (ja) | バイポーラ型半導体装置およびその製造方法 | |
| JPH0482229A (ja) | 半導体装置 | |
| JPH07123140B2 (ja) | 半導体集積回路の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |