JPH0482229A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0482229A JPH0482229A JP2195872A JP19587290A JPH0482229A JP H0482229 A JPH0482229 A JP H0482229A JP 2195872 A JP2195872 A JP 2195872A JP 19587290 A JP19587290 A JP 19587290A JP H0482229 A JPH0482229 A JP H0482229A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- region
- bipolar transistor
- element isolation
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体装置、特にエミッタ領域の少なくとも
一部分が素子分離膜と接している、いわゆる、ウォール
ド・エミッタ構造の縦型バイポーラトランジスタの構造
に関する。
一部分が素子分離膜と接している、いわゆる、ウォール
ド・エミッタ構造の縦型バイポーラトランジスタの構造
に関する。
［従来の技術］
従来のウォールド−エミッタ構造縦型ＮＰＮバイポーラ
トランジスタの構造断面図を第３図に示す。
トランジスタの構造断面図を第３図に示す。
縦型ＮＰＮバイポーラトランジスタは、Ｐ型シリコン基
板１内に形成されたＮ型ウェル２の表面に形成された、
Ｐ型不純物よりなるベース領域３゜ベース内の基板表面
に形成されたＮ型不純物よりなるエミッタ領域４．コレ
クタの電極引出し部５により構成されている。バイポー
ラトランジスタは微細化のためにエミッタ領域４が素子
分離膜６に接する、いわゆる、ウォールド・エミッタ構
造を取っている。
板１内に形成されたＮ型ウェル２の表面に形成された、
Ｐ型不純物よりなるベース領域３゜ベース内の基板表面
に形成されたＮ型不純物よりなるエミッタ領域４．コレ
クタの電極引出し部５により構成されている。バイポー
ラトランジスタは微細化のためにエミッタ領域４が素子
分離膜６に接する、いわゆる、ウォールド・エミッタ構
造を取っている。
そして、素子分離膜の端部において、横方向拡散により
濃度の薄いベース領域とエミッタ領域が重なり、エミッ
タとコレクタ間のパンチスルー耐圧が低下してしまうの
を防ぐために、隣合うＮＰＮバイポーラトランジスタ間
のチャンネルストッパ領域７と同時に形成される不純物
拡散層８が、バイポーラトランジスタのエミッタ領域４
と接している素子分離膜６の下部に配設されている。
濃度の薄いベース領域とエミッタ領域が重なり、エミッ
タとコレクタ間のパンチスルー耐圧が低下してしまうの
を防ぐために、隣合うＮＰＮバイポーラトランジスタ間
のチャンネルストッパ領域７と同時に形成される不純物
拡散層８が、バイポーラトランジスタのエミッタ領域４
と接している素子分離膜６の下部に配設されている。
［発明が解決しようとする課題］
しかし、上記のような従来のウォールド・エミッタ構造
縦型ＮＰＮバイポーラトランジスタでは以下のような不
具合な点があった。
縦型ＮＰＮバイポーラトランジスタでは以下のような不
具合な点があった。
チャンネルストッパ領域は寄生トランジスタの形成を阻
止するために、高濃度の不純物拡散層となっており、バ
イポーラトランジスタのエミッタ領域と接している素子
分離膜の下部に形成された不純物拡散層がチャンネルス
トッパ領域と同じく高濃度であることは、エミッタとコ
レクタ間のパンチスルー耐圧を向上させるためには有効
であるが、エミッタ、ベース接合の逆方向ブレークダウ
ン耐圧や、ベース、コレクタ接合の逆方向ブレクダウン
耐圧の点では不利である。また、不純物が横方向に拡散
し、エミッタ直下のベース濃度を上昇させることはバイ
ポーラトランジスタの電流増幅率を低下させることにな
る。
止するために、高濃度の不純物拡散層となっており、バ
イポーラトランジスタのエミッタ領域と接している素子
分離膜の下部に形成された不純物拡散層がチャンネルス
トッパ領域と同じく高濃度であることは、エミッタとコ
レクタ間のパンチスルー耐圧を向上させるためには有効
であるが、エミッタ、ベース接合の逆方向ブレークダウ
ン耐圧や、ベース、コレクタ接合の逆方向ブレクダウン
耐圧の点では不利である。また、不純物が横方向に拡散
し、エミッタ直下のベース濃度を上昇させることはバイ
ポーラトランジスタの電流増幅率を低下させることにな
る。
そこで、本発明はこのような課題を解決しようとするも
ので、その目的とするところは、半導体基板の一表面に
、縦型バイポーラトランジスタが形成されており、前記
縦型バイポーラトランジスタのエミッタ領域の少なくと
も一部分が素子分離膜と接している半導体装置において
、エミッタとコレクタ間のパンチスルー耐圧が低下せず
、かつ、エミッタ、ベース接合の逆方向ブレークダウン
耐圧や、ベース、コレクタ接合の逆方向ブレークダウン
耐圧が低下せず、また、バイポーラトランジスタの電流
増幅率が低下しない半導体装置を提供するところにある
。
ので、その目的とするところは、半導体基板の一表面に
、縦型バイポーラトランジスタが形成されており、前記
縦型バイポーラトランジスタのエミッタ領域の少なくと
も一部分が素子分離膜と接している半導体装置において
、エミッタとコレクタ間のパンチスルー耐圧が低下せず
、かつ、エミッタ、ベース接合の逆方向ブレークダウン
耐圧や、ベース、コレクタ接合の逆方向ブレークダウン
耐圧が低下せず、また、バイポーラトランジスタの電流
増幅率が低下しない半導体装置を提供するところにある
。
［課題を解決するための手段］
本発明の半導体装置は、半導体基板の一表面に、縦型バ
イポーラトランジスタが形成されており。
イポーラトランジスタが形成されており。
前記縦型バイポーラトランジスタのエミッタ領域の少な
くとも一部分が素子分離膜と接している半導体装置にお
いて、前記エミッタ領域と接している前舵素子分離膜の
下部には、ベース領域と同一導電型の不純物層が配設さ
れているおり、前記不純物層は、前記ベース領域よりも
高濃度であり、且つ、チャンネルストッパ領域よりも低
濃度であることを特徴とする。
くとも一部分が素子分離膜と接している半導体装置にお
いて、前記エミッタ領域と接している前舵素子分離膜の
下部には、ベース領域と同一導電型の不純物層が配設さ
れているおり、前記不純物層は、前記ベース領域よりも
高濃度であり、且つ、チャンネルストッパ領域よりも低
濃度であることを特徴とする。
［実施例］
以下、本発明の実施例を図面により詳細に説明する。
第１図は、本発明による、ウォールド・エミッタ構造を
有する縦型ＮＰＮバイポーラトランジスタの構造断面図
である。
有する縦型ＮＰＮバイポーラトランジスタの構造断面図
である。
縦型ＮＰＮバイポーラトランジスタは、Ｐ型シリコン基
板１内に形成されたＮ型ウェル２の表面に形成された、
Ｐ型不純物よりなるベース領域３゜ベース内の基板表面
に形成されたＮ型不純物よりなるエミッタ領域４．コレ
クタの電極引出し部５により構成されている。エミッタ
領域４が接している素子分離膜６の下部には、不純物温
度が、ベース領域３より高濃度で、且つ、チャンネルス
トッパ７より低温度であるＰ型不純物層９が配設されて
いる。
板１内に形成されたＮ型ウェル２の表面に形成された、
Ｐ型不純物よりなるベース領域３゜ベース内の基板表面
に形成されたＮ型不純物よりなるエミッタ領域４．コレ
クタの電極引出し部５により構成されている。エミッタ
領域４が接している素子分離膜６の下部には、不純物温
度が、ベース領域３より高濃度で、且つ、チャンネルス
トッパ７より低温度であるＰ型不純物層９が配設されて
いる。
次に、本発明の半導体装置の製造方法の一実施例を第２
図（ａ）〜（ｄ）に基づき説明する。
図（ａ）〜（ｄ）に基づき説明する。
まず、第２図（ａ）の様に、ＮＰＮバイポーラトランジ
スタを形成する領域のＰ型シリコン基板１内に、リンイ
オンを１２０ＫｅＶのエネルギーで１×１０１２／ｃＩ
１１２イオン打ち込みすることでＮ型ウェル２を形成す
る。
スタを形成する領域のＰ型シリコン基板１内に、リンイ
オンを１２０ＫｅＶのエネルギーで１×１０１２／ｃＩ
１１２イオン打ち込みすることでＮ型ウェル２を形成す
る。
次に、基板全面にシリコン窒化膜１０を形成し、素子分
Ｍ％を形成する部分をレジストパターンを用いたエツチ
ングにより除去する。そして、フォトレジスト１１およ
び前記シリコン窒化膜１０をマスクとして、素子分離領
域に、ボロンのイオンを３５ＫｅＶのエネルギーで２
ｘ １０ ”７ｃｍ２打ち込み、チャンネルストッパで
あるＰ型不純物層７を形成する。この状態を第２図（ｂ
）に示す。
Ｍ％を形成する部分をレジストパターンを用いたエツチ
ングにより除去する。そして、フォトレジスト１１およ
び前記シリコン窒化膜１０をマスクとして、素子分離領
域に、ボロンのイオンを３５ＫｅＶのエネルギーで２
ｘ １０ ”７ｃｍ２打ち込み、チャンネルストッパで
あるＰ型不純物層７を形成する。この状態を第２図（ｂ
）に示す。
同様に、フォトレジスト１１および前記シリコン窒化膜
１０をマスクとして、後に形成されるバイポーラトラン
ジスタのエミッタが素子分離膜と接する領域に、ボロン
のイオンを３５ＫｅＶのエネルギーで１ ｘ １０ ”
／ａｍ２打ち込み、バイポーラトランジスタのエミッタ
とコレクタ間のパンチスルー耐圧を高めるためのＰ型不
純物層９を形成する。この状態を第２図（Ｃ）に示す。
１０をマスクとして、後に形成されるバイポーラトラン
ジスタのエミッタが素子分離膜と接する領域に、ボロン
のイオンを３５ＫｅＶのエネルギーで１ ｘ １０ ”
／ａｍ２打ち込み、バイポーラトランジスタのエミッタ
とコレクタ間のパンチスルー耐圧を高めるためのＰ型不
純物層９を形成する。この状態を第２図（Ｃ）に示す。
次に、第２図（ｄ）の様に、シリコン窒化膜１０を除い
た部分に、熱酸化により素子分離膜６を約１μｍ形成し
、その後、シリコン窒化膜を除去する。
た部分に、熱酸化により素子分離膜６を約１μｍ形成し
、その後、シリコン窒化膜を除去する。
次に、第２図（ｅ）の様に、ＮＰＮバイポーラトランジ
スタのベース領域３及びエミッタ領域４を形成する。ベ
ース領域３は、ボロンイオンを３０ＫｅＶで８ Ｘ １
０ ”／ ０ｍ２打ち込み形成し、エミッタ４は砒素イ
オンを８０ＫｅＶでｌＸ１０１６／ｃｍ２打ち込み形成
する。形成されたベースの深さは約０． ３μｍであり
、エミッタの深さは約０．１５μｍである。
スタのベース領域３及びエミッタ領域４を形成する。ベ
ース領域３は、ボロンイオンを３０ＫｅＶで８ Ｘ １
０ ”／ ０ｍ２打ち込み形成し、エミッタ４は砒素イ
オンを８０ＫｅＶでｌＸ１０１６／ｃｍ２打ち込み形成
する。形成されたベースの深さは約０． ３μｍであり
、エミッタの深さは約０．１５μｍである。
その後は、通常のトランジスタ形成プロセスを通して、
縦型ＮＰＮバイポーラトランジスタを形成し、第１図に
示す、本発明の実施例の構造を得ることができる。
縦型ＮＰＮバイポーラトランジスタを形成し、第１図に
示す、本発明の実施例の構造を得ることができる。
本実施例は、バイポーラトランジスタがＮＰＮバイポー
ラトランジスタである場合について述べたが、ＰＮＰバ
イポーラトランジスタの場合にっいても不純物タイプを
入れ換えることにより適用できる。
ラトランジスタである場合について述べたが、ＰＮＰバ
イポーラトランジスタの場合にっいても不純物タイプを
入れ換えることにより適用できる。
［発明の効果］
以上述べたように、本発明によれば、いわゆる、ウォー
ルド・エミッタ構造のバイポーラトランジスタにおいて
、エミッタ領域と接している素子分離膜の下部に、ベー
ス領域より高濃度の不純物層を配設することで、エミッ
タとコレクタ間のバンチスルー耐圧が低下せず、かつ、
その不純物層がチャンネルストッパ領域より低濃度であ
ることで、エミッタ、ベース接合の逆方向ブレークダウ
ン耐圧や、ベース、コレクタ接合の逆方向ブレークダウ
ン耐圧が低下せず、また、バイポーラトランジスタの電
流増幅率が低下しないという多大な効果を有する。
ルド・エミッタ構造のバイポーラトランジスタにおいて
、エミッタ領域と接している素子分離膜の下部に、ベー
ス領域より高濃度の不純物層を配設することで、エミッ
タとコレクタ間のバンチスルー耐圧が低下せず、かつ、
その不純物層がチャンネルストッパ領域より低濃度であ
ることで、エミッタ、ベース接合の逆方向ブレークダウ
ン耐圧や、ベース、コレクタ接合の逆方向ブレークダウ
ン耐圧が低下せず、また、バイポーラトランジスタの電
流増幅率が低下しないという多大な効果を有する。
第１図は、本発明の半導体装置の構造を示す断面図であ
る。 第２図（ａ）〜（ｅ）は、本発明の半導体装置の製造方
法の一実施例を示す図である。 第３図は、従来の半導体装置の構造を示す断面図である
。 １・・・Ｐ型シリコン基板 ２・・・Ｎ型ウェル ３・・・ベース領域 ４・・・エミッタ領域 ５・・・コレクタ領域の電極引出し部 ６・・・素子分離膜 ７・・・チャンネルストッパ ８・・・チャンネルストッパと同温度の不純物層 ９・・・チャンネルストッパより低濃度の不純物層 １０・・・シリコン窒化膜 １１・・・フォトレジスト 以 上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴木喜三部（他１名）充 ３ 巴
る。 第２図（ａ）〜（ｅ）は、本発明の半導体装置の製造方
法の一実施例を示す図である。 第３図は、従来の半導体装置の構造を示す断面図である
。 １・・・Ｐ型シリコン基板 ２・・・Ｎ型ウェル ３・・・ベース領域 ４・・・エミッタ領域 ５・・・コレクタ領域の電極引出し部 ６・・・素子分離膜 ７・・・チャンネルストッパ ８・・・チャンネルストッパと同温度の不純物層 ９・・・チャンネルストッパより低濃度の不純物層 １０・・・シリコン窒化膜 １１・・・フォトレジスト 以 上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴木喜三部（他１名）充 ３ 巴
Claims (1)
- 半導体基板の一表面に、縦型バイポーラトランジスタ
が形成されており、前記縦型バイポーラトランジスタの
エミッタ領域の少なくとも一部分が素子分離膜と接して
いる半導体装置において、前記エミッタ領域と接してい
る前記素子分離膜の下部には、ベース領域と同一導電型
の不純物層が配設されているおり、前記不純物層は、前
記ベース領域よりも高濃度であり、且つ、チャンネルス
トッパ領域よりも低濃度であることを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2195872A JPH0482229A (ja) | 1990-07-24 | 1990-07-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2195872A JPH0482229A (ja) | 1990-07-24 | 1990-07-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0482229A true JPH0482229A (ja) | 1992-03-16 |
Family
ID=16348393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2195872A Pending JPH0482229A (ja) | 1990-07-24 | 1990-07-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0482229A (ja) |
-
1990
- 1990-07-24 JP JP2195872A patent/JPH0482229A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6050958A (ja) | トランジスタ集積回路 | |
| JP3443069B2 (ja) | 半導体装置の製造方法 | |
| JPH0482229A (ja) | 半導体装置 | |
| JPS63175463A (ja) | バイｍｏｓ集積回路の製造方法 | |
| KR19990065744A (ko) | 콜렉터와 에미터 사이에 다이오드를 내장한 바이폴라 트랜지스터 및 그 제조방법 | |
| JPH0499328A (ja) | バイポーラトランジスタ | |
| JP3327658B2 (ja) | 縦型バイポーラトランジスタの製造方法 | |
| JPH0479362A (ja) | 半導体装置 | |
| JPH07273127A (ja) | 半導体装置 | |
| JPS60105265A (ja) | 相補型半導体装置の製造方法 | |
| JP2638431B2 (ja) | バイポーラトランジスタ | |
| JPH01187868A (ja) | 半導体装置 | |
| JPS61182253A (ja) | 半導体集積回路装置の製造方法 | |
| JPH05109745A (ja) | 半導体装置 | |
| JPH04256355A (ja) | 半導体装置 | |
| JPH0574790A (ja) | 半導体装置及びその製造方法 | |
| JPH09275154A (ja) | 半導体装置及びその製造方法 | |
| JPH0312471B2 (ja) | ||
| JPH04148567A (ja) | 半導体装置の製造方法 | |
| JPH06196638A (ja) | 半導体装置 | |
| JPH08107118A (ja) | バイポーラトランジスタの製造方法 | |
| JPH0553300B2 (ja) | ||
| JPH02105456A (ja) | 半導体装置 | |
| JPH03165522A (ja) | 半導体装置 | |
| JPH0521728A (ja) | 半導体装置及びその製造方法 |