JPH06197018A - 絶対値回路 - Google Patents
絶対値回路Info
- Publication number
- JPH06197018A JPH06197018A JP35887092A JP35887092A JPH06197018A JP H06197018 A JPH06197018 A JP H06197018A JP 35887092 A JP35887092 A JP 35887092A JP 35887092 A JP35887092 A JP 35887092A JP H06197018 A JPH06197018 A JP H06197018A
- Authority
- JP
- Japan
- Prior art keywords
- output
- absolute value
- input signal
- polarity
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 5
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 Ａ／Ｄコンバータの入力信号の絶対値を求め
る回路であり、入力信号の極性の判別を比較器で行い、
ビット数を１桁増やし、分解能を高め、かつ低レベル出
力がカットされることを防ぐ。 【構成】 入力信号Ｅｓの位相反転及び同相の出力信号
Ｅ１，Ｅ２の位相差を可変抵抗Ｒ２によって微調し、位
相差を正確に１８０°に保持する。同時に入力信号Ｅｓ
を比較器ＣＰ１を通して、Ｓｉｇｎ Ｂｉｔ信号ｂｓ及
びｂｓを出力し、半導体開閉器ＳＷ１及びＳＷ２に加
え、演算増幅器Ａ１及びＡ２の出力の加算により、絶対
値出力を得る。以上のようにスイッチング方式をとり、
ダイオードの特性によって絶対値を得るものではないか
ら、ダイオードのｃｕｔ ｏｆｆ特性による誤差が混入
しない。
る回路であり、入力信号の極性の判別を比較器で行い、
ビット数を１桁増やし、分解能を高め、かつ低レベル出
力がカットされることを防ぐ。 【構成】 入力信号Ｅｓの位相反転及び同相の出力信号
Ｅ１，Ｅ２の位相差を可変抵抗Ｒ２によって微調し、位
相差を正確に１８０°に保持する。同時に入力信号Ｅｓ
を比較器ＣＰ１を通して、Ｓｉｇｎ Ｂｉｔ信号ｂｓ及
びｂｓを出力し、半導体開閉器ＳＷ１及びＳＷ２に加
え、演算増幅器Ａ１及びＡ２の出力の加算により、絶対
値出力を得る。以上のようにスイッチング方式をとり、
ダイオードの特性によって絶対値を得るものではないか
ら、ダイオードのｃｕｔ ｏｆｆ特性による誤差が混入
しない。
Description
【０００１】
【産業上の利用分野】本発明はＡ／Ｄ変換器の分解能を
高めるため、附加される、サインビットに必要とされる
絶対値回路に関するものである。
高めるため、附加される、サインビットに必要とされる
絶対値回路に関するものである。
【０００２】
【従来の技術】図１は絶対値回路で現在一般的に広く利
用されている方式である。（トランジスター技術ｓｐｅ
ｃｉａｌ−Ｎｏ１５ ＣＱ出版社１９８９．５月）特に
附加回路を加えないときは、図２に示すように、ダイオ
ードのＶ−Ｉ特性のため図３（Ｂ）のような、出力波形
となり、入力信号の零附近で不感帯が生じ、入力信号の
周波数が増加するにしたがい、特に目立つようになるの
で、実用的にはせいぜい１０ＫＨｚが限度である。これ
を補正するため、ダイオードにバイアス電流を流すこと
により、若干の特性上の向上が見られるが、調整に時間
を要し、しかも周波数は１００ＫＨｚ以上は困難であ
る。尚、図３（Ｂ）のような不感帯がある場合、これを
再びＤ／Ａ変換すると、図５（Ａ）及び（Ｂ）のような
波形となり、周波数が高くなると、より誤差が拡大され
ることになる。
用されている方式である。（トランジスター技術ｓｐｅ
ｃｉａｌ−Ｎｏ１５ ＣＱ出版社１９８９．５月）特に
附加回路を加えないときは、図２に示すように、ダイオ
ードのＶ−Ｉ特性のため図３（Ｂ）のような、出力波形
となり、入力信号の零附近で不感帯が生じ、入力信号の
周波数が増加するにしたがい、特に目立つようになるの
で、実用的にはせいぜい１０ＫＨｚが限度である。これ
を補正するため、ダイオードにバイアス電流を流すこと
により、若干の特性上の向上が見られるが、調整に時間
を要し、しかも周波数は１００ＫＨｚ以上は困難であ
る。尚、図３（Ｂ）のような不感帯がある場合、これを
再びＤ／Ａ変換すると、図５（Ａ）及び（Ｂ）のような
波形となり、周波数が高くなると、より誤差が拡大され
ることになる。
【０００３】
【発明が解決しようとする課題】Ａ／Ｄ変換器におい
て、現在最も速い方式は、ＥＣＬ ＩＣを用いた並列比
較方式である。同方式は変換速度が速い、という長所を
もっている反面、他の方式に比較して ｂｉｔ 当りの
形状を、小さくできないという缺点がある。現在超高
速、例えば Ｓａｍｐｌｉｎｇ Ｔｉｍｅ、１０ｎＳ
のＡ／Ｄ変換器の場合、単 ｃｈｉｐ で ８ ｂｉｔ
以上は殆どなく、しかも非常に高価である、しかしＡ
／Ｄ 変換を行う場合、より高速であることと共に、よ
り高分解能であること、が求められている。現在分解能
を高めるため、例えば ８ ｂｉｔ のＡ／Ｄ 変換
ＩＣ を、２つ直列に接続して ９ ｂｉｔ にした
り、又４つ直列に接続して、１０ ｂｉｔ のＡ／Ｄ変
換器として、使用する例もあるが、ＩＣを直列に接続し
て、個数が多くなると、単位ｂｉｔ当りの比較電圧が小
さくなり、精度が悪くなるため、直列接続個数に限界が
あり、２個以上直列に接続することは非常に困難であ
る。一方、８ ｂｉｔ の Ａ／Ｄ 変換を利用して、
９ ｂｉｔ のＡ／Ｄ変換を行うためには、２個必要で
あるが、１０ ｂｉｔの Ａ／Ｄ を行うためには、高
価な ８ ｂｉｔ Ａ／Ｄ 変換器が４個必要となり、
しかも精度はそれ程期待できない。普通Ａ／Ｄ変換器
は、単極性の電圧にのみ有効であるため、他の極性の電
圧は絶対値回路を通し、入力電圧の極性を同一にして、
Ａ／Ｄ変換器に加え、極性は比較器を通すこと、により
判別して、１ ｂｉｔ 追加することにより、高価なＡ
／Ｄ変換器を同じ数丈け追加して１ｂｉｔ増やすのと、
同じ機能を、少い素子数で、しかも安い費用で、持たせ
ることが可能である。
て、現在最も速い方式は、ＥＣＬ ＩＣを用いた並列比
較方式である。同方式は変換速度が速い、という長所を
もっている反面、他の方式に比較して ｂｉｔ 当りの
形状を、小さくできないという缺点がある。現在超高
速、例えば Ｓａｍｐｌｉｎｇ Ｔｉｍｅ、１０ｎＳ
のＡ／Ｄ変換器の場合、単 ｃｈｉｐ で ８ ｂｉｔ
以上は殆どなく、しかも非常に高価である、しかしＡ
／Ｄ 変換を行う場合、より高速であることと共に、よ
り高分解能であること、が求められている。現在分解能
を高めるため、例えば ８ ｂｉｔ のＡ／Ｄ 変換
ＩＣ を、２つ直列に接続して ９ ｂｉｔ にした
り、又４つ直列に接続して、１０ ｂｉｔ のＡ／Ｄ変
換器として、使用する例もあるが、ＩＣを直列に接続し
て、個数が多くなると、単位ｂｉｔ当りの比較電圧が小
さくなり、精度が悪くなるため、直列接続個数に限界が
あり、２個以上直列に接続することは非常に困難であ
る。一方、８ ｂｉｔ の Ａ／Ｄ 変換を利用して、
９ ｂｉｔ のＡ／Ｄ変換を行うためには、２個必要で
あるが、１０ ｂｉｔの Ａ／Ｄ を行うためには、高
価な ８ ｂｉｔ Ａ／Ｄ 変換器が４個必要となり、
しかも精度はそれ程期待できない。普通Ａ／Ｄ変換器
は、単極性の電圧にのみ有効であるため、他の極性の電
圧は絶対値回路を通し、入力電圧の極性を同一にして、
Ａ／Ｄ変換器に加え、極性は比較器を通すこと、により
判別して、１ ｂｉｔ 追加することにより、高価なＡ
／Ｄ変換器を同じ数丈け追加して１ｂｉｔ増やすのと、
同じ機能を、少い素子数で、しかも安い費用で、持たせ
ることが可能である。
【０００４】従来の方法は、変換に、ダイオードを使用
しているために、入力信号を絶対値回路を通すと、図３
（Ｂ）のような、低レベルの出力が、カットされるため
に、誤差を生じ、これの解決が待たれていた。
しているために、入力信号を絶対値回路を通すと、図３
（Ｂ）のような、低レベルの出力が、カットされるため
に、誤差を生じ、これの解決が待たれていた。
【０００５】
【課題を解決するための手段】従来の絶対値回路では、
ダイオードの ｃｕｔ−ｏｆｆ 特性の影響を受けて、
周波数が高くなるにつれて、Ｓａｍｐｌｉｎｇ Ｄａｔ
ａ の缺落や圧縮が、生じると共に、図１により明かな
ように、二つの増幅器を直列に接続しているため、位相
のずれのため、図４のような波形歪を生じるが、本発明
の場合 図６のように、スイッチング方式を採ってお
り、ダイオードの ｃｕｔ ｏｆｆ 特性に依る誤差
が、Ｄａｔａに直接混入、しないようになって いるの
で、出力波形の零附近の変曲点がシャープになり、した
がって絶対値回路の出力を、Ａ／Ｄ変換した場合、零附
近の Ｄａｔａ の缺落による誤差が、大幅に改善さ
れ、少くとも周波数特性が従来のどの方式よりも１０倍
は改善される。
ダイオードの ｃｕｔ−ｏｆｆ 特性の影響を受けて、
周波数が高くなるにつれて、Ｓａｍｐｌｉｎｇ Ｄａｔ
ａ の缺落や圧縮が、生じると共に、図１により明かな
ように、二つの増幅器を直列に接続しているため、位相
のずれのため、図４のような波形歪を生じるが、本発明
の場合 図６のように、スイッチング方式を採ってお
り、ダイオードの ｃｕｔ ｏｆｆ 特性に依る誤差
が、Ｄａｔａに直接混入、しないようになって いるの
で、出力波形の零附近の変曲点がシャープになり、した
がって絶対値回路の出力を、Ａ／Ｄ変換した場合、零附
近の Ｄａｔａ の缺落による誤差が、大幅に改善さ
れ、少くとも周波数特性が従来のどの方式よりも１０倍
は改善される。
【０００６】
【実施例】図６において、入力信号Ｅｓは演算増幅器Ａ
１により、位相反転され出力信号Ｅ１を得る。同時に信
号Ｅｓは同相のＢｕｆｆｅｒ Ａｍｐ．により出力信号
Ｅ２を得る。Ｅ２ は増幅器 Ａ２ により、Ｅ１に対
し、信号の大きさが同じで、位相が１８０°異なったも
のであり、可変抵抗 Ｒ２ により位相差の微調を行う
ことができる。位相差が正確に１８０°保持されていな
いと、入力信号 Ｅｓ の周波数が高くなると、図４の
ような出力波形が得られ、出力Ｄａｔａに歪が生ずる。
又同時に入力信号Ｅｓは、比較器ＣＰ１を通して、入力
信号の極性により 導体開閉器、ＳＷ１、ＳＷ２に加えられる。Ｅ１、Ｅｂ
ｓ、ＳＷ１の関係は、Ｅ１が正出力のとき、ＳＷ１が開
放、Ｅ１が負出力のとき、ＳＷ１により、Ｅｂｓが零電
位、になる様に、比較器ＣＰ１の出力、ｂｓが出力され
る。同様にＥ２、ｂｓ、ＳＷ２の場合も、Ｅ２が正出力
のとき、ＳＷ２が開放、Ｅ２が負出力のとき、ＳＷ２に
より、Ｅｂｓが零電位、になる様に、半導体開閉器ＳＷ
２が、比較器ＣＰ１の出力：ｂｓにより制御される。結
局入力信号の正負によって、図８及び図９の等価回路が
形成され図７（Ｈ）のような、ＥＣＬ出力信号が得られ
る。
１により、位相反転され出力信号Ｅ１を得る。同時に信
号Ｅｓは同相のＢｕｆｆｅｒ Ａｍｐ．により出力信号
Ｅ２を得る。Ｅ２ は増幅器 Ａ２ により、Ｅ１に対
し、信号の大きさが同じで、位相が１８０°異なったも
のであり、可変抵抗 Ｒ２ により位相差の微調を行う
ことができる。位相差が正確に１８０°保持されていな
いと、入力信号 Ｅｓ の周波数が高くなると、図４の
ような出力波形が得られ、出力Ｄａｔａに歪が生ずる。
又同時に入力信号Ｅｓは、比較器ＣＰ１を通して、入力
信号の極性により 導体開閉器、ＳＷ１、ＳＷ２に加えられる。Ｅ１、Ｅｂ
ｓ、ＳＷ１の関係は、Ｅ１が正出力のとき、ＳＷ１が開
放、Ｅ１が負出力のとき、ＳＷ１により、Ｅｂｓが零電
位、になる様に、比較器ＣＰ１の出力、ｂｓが出力され
る。同様にＥ２、ｂｓ、ＳＷ２の場合も、Ｅ２が正出力
のとき、ＳＷ２が開放、Ｅ２が負出力のとき、ＳＷ２に
より、Ｅｂｓが零電位、になる様に、半導体開閉器ＳＷ
２が、比較器ＣＰ１の出力：ｂｓにより制御される。結
局入力信号の正負によって、図８及び図９の等価回路が
形成され図７（Ｈ）のような、ＥＣＬ出力信号が得られ
る。
【０００７】尚、正入力のＡ／Ｄ変換器と接続するとき
は、更に反転増幅器により極性変換する。又比較器出力
は、単一出力のものでもよく、その場合はＳＷ１、ＳＷ
２の前に夫々制御に適した、Ｉｎｖｅｒｔｅｒ 又は
Ｂｕｆｆｅｒ を挿入する。又ダイオードＤ１、Ｄ２
は挿入することにより、負側の出力電位を小さくして、
半導体開閉器ＳＷ１、ＳＷ２の閉回路特性を高めてい
る。
は、更に反転増幅器により極性変換する。又比較器出力
は、単一出力のものでもよく、その場合はＳＷ１、ＳＷ
２の前に夫々制御に適した、Ｉｎｖｅｒｔｅｒ 又は
Ｂｕｆｆｅｒ を挿入する。又ダイオードＤ１、Ｄ２
は挿入することにより、負側の出力電位を小さくして、
半導体開閉器ＳＷ１、ＳＷ２の閉回路特性を高めてい
る。
【図１】従来の絶対値回路の説明図である。
【図２】シリコンダイオードのＶ−Ｉ特性図である。
【図３】（Ａ）絶対値回路の出力図である。 （Ｂ）従来の絶対値回路の出力を零電位付近で拡大した
図である。
図である。
【図４】従来の絶対値回路で周波数が高くなった時の出
力図である。
力図である。
【図５】絶対値回路の出力で零付近で特性がシャープに
出ていない場合のＡ／Ｄ、Ｄ／Ａ変換器を通した場合の
波形図である。
出ていない場合のＡ／Ｄ、Ｄ／Ａ変換器を通した場合の
波形図である。
【図６】本発明の全容を示す回路図である。
【図７】
【図６】に示す回路図の各部の波形を示す波形図であ
る。
る。
【図８】入力信号の極性が負の時の等価回路である。
【図９】入力信号の極性が正の時の等価回路である。
Claims (1)
- 【請求項１】 入力信号の極性に無関係に、極性変換を
行って単一極性の電圧のみ出力することを目的とした、
絶対値回路において、入力信号の極性を判別し正、負夫
々について判別信号を出力する比較回路と、入力信号に
平行して、正相増幅器、逆相増幅器を通し、夫々二つの
出力を抵抗を界し、前記比較回路の出力により開閉が制
御されると共に、一端が接地され、且つ夫々の増幅器の
出力の所定の極性の出力のときのみ、開となるように、
構成された半導体開閉器に接続された回路に、おいて、
二つの半導体開閉器の出力端に、夫々抵抗を演算増幅器
に対し加算接続し、単一極性の絶対値信号を出力する信
号変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35887092A JPH06197018A (ja) | 1992-12-10 | 1992-12-10 | 絶対値回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35887092A JPH06197018A (ja) | 1992-12-10 | 1992-12-10 | 絶対値回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06197018A true JPH06197018A (ja) | 1994-07-15 |
Family
ID=18461528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35887092A Pending JPH06197018A (ja) | 1992-12-10 | 1992-12-10 | 絶対値回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06197018A (ja) |
-
1992
- 1992-12-10 JP JP35887092A patent/JPH06197018A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4385286A (en) | Use of single reference voltage for analog to digital or digital to analog conversion of bipolar signals | |
| US7656231B2 (en) | High bandwidth apparatus and method for generating differential signals | |
| US7268624B2 (en) | Differential amplifier offset voltage minimization independently from common mode voltage adjustment | |
| US6529340B2 (en) | Asymmetry correction circuit | |
| US6727693B2 (en) | Circuit configuration and sensor device | |
| JPS5946131B2 (ja) | 符号化回路 | |
| JPH09501807A (ja) | 差動スイッチ回路を有するｄ／ａコンバータ | |
| US6239733B1 (en) | Current interpolation circuit for use in an A/D converter | |
| US5296857A (en) | Digital to analog converter with precise linear output for both positive and negative digital input values | |
| JPH06197018A (ja) | 絶対値回路 | |
| US5869987A (en) | Fast response comparator | |
| JPS60202571A (ja) | 積分方式ディジタル・アナログ変換器 | |
| US6784654B2 (en) | Signal reproduction block | |
| JPH0526372B2 (ja) | ||
| JPS61208386A (ja) | ビデオ信号のアナログ−デイジタル変換装置 | |
| JPH0241028A (ja) | アナログデイジタル変換回路 | |
| JP3230227B2 (ja) | Ａ／ｄコンバータ | |
| US5103389A (en) | Frequency range of analog converter by means of external rectifier | |
| TW200816626A (en) | Automatic-gain control circuit | |
| JPS60213126A (ja) | Ｄ―ａコンバータ | |
| JPH047915A (ja) | Ｄ／ａコンバータ | |
| JPS62199121A (ja) | 復号器 | |
| JPS62287103A (ja) | 磁極位置検出回路 | |
| JPS59231907A (ja) | 差動増幅回路 | |
| KR0145008B1 (ko) | 디지탈 데이타 검출회로 |