JPH0619736A - エミュレータ - Google Patents

Abstract

(57)【要約】 【構成】 デバッグ対象とされる機器のマイクロプロセ
ッサの機能を代行もしくはデバッグ対象となるプログラ
ムを実行するターゲット・マイクロプロセッサ及びデバ
ッグのための制御を司るマイクロプロセッサを有するエ
ミュレータにおいて、デバッグ対象のプログラムの任意
の領域を予め指定しておき、プログラム実行中、指定さ
れた領域に入ったことを検出したときに上記ターゲット
・マイクロプロセッサに対してプログラムを１命令単位
で実行させて、ターゲット・マイクロプロセッサ内のレ
ジスタ等の内容を読み出すようにした。 【効果】 予め指定したデバッグ対象のプログラムの所
定領域についてはレジスタ値等の詳細な内部情報を得る
ことができ、その他の領域についてはトレース情報を少
なくすることでトレースメモリの容量が節約できかつ解
析が容易になるため、トレースメモリの容量を増加させ
たり回路規模を増大させることなく、システムのデバッ
グ効率を向上させることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、開発されたプログラム
もしくはマイクロコンピュータ応用システムの評価技術
に関し、例えばインサーキット・エミュレータに適用し
て有効な技術に関するものである。

【０００２】

【従来の技術】マイクロコンピュータ応用機器の開発に
おいて、その応用システムのデバッグやそのシステムの
詳細な評価を行なうため、インサーキット・エミュレー
タが使用されている。斯るインサーキット・エミュレー
タは、ソフトウェア開発用の親計算機（ホストコンピュ
ータ）などのシステム開発装置と、開発中の応用機器と
の間に接続され、その応用機器に含まれるマイクロプロ
セッサ（ターゲット・マイクロプロセッサ）の機能を代
行する一方でデバッガーとしての機能を持ち、詳細なシ
ステムデバッグを支援する。

【０００３】このようなインサーキット・エミュレータ
は、応用機器側のハードウェアおよびソフトウェアの評
価を可能にするため、上記ターゲットマイクロプロセッ
サの機能を代行するようなエミュレーション機能や、エ
ミュレーション実行中に各種データやステータス信号な
どを実時間でサンプリングし、それをトレースメモリな
どに格納するトレース機能や、エミュレーション用マイ
クロプロセッサ１１による応用機器の制御動作を実質的
に停止させるブレーク機能などの機能を備えている。な
お、インサーキット・エミュレータについては、日立マ
イクロコンピュータエンジニアリング株式会社、昭和６
３年１０月１日発行、「日立マイコン技報」第２巻、第
２号、第２１頁〜第２７頁に記載されている。

【０００４】

【発明が解決しようとする課題】しかしながら、上記イ
ンサーキット・エミュレータの備える機能のうちトレー
ス機能で取得できる一般的な情報としては、ターゲット
マイクロプロセッサから出力されるアドレス信号、デー
タ信号およびコントロール信号の他、プローブによって
応用機器から抽出される信号等ターゲットマイクロプロ
セッサの外部でハード的に取得できるものに限られてい
た。しかるに、本発明者等が検討したところによれば、
実際にソフトウェアのデバッグを行なう際に重要な情報
は、ターゲットマイクロプロセッサ内の各種レジスタ値
等の内部情報であり、これらの値は外部に出力されてい
ないため、プログラム中のデバック目的となる個所の手
前に予めブレークポイントを設定しておいて、ブレーク
成立後にレジスタ情報の取得を行なっている。この方法
は、プログラム命令の実行とブレークを繰り返すためデ
バッグ効率が非常に悪いという欠点がある。

【０００５】また、トレース情報のすべてにマイクロプ
ロセッサの内部情報を含ませると情報量が多くなりすぎ
てプログラムの流れが掴みにくくなるとともに、マイク
ロコンピュータの高機能化に伴い大容量のトレースメモ
リが必要になったり、信号線の増加により回路規模が増
大し、コストも高くなるという欠点があることが分かっ
た。本発明の目的は、トレースメモリの容量を増加させ
たり回路規模を増大させることなく、システムのデバッ
グ効率を向上させることができるようなエミュレーショ
ン技術を提供することにある。この発明の前記ならびに
そのほかの目的と新規な特徴については、本明細書の記
述および添附図面から明らかになるであろう。

【０００６】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。すなわち、デバッグ対象とされる機器のマ
イクロプロセッサの機能を代行もしくはデバッグ対象と
なるプログラムを実行するターゲット・マイクロプロセ
ッサ及びデバッグのための制御を司るマイクロプロセッ
サを有するエミュレータにおいて、デバッグ対象のプロ
グラムの任意の領域を予め指定しておき、プログラム実
行中、指定された領域に入ったことを検出したときに上
記ターゲット・マイクロプロセッサに対してプログラム
を１命令単位で実行させるようにしたものである。

【０００７】

【作用】上記した手段によれば、デバッグ対象のプログ
ラムを１命令単位で実行させる際に、ターゲット・マイ
クロプロセッサ内のレジスタ等の内容を読み出すことに
より、予め指定したプログラムの所定領域のみ詳細な情
報を得ることができ、これによってトレースメモリの容
量を増加させたり回路規模を増大させることなく、シス
テムのデバッグ効率を向上させることができるようにす
るという上記目的が達成される。

【０００８】

【実施例】図１には本発明に係るインサーキット・エミ
ュレータを適用したマイクロコンピュータ開発システム
の概略構成が示されている。同図に示すごとく、インサ
ーキット・エミュレータ２は、ソフトウェア開発用の親
計算機（ホストコンピュータ）などのシステム開発装置
１と、開発中の応用機器３との間に接続され、その応用
機器に含まれるマイクロプロセッサ（ターゲット・マイ
クロプロセッサ）の機能を代行する一方でデバッガーと
しての機能を持ち、詳細なシステムデバッグを支援す
る。システム開発装置１とインサーキット・エミュレー
タ２とは、シリアル回線バスライン６によって結合さ
れ、両者間のデータのやり取りが可能とされている。イ
ンサーキット・エミュレータ２は、その本体から延長さ
れたケーブル４の先端のプラグが、応用機器に設けられ
たターゲットマイクロプロセッサ用ソケット５に結合さ
れることにより、上記スレーブマイクロプロセッサ１１
がターゲットマイクロプロセッサの機能を代行するよう
なエミュレーション動作が可能とされる。

【０００９】図２には上記インサーキット・エミュレー
タ２の詳細な構成例が示されている。同図に示されるよ
うに、インサーキット・エミュレータ２には、マイクロ
プロセッサ応用機器に含まれるターゲットマイクロプロ
セッサの機能を代行してその応用機器の動作制御すなわ
ちエミュレーションを行なうためのスレーブマイクロプ
ロセッサ（以下、ＳＭＣＵと記す）１１と、各種デバッ
グ機能を達成するための制御を司るマスタマイクロプロ
セッサ（以下、ＭＭＣＵと記す）１６とが設けられる。
ＳＭＣＵ１１が応用機器３上のターゲットマイクロプロ
セッサの機能を代行制御（エミュレーション）すると
き、ＳＭＣＵ１１はＭＭＣＵ１６の制御から切り離さ
れ、またＳＭＣＵ１１の制御動作状態が予め定められて
いる状態に到達してブレークされる時、ＭＭＣＵ１６の
制御を受けることになる。このような制御状態の切換え
がエミュレーション制御部１２によって行なわれる。

【００１０】インサーキット・エミュレータ２には、上
記エミュレーション制御部１２の他に、ＳＭＣＵ１１の
制御状態やスレーブバス２１の状態を監視して、その状
態が予め設定された状態に達したときにエミュレーショ
ン動作を停止するためのブレーク制御部１３、スレーブ
バス２１上に出力されるアドレス信号、データ信号およ
びコントロール信号をリアルタイムでトレースして蓄え
るトレース部１４、応用機器３に含まれるべきデータメ
モリやプログラムを格納するためのメモリとして貸し出
される代行メモリ部１５などが設けられ、これらの各回
路ブロックは、スレーブバス２１を介してＳＭＣＵ１１
に、またマスタバス２２を介してＭＭＣＵ１６に接続さ
れている。そして上記各回路ブロックの機能実行は、イ
ンサーキットエミュレータ本体２に接続された親計算機
側のコンソール１０によってコントロールされる。

【００１１】さらに、インサーキット・エミュレータ２
内には、トラップ領域に入ったり、電源の遮断があった
ような場合にこれを検出してＳＭＣＵ１１にブレークを
かける異常処理制御部２０と、ＭＭＣＵ１６がコンソー
ル１０との間でデータ通信を行なうためのシリアルイン
タフェース回路１７が設けられている。また、ＳＭＣＵ
１１からはインタフェース回路１８を介してケーブル４
が延長され、このケーブルの先端に設けられているプラ
グ４ａを応用機器３上のＭＣＵソケットに接続させるこ
とによって、ＳＭＣＵ１１が応用機器３を代行制御する
ことができるようになる。

【００１２】図３には、上記トレース部１４の具体的な
構成例が示されている。スレーブバス２１を構成するデ
ータバス３０，コントールバス３１，アドレスバス３２
は、マルチプレクサ４２，４３，４４を介してそれぞれ
トレースメモリ４７，４８，４９に接続されている。ま
た、応用機器３上の信号線に接続された外部プローブ３
５はマルチプレクサ４５を介してトレースメモリ５０に
接続されている。そして、上記マルチプレクサ４２，４
３，４４および４５にはマスタデータバス３３が接続さ
れており、ＭＭＣＵ１６がトレースメモリ４７，４８，
４９および５０に蓄えられたデータを読み出せるように
なっている。

【００１３】また、上記トレースメモリ４７，４８，４
９および５０には、マルチプレクサ４６を介してマスタ
アドレスバス３４またはトレースカウンタ５２が接続可
能にされており、エミュレーション中はトレースカウン
タ５２の値を供給してスレーブバス２１およびプローブ
３５の信号を順次トレースメモリ４７，４８および５０
に蓄積させ、ブレーク後はＭＭＣＵ１６からのアドレス
信号をトレースメモリ４７，４８，４９および５０に供
給して蓄えられたデータを読み出せるようになってい
る。

【００１４】上記マルチプレクサ４２，４３，４４，４
５およびトレースメモリ４７，４８，４９，５０の入力
の切換えは、トレース制御回路４１がブレーク制御部１
３内の検出回路５４からのブレークトリガ信号ＴＲＧお
よびブレーク信号ＢＲＫに基づいて行なう。すなわち、
トレース開始の際には、トレース制御回路４１から出力
される選択信号Ｓ１，Ｓ２によってマルチプレクサ４
２，４３，４４，４５，４６が、スレーブバス２１およ
び外部プローブ３５の信号をトレースメモリ４７，４
８，４９，５０のデータ入力端子に、またトレースカウ
ンタ５２の値をトレースメモリ４７，４８，４９，５０
のアドレス入力端子に供給させるように切換えが行なわ
れる。そして、ブレーク成立後はマスタデータバス３３
およびマスタアドレスバス３４がトレースメモリ４７，
４８，４９，５０に接続されるようにマルチプレクサ４
２，４３，４４，４５，４６の切換えが行なわれ、トレ
ースされた情報の読出しおよびＭＭＣＵ１６による追加
書込みが可能にされる。

【００１５】この実施例のインサーキット・エミュレー
タ２では、ブレーク制御部１３内にブレーク検出回路と
は別に、例えばブレークトリガポイントの設定レジスタ
と比較器とからなる検出回路５４を設け、そこに予めス
レーブマイクロプロセッサ１１内のレジスタの内容等よ
り多くの情報を得たいプログラムの領域もしくは命令を
設定したときに、ブレーク制御部１３から発生したブレ
ークトリガ信号ＴＲＧ（ブレーク信号とトリガ信号とか
らなる）に基づいてシングルステップトレースモードに
移行するように構成されている。

【００１６】図４には、マスタマイクロプロセッサ１６
におけるシングルステップトレースモード制御のフロー
チャートが示されている。以下、図４を用いてシングル
ステップトレースモードの動作について説明する。 ブ
レーク制御部１３においてブレークトリガ条件が成立す
ると、ブレーク信号とトリガ信号が出力される。する
と、スレーブプロセッサ１１は実行中のユーザプログラ
ムを停止する。一方、マスタマイクロプロセッサ１６
は、ブレークが成立したと判定すると、トリガ信号が入
ったときにセットされるフラグを見てトリガ信号を検出
したか否か判定する（ステップＳ１，Ｓ２）。そして、
ブレークが成立してもトリガ信号の検出フラグが立って
いないときには通常のブレーク処理１０へ移行する。

【００１７】トリガ信号の検出フラグが立っていると判
定したときは、マスタマイクロプロセッサ１６はスレー
ブプロセッサ１１内のレジスタの値等プロセッサ内部情
報を読み込み、一命令分をコンソール１０の画面上に表
示させてから、トレースメモリ内に書き込む（ステップ
Ｓ３〜Ｓ５）。また、シングルステップを繰り返し、指
定領域を出るとそれから、マスタマイクロプロセッサ１
６はプログラムを再実行させる信号をエミュレーション
制御部１２へ送る。これによって、ユーザプログラムの
次の命令が実行される（ステップＳ６）。この実行命令
がまだ指定領域に入っていれば再度ブレークがかかり、
上記ステップＳ１〜Ｓ６が実行されてシングルステップ
動作を繰り返す。そして、ユーザプロセッサが指定領域
を出ると通常のエミレーション動作に戻る。

【００１８】なお、スレーブプロセッサ１１内のレジス
タ等からを読み込んだ情報をトレースメモリ内に書き込
む際に、シングルステップ動作による情報か否か区別で
きる情報も併せてトレースメモリ内に書き込むようにし
ても良い。また、上記実施例ではシングルステップとし
たい領域の検出回路をレジスタと比較器とにより構成し
たが、レジスタと比較器の代わりにＲＡＭを使用し、ス
レーブバスの信号をＲＡＭのアドレス信号として供給
し、所定の条件になったときにＲＡＭの出力が変化する
ように予めＲＡＭの所定アドレスにデータを書き込んで
おくようにしても良い。さらに、上記実施例では、ブレ
ークトリガポイントの検出後にマスタマイクロプロセッ
サのソフトウェアによりシングルステップ動作の開始お
よび終了の切換え制御を行なっているが、そのような専
用の回路を設けてハードウェアにより動作の切換えを行
なわせるようにしても良い。また、プログラムの任意の
領域を検出する回路を複数個設けて指定領域選択の自由
度を強化するようにしても良い。

【００１９】以上説明したように上記実施例は、デバッ
グ対象とされる機器のマイクロプロセッサの機能を代行
もしくはデバッグ対象となるプログラムを実行するター
ゲット・マイクロプロセッサ及びデバッグのための制御
を司るマイクロプロセッサを有するエミュレータにおい
て、デバッグ対象のプログラムの任意の領域を予め指定
しておき、プログラム実行中、指定された領域に入った
ことを検出したときに上記ターゲット・マイクロプロセ
ッサに対してプログラムを１命令単位で実行させて、タ
ーゲット・マイクロプロセッサ内のレジスタ等の内容を
読み出すようにしたので、予め指定したデバッグ対象の
プログラムの所定領域についてはレジスタ値等の詳細な
内部情報を得ることができ、その他の領域についてはト
レース情報を少なくすることでトレースメモリの容量が
節約できかつ解析が容易になるため、トレースメモリの
容量を増加させたり回路規模を増大させることなく、シ
ステムのデバッグ効率を向上させることができるという
効果がある。

【００２０】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、エ
ミュレーション中のトレースをすべて本発明方式のシン
グルステップ動作で行ない、表示の際に不要な情報を廃
棄して必要な情報のみ表示させるようにしても良い。

【００２１】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるインサ
ーキット・エミュレータに適用した場合について説明し
たが、本発明はそれに限定されるものでなく、デバッ
ガ、テスター、シミュレータ等、エミュレーションもし
くはシミュレーション機能を有するデータ処理システム
に適用することができる。

【００２２】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。すなわち、トレースメモリの容量を増
加させたり回路規模を増大させることなく、システムの
デバッグ効率を向上させるようなインサーキット・エミ
ュレータを実現することができる。

【図面の簡単な説明】

【図１】本発明に係るインサーキット・エミュレータが
適用されるシステム開発装置の全体の構成を示すブロッ
ク図、

【図２】インサーキット・エミュレータの一実施例を示
すブロック図、

【図３】リアルタイムトレース部の構成例を示すブロッ
ク図、

【図４】マスタマイクロプロセッサ１６におけるシング
ルステップトレースモード制御の手順の一例を示すフロ
ーチャートである。

【符号の説明】

１０ コンソール １１ スレーブマイクロプロセッサ １２ エミュレーション制御部 １３ ブレーク制御部 １４ リアルタイムトレース部 １５ 代行メモリ １６ マスタマイクロプロセッサ ２１ スレーブバス ２２ マスタバス

Claims (4)

【特許請求の範囲】
1. 【請求項１】 評価対象とされる機器のマイクロプロセ
   ッサの機能を代行もしくは評価対象となるプログラムを
   実行する第１のマイクロプロセッサ及び評価のための制
   御を司る第２のマイクロプロセッサを有し、評価対象の
   プログラムの任意の領域を予め設定する手段と、プロセ
   ッサ実行中、指定された領域に入ったことを検出する手
   段と、この領域が検出されたときに上記第１のマイクロ
   プロセッサに対してプログラムを１命令単位で実行させ
   るようにする動作切換え手段とを備えてなることを特徴
   とするエミュレータ。
2. 【請求項２】 上記評価対象のプログラムを１命令単位
   で実行させる際に、上記第２のマイクロプロセッサによ
   り、上記第１のマイクロプロセッサのレジスタの内部状
   態を読み出すように構成されていることを特徴とする請
   求項１記載のエミュレータ。
3. 【請求項３】 上記手段により読み出した情報をトレー
   スメモリの続きに追加書き込み可能な請求項２記載のエ
   ミュレータ。
4. 【請求項４】 １命令単位でプロセッサ実行中、指定さ
   れた領域外に出たことを検出する手段と、この領域が検
   出されたときに上記第１のマイクロプロセッサに対して
   プログラムを、１命令単位の実行から連続実行へもどす
   動作切換え手段とを備えていることを特徴とする請求項
   １又は請求項２記載のエミュレータ。