JPH0620119B2 - Ｌｓｉの製造方法 - Google Patents
Ｌｓｉの製造方法Info
- Publication number
- JPH0620119B2 JPH0620119B2 JP60034559A JP3455985A JPH0620119B2 JP H0620119 B2 JPH0620119 B2 JP H0620119B2 JP 60034559 A JP60034559 A JP 60034559A JP 3455985 A JP3455985 A JP 3455985A JP H0620119 B2 JPH0620119 B2 JP H0620119B2
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- circuit
- output
- terminal
- level conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/90—Masterslice integrated circuits
Landscapes
- Bipolar Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明はＬＳＩ製造方法に係り、更に詳しくはマスター
スライスＬＳＩにメタル配線を施してＬＳＩを製造する
ＬＳＩの製造方法に関する。
スライスＬＳＩにメタル配線を施してＬＳＩを製造する
ＬＳＩの製造方法に関する。
従来のＬＳＩの製造方法によっても、マスタースライス
ＬＳＩのメタル配線の施し方によって、ＥＣＬ（Ｅmitt
er Ｃoupled Ｌogic）レベルの信号は又はＴＴＬ（Ｔ
ransistor Ｔransistor Ｌogic）レベルの信号のいず
れか一方を処理することが可能なＬＳＩを得ることがで
きる。この様な従来例は、例えば「システムＬＳＩ総合
ガイド，1982年，５月，日本テキサス インスツルメン
ツ発行」に記載されている。
ＬＳＩのメタル配線の施し方によって、ＥＣＬ（Ｅmitt
er Ｃoupled Ｌogic）レベルの信号は又はＴＴＬ（Ｔ
ransistor Ｔransistor Ｌogic）レベルの信号のいず
れか一方を処理することが可能なＬＳＩを得ることがで
きる。この様な従来例は、例えば「システムＬＳＩ総合
ガイド，1982年，５月，日本テキサス インスツルメン
ツ発行」に記載されている。
しかし、上記した従来のＬＳＩの製造方法は、その電源
電圧が一定レベルのものであるとして設計されているた
め、完成したＬＳＩを搭載する使用装置内に上記一定レ
ベルの電源が存在しない場合には、ＬＳＩ用の電源装置
を使用装置内に別個に設ける必要があった。例えば、使
用装置にＴＴＬ回路とＥＣＬ回路が混在している場合に
は、ＬＳＩにＥＣＬ回路が存在しても特別の電源装置を
設ける必要はないが、使用装置にＴＴＬ回路だけしか存
在しない場合には、使用装置にＥＣＬ回路様の電源装置
を特別に設ける必要があった。
電圧が一定レベルのものであるとして設計されているた
め、完成したＬＳＩを搭載する使用装置内に上記一定レ
ベルの電源が存在しない場合には、ＬＳＩ用の電源装置
を使用装置内に別個に設ける必要があった。例えば、使
用装置にＴＴＬ回路とＥＣＬ回路が混在している場合に
は、ＬＳＩにＥＣＬ回路が存在しても特別の電源装置を
設ける必要はないが、使用装置にＴＴＬ回路だけしか存
在しない場合には、使用装置にＥＣＬ回路様の電源装置
を特別に設ける必要があった。
従って、従来のマスタースライスＬＳＩでは、その使用
装置の設計・製造が面倒で、かつ価格が高価になるとい
う問題点があった。
装置の設計・製造が面倒で、かつ価格が高価になるとい
う問題点があった。
本発明は上記した従来技術の問題点に鑑みなされたもの
で、使用装置内の電源で動作し、かつ使用装置にＬＳＩ
用の特別の電源装置を設ける必要がないＬＳＩを、製造
することが可能なＬＳＩの製造方法を提供することを目
的としている。
で、使用装置内の電源で動作し、かつ使用装置にＬＳＩ
用の特別の電源装置を設ける必要がないＬＳＩを、製造
することが可能なＬＳＩの製造方法を提供することを目
的としている。
本発明のＬＳＩ製造方法は、マスタースライスＬＳＩに
メタル配線を施してＬＳＩを完成させるものであり、特
に、メタル配線の施し方によって電源電圧を選択できる
マスタースライスＬＳＩを用い、入力レベル変換回路と
内部回路と出力レベル変換回路の各電源ラインを分離し
てメタル配線を施し、かつ完成したＬＳＩを搭載する使
用装置に存在する特定レベルの電圧源を選択し、選択し
た電圧源だけで入力レベル変換回路と内部回路と出力レ
ベル変換回路とが動作する様にメタル配線を施すことを
特徴としている。
メタル配線を施してＬＳＩを完成させるものであり、特
に、メタル配線の施し方によって電源電圧を選択できる
マスタースライスＬＳＩを用い、入力レベル変換回路と
内部回路と出力レベル変換回路の各電源ラインを分離し
てメタル配線を施し、かつ完成したＬＳＩを搭載する使
用装置に存在する特定レベルの電圧源を選択し、選択し
た電圧源だけで入力レベル変換回路と内部回路と出力レ
ベル変換回路とが動作する様にメタル配線を施すことを
特徴としている。
以下、添付の図面に示す実施例により、更に詳細に本発
明について説明する。
明について説明する。
第１図から第５図は本発明の実施例を示す回路図であ
る。第１図はマスタースライスＬＳＩの内部回路を示す
図であり、ＥＣＬ回路の構成となっている。この内部回
路は、端子１，２，３への印加電圧をＬＳＩの使用環境
に応じて使い分けることができる。即ち、入出力にＥＣ
Ｌレベルの信号を使用する場合には、端子１をグラン
ド、端子２をＶEE（−５Ｖ）、単３をＶTT（−２Ｖ）と
し、入出力にＴＴＣレベルの信号を使用する場合には、
端子１をＶCC（＋５Ｖ）、端子２，３をグランドとす
る。この様に、使用装置に準備されている電源に応じ
て、使い分けることができる。
る。第１図はマスタースライスＬＳＩの内部回路を示す
図であり、ＥＣＬ回路の構成となっている。この内部回
路は、端子１，２，３への印加電圧をＬＳＩの使用環境
に応じて使い分けることができる。即ち、入出力にＥＣ
Ｌレベルの信号を使用する場合には、端子１をグラン
ド、端子２をＶEE（−５Ｖ）、単３をＶTT（−２Ｖ）と
し、入出力にＴＴＣレベルの信号を使用する場合には、
端子１をＶCC（＋５Ｖ）、端子２，３をグランドとす
る。この様に、使用装置に準備されている電源に応じ
て、使い分けることができる。
第２図及び第３図は、共に同一種類のマスタースライス
ＬＳＩから作成したもので、使用装置内の他の回路（図
示せず）からのＴＴＬレベルの信号を第１図に示す内部
回路へ入力する内部信号レベルに変換するためのＬＳＩ
内の入力レベル変換回路である。第２図は使用装置にＥ
ＣＬ回路とＴＴＬ回路が混在していて、＋５Ｖ（端子
６）と−５Ｖ（端子８）の電源が存在する場合の入力レ
ベル変換回路であり、負のＥＣＬレベルの内部信号を出
力する。また、第３図は使用装置にＴＴＬ回路しか存在
せず、＋５Ｖ（端子６）の電源しか存在しない場合の入
力レベル変換回路であり、正のＥＣＬレベルの内部信号
を出力する。この様に、メタル配線を変えることで、同
一種類のマスタースライスＬＳＩから異なる電圧で動作
する入力レベル変換回路を作成することができる。
ＬＳＩから作成したもので、使用装置内の他の回路（図
示せず）からのＴＴＬレベルの信号を第１図に示す内部
回路へ入力する内部信号レベルに変換するためのＬＳＩ
内の入力レベル変換回路である。第２図は使用装置にＥ
ＣＬ回路とＴＴＬ回路が混在していて、＋５Ｖ（端子
６）と−５Ｖ（端子８）の電源が存在する場合の入力レ
ベル変換回路であり、負のＥＣＬレベルの内部信号を出
力する。また、第３図は使用装置にＴＴＬ回路しか存在
せず、＋５Ｖ（端子６）の電源しか存在しない場合の入
力レベル変換回路であり、正のＥＣＬレベルの内部信号
を出力する。この様に、メタル配線を変えることで、同
一種類のマスタースライスＬＳＩから異なる電圧で動作
する入力レベル変換回路を作成することができる。
第２図に示す入力レベル変換回路は、次のように動作す
る。即ち、ＤＴＬ（Ｄiode Ｔransistor Ｌogic）回
路13の端子５にダイオード２段分の順方向電圧分よりも
高い電圧が加わると、点９の電位はショートキーダイオ
ードＤ１とダイオードＤ２及びトランジスタＱ１のベー
ス・エミッタ間の順方向電圧分の和以上の値となり、ト
ランジスタＱ１がオン状態になる。端子５の入力電圧が
ダイオード２段分の順方向電圧分よりも低ければ、トラ
ンジスタＱ１はオフ状態を保持する。トランジスタＱ１
のオン／オフは、レベル変換部14に伝達される。ＤＴＬ
回路13の出力10は、ショトキダイオードＤ１，Ｄ２によ
ってグランド端子７にクランプされており、トランジス
タＱ１がオンのとき約＋0.4Ｖとなり、オフのとき−0.4
Ｖとなる。出力10の電位は抵抗Ｒ１によって−0.9Ｖま
たは−1.7Ｖに変更され、レベル変換部14から出力11と
してカレンスイッチ15に入力される。出力11は、カレン
トスイッチ15においてＥＣＬ回路の参照電圧ＶBB（約−
1.3Ｖ）と比較され、エミッタフォロワ16を経て、負の
ＥＣＬレベルの内部信号12として、第１図に示す内部回
路へ出力される。
る。即ち、ＤＴＬ（Ｄiode Ｔransistor Ｌogic）回
路13の端子５にダイオード２段分の順方向電圧分よりも
高い電圧が加わると、点９の電位はショートキーダイオ
ードＤ１とダイオードＤ２及びトランジスタＱ１のベー
ス・エミッタ間の順方向電圧分の和以上の値となり、ト
ランジスタＱ１がオン状態になる。端子５の入力電圧が
ダイオード２段分の順方向電圧分よりも低ければ、トラ
ンジスタＱ１はオフ状態を保持する。トランジスタＱ１
のオン／オフは、レベル変換部14に伝達される。ＤＴＬ
回路13の出力10は、ショトキダイオードＤ１，Ｄ２によ
ってグランド端子７にクランプされており、トランジス
タＱ１がオンのとき約＋0.4Ｖとなり、オフのとき−0.4
Ｖとなる。出力10の電位は抵抗Ｒ１によって−0.9Ｖま
たは−1.7Ｖに変更され、レベル変換部14から出力11と
してカレンスイッチ15に入力される。出力11は、カレン
トスイッチ15においてＥＣＬ回路の参照電圧ＶBB（約−
1.3Ｖ）と比較され、エミッタフォロワ16を経て、負の
ＥＣＬレベルの内部信号12として、第１図に示す内部回
路へ出力される。
第３図に示す入力レベル変換回路の動作は、前記した第
２図に示す入力レベル変換回路の動作と基本的には同様
であるが、第２図に示すレベル変換部14が存在せず、カ
レントスイッチ15への出力11はトランジスタＱ１のコレ
クタ端子から出力する点が異なっている。トランジスタ
Ｑ１がオンの場合には、出力11は約1.5Ｖとなり、オフ
の場合には、出力11は端子６に印加される＋５Ｖから抵
抗Ｒ２の電圧降下分を差し引いて得られる約4.5Ｖの電
圧となる。従って、カレントスイッチ15内のＥＣＬ回路
の参照電圧ＶBBに対し、上記カレントスイッチ15をオン
／オフさせ得る電位となり、エミッタフォロワ16を経
て、正のＥＣＬレベルの内部信号12として、第１図に示
す内部回路へ出力される。
２図に示す入力レベル変換回路の動作と基本的には同様
であるが、第２図に示すレベル変換部14が存在せず、カ
レントスイッチ15への出力11はトランジスタＱ１のコレ
クタ端子から出力する点が異なっている。トランジスタ
Ｑ１がオンの場合には、出力11は約1.5Ｖとなり、オフ
の場合には、出力11は端子６に印加される＋５Ｖから抵
抗Ｒ２の電圧降下分を差し引いて得られる約4.5Ｖの電
圧となる。従って、カレントスイッチ15内のＥＣＬ回路
の参照電圧ＶBBに対し、上記カレントスイッチ15をオン
／オフさせ得る電位となり、エミッタフォロワ16を経
て、正のＥＣＬレベルの内部信号12として、第１図に示
す内部回路へ出力される。
第２図と第３図に示す入力レベル変換回路は、共に同一
種類のマスタースライスＬＳＩから得られるもので、そ
のメタル配線の変更によって容易に実現できるものであ
る。即ち、本実施例では、第２図又は第３図のいずれの
レベル変換回路も形成できる様に、マスタースライスＬ
ＳＩが設計されているのである。
種類のマスタースライスＬＳＩから得られるもので、そ
のメタル配線の変更によって容易に実現できるものであ
る。即ち、本実施例では、第２図又は第３図のいずれの
レベル変換回路も形成できる様に、マスタースライスＬ
ＳＩが設計されているのである。
第４図および第５図は、共に同一種類のマスタースライ
スＬＳＩから作成したもので、第１図に示す内部回路か
ら出力される内部回路出力のレベルをＴＴＬレベルの信
号に変換するための完成ＬＳＩ内の出力レベル変換回路
である。第４図に示す出力レベル変換回路は、使用装置
にＥＣＬ回路とＴＴＬ回路が混在していて、＋５Ｖ（端
子17）と−５Ｖ（端子20）の電源が存在する場合のもの
であり、ＴＴＬレベルの信号を出力する。また、第５図
に示す出力レベル変換回路は、使用装置にＴＴＬ回路し
か存在せず、＋５Ｖ（端子17）の電源しか存在しない場
合のものであり、ＴＴＬレベル信号を出力する。
スＬＳＩから作成したもので、第１図に示す内部回路か
ら出力される内部回路出力のレベルをＴＴＬレベルの信
号に変換するための完成ＬＳＩ内の出力レベル変換回路
である。第４図に示す出力レベル変換回路は、使用装置
にＥＣＬ回路とＴＴＬ回路が混在していて、＋５Ｖ（端
子17）と−５Ｖ（端子20）の電源が存在する場合のもの
であり、ＴＴＬレベルの信号を出力する。また、第５図
に示す出力レベル変換回路は、使用装置にＴＴＬ回路し
か存在せず、＋５Ｖ（端子17）の電源しか存在しない場
合のものであり、ＴＴＬレベル信号を出力する。
即ち、第４図に示す出力レベル変換回路は、使用装置に
正電源の外に負電源が存在する場合のものであり、次の
様に動作する。端子18から入力される負のＥＣＬレベル
の信号は、カレントスイッチ23を経て、ＴＴＬ出力部24
に入る。端子17は電源ＶCC（＋５Ｖ）に接続されている
ため、カレントスイッチ23の参照電圧ＶBB（−1.3Ｖ）
よりも高い電圧が端子18に入力されると、トランジスタ
Ｑ１がオンとなり、抵抗Ｒ５に電流が流れる。そのた
め、ＴＴＬ出力部24への出力21は、トランジスタＱ５，
Ｑ６，ダイオードＤ４，トランジスタＱ７，Ｑ８の順方
向電圧分の和より低い電位となり、トランジスタＱ７，
Ｑ８はオフとなる。従って、出力22は、電源ＶCCの電圧
（＋５Ｖ）よりもトランジスタＱ９，Ｑ10の順方向電圧
分のみ下がった電位となり、ＴＴＬのハイレベル出力に
なる。逆に、端子18に、カレントスイッチ23の参照電圧
ＶBB（−1.3Ｖ）よりも低い電圧が入力されると、トラ
ンジスタＱ１はオフし、抵抗Ｒ１に電流は流れない。そ
のため、ＴＴＬ出力部24への出力21は、トランジスタＱ
５，Ｑ６，ダイオードＤ４，トランジスタＱ７，Ｑ８の
順方向電圧分の和よりも高くなり、トランジスタＱ７，
Ｑ８をオンにし、トランジスタＱ10をオフにする。この
ため、出力22は、ＴＴＬのローレベル出力となる。
正電源の外に負電源が存在する場合のものであり、次の
様に動作する。端子18から入力される負のＥＣＬレベル
の信号は、カレントスイッチ23を経て、ＴＴＬ出力部24
に入る。端子17は電源ＶCC（＋５Ｖ）に接続されている
ため、カレントスイッチ23の参照電圧ＶBB（−1.3Ｖ）
よりも高い電圧が端子18に入力されると、トランジスタ
Ｑ１がオンとなり、抵抗Ｒ５に電流が流れる。そのた
め、ＴＴＬ出力部24への出力21は、トランジスタＱ５，
Ｑ６，ダイオードＤ４，トランジスタＱ７，Ｑ８の順方
向電圧分の和より低い電位となり、トランジスタＱ７，
Ｑ８はオフとなる。従って、出力22は、電源ＶCCの電圧
（＋５Ｖ）よりもトランジスタＱ９，Ｑ10の順方向電圧
分のみ下がった電位となり、ＴＴＬのハイレベル出力に
なる。逆に、端子18に、カレントスイッチ23の参照電圧
ＶBB（−1.3Ｖ）よりも低い電圧が入力されると、トラ
ンジスタＱ１はオフし、抵抗Ｒ１に電流は流れない。そ
のため、ＴＴＬ出力部24への出力21は、トランジスタＱ
５，Ｑ６，ダイオードＤ４，トランジスタＱ７，Ｑ８の
順方向電圧分の和よりも高くなり、トランジスタＱ７，
Ｑ８をオンにし、トランジスタＱ10をオフにする。この
ため、出力22は、ＴＴＬのローレベル出力となる。
第５図に示す出力レベル変換回路は、使用装置に正電源
しか存在しない場合のものであり、第４図に示す出力レ
ベル変換回路との差は、カレントスイッチ23を端子17の
電源電圧ＶCC（＋５Ｖ）と端子19のアース電位に接続
し、カレントスイッチ23の参照電圧ＶBBに正電位にした
ことにあり、その動作は第４図に示す出力レベル変換回
路と同一である。
しか存在しない場合のものであり、第４図に示す出力レ
ベル変換回路との差は、カレントスイッチ23を端子17の
電源電圧ＶCC（＋５Ｖ）と端子19のアース電位に接続
し、カレントスイッチ23の参照電圧ＶBBに正電位にした
ことにあり、その動作は第４図に示す出力レベル変換回
路と同一である。
第４図に示す出力レベル変換回路と第５図に示す出力レ
ベル変換回路は、共に同一種類のマスタースライスＬＳ
Ｉから得られるもので、そのメタル配線の変更によって
容易に実現できるものである。
ベル変換回路は、共に同一種類のマスタースライスＬＳ
Ｉから得られるもので、そのメタル配線の変更によって
容易に実現できるものである。
第６図は本発明によるマスタースライスＬＳＩにメタル
配線を施して作成したＬＳＩの一例を示すブロック図で
ある。第６図において、29は第１図に示す内部回路であ
り、30は出力レベル変換回路を示している。尚、入力レ
ベル変換回路は図示していないが、内部回路29の後段に
設けられた出力レベル変換回路と同じ様に、内部回路の
前段に設けられているものとする。第６図に示す様に、
内部回路29の端子１（第１図参照）はＬＳＩの端子25に
よって給電され、同じく内部回路29の端子２（第２図参
照）はＬＳＩの端子27によって給電される。また、内部
回路29の端子３（第２図参照）は、ＬＳＩの端子28によ
って給電される。また、出力レベル変換回路30の端子17
(第４図，第５図参照)は、図示する様にＬＳＩの端子26
によって給電され、同じく出力レベル変換回路30の端子
19(第４図，第５図参照)はＬＳＩの端子25または点線で
示す様に端子27によって給電され、同じく出力レベル変
換回路30の端子20(第４図，第５図参照)はＬＳＩの端子
27によって給電される。
配線を施して作成したＬＳＩの一例を示すブロック図で
ある。第６図において、29は第１図に示す内部回路であ
り、30は出力レベル変換回路を示している。尚、入力レ
ベル変換回路は図示していないが、内部回路29の後段に
設けられた出力レベル変換回路と同じ様に、内部回路の
前段に設けられているものとする。第６図に示す様に、
内部回路29の端子１（第１図参照）はＬＳＩの端子25に
よって給電され、同じく内部回路29の端子２（第２図参
照）はＬＳＩの端子27によって給電される。また、内部
回路29の端子３（第２図参照）は、ＬＳＩの端子28によ
って給電される。また、出力レベル変換回路30の端子17
(第４図，第５図参照)は、図示する様にＬＳＩの端子26
によって給電され、同じく出力レベル変換回路30の端子
19(第４図，第５図参照)はＬＳＩの端子25または点線で
示す様に端子27によって給電され、同じく出力レベル変
換回路30の端子20(第４図，第５図参照)はＬＳＩの端子
27によって給電される。
今、このＬＳＩを搭載する使用装置にＴＴＬ回路とＥＣ
Ｌ回路が混在しており、使用装置に正電源ＶCC（＋５
Ｖ）の他に、負電源ＶEE（−５Ｖ），ＶTT（−２Ｖ）が
存在する場合、端子25をグランド、端子26をＶCC（＋５
Ｖ）、端子27をＶEE（−５Ｖ）、端子28をＶTT（−２
Ｖ）とする。このときには、入力レベル変換回路（図示
せず）と出力レベル変換回路30は、それぞれ第２図、第
４図に示す様にメタル配線される。また、出力レベル変
換回路30の端子19は、実線で示す様に端子25に接続され
る。この様に接続すれば、内部回路29は負電源で動作す
る。また、図示する出力レベル変換回路30は、内部回路
の負の出力をＴＴＬレベルの信号に変換する様に機能す
る。また、入力レベル変換回路（図示せず）と出力レベ
ル変換回路が不要な装置では、端子26を使用しないこと
により、ＥＣＬ入出力のＬＳＩとして使用することがで
きる。
Ｌ回路が混在しており、使用装置に正電源ＶCC（＋５
Ｖ）の他に、負電源ＶEE（−５Ｖ），ＶTT（−２Ｖ）が
存在する場合、端子25をグランド、端子26をＶCC（＋５
Ｖ）、端子27をＶEE（−５Ｖ）、端子28をＶTT（−２
Ｖ）とする。このときには、入力レベル変換回路（図示
せず）と出力レベル変換回路30は、それぞれ第２図、第
４図に示す様にメタル配線される。また、出力レベル変
換回路30の端子19は、実線で示す様に端子25に接続され
る。この様に接続すれば、内部回路29は負電源で動作す
る。また、図示する出力レベル変換回路30は、内部回路
の負の出力をＴＴＬレベルの信号に変換する様に機能す
る。また、入力レベル変換回路（図示せず）と出力レベ
ル変換回路が不要な装置では、端子26を使用しないこと
により、ＥＣＬ入出力のＬＳＩとして使用することがで
きる。
また、完成ＬＳＩを搭載する使用装置にＥＣＬ回路が存
在せず、負電源が存在しない場合には、端子25，26をＶ
CC（＋５Ｖ）、端子27，28をグランドに接続し、入力レ
ベル変換回路（図示せず）と出力レベル変換回路30は、
それぞれ第３図、第５図に示す様にメタル配線する。ま
た、出力レベル変換回路30の端子19は、点線で示す様に
端子27へメタル配線する。この様の接続することによ
り、内部回路29は使用装置に存在する正電源だけで動作
し、出力レベル変換回路30は内部回路の正の出力をＴＴ
Ｌレベルの信号に変換する様に機能する。
在せず、負電源が存在しない場合には、端子25，26をＶ
CC（＋５Ｖ）、端子27，28をグランドに接続し、入力レ
ベル変換回路（図示せず）と出力レベル変換回路30は、
それぞれ第３図、第５図に示す様にメタル配線する。ま
た、出力レベル変換回路30の端子19は、点線で示す様に
端子27へメタル配線する。この様の接続することによ
り、内部回路29は使用装置に存在する正電源だけで動作
し、出力レベル変換回路30は内部回路の正の出力をＴＴ
Ｌレベルの信号に変換する様に機能する。
以上の説明から明らかな様に、本発明のＬＳＩの製造方
法によれば、メタル配線の施し方によって、使用装置に
存在する電源だけで動作するＬＳＩを提供することがで
きる。従って、使用装置にＬＳＩ用の特別の電源を設け
る必要がなく、使用装置の設計・製造を簡単化し、かつ
安価にすることができる。
法によれば、メタル配線の施し方によって、使用装置に
存在する電源だけで動作するＬＳＩを提供することがで
きる。従って、使用装置にＬＳＩ用の特別の電源を設け
る必要がなく、使用装置の設計・製造を簡単化し、かつ
安価にすることができる。
第１図は本発明のＬＳＩの製造方法によってメタル配線
を施して得られるＬＳＩの内部回路の一例を示す図、第
２図および第３図は本発明のＬＳＩの製造方法によって
メタル配線を施して得られるＬＳＩの入力レベル変換回
路の一例を示す図、第４図及び第５図は本発明のＬＳＩ
製造方法によってメタル配線を施して得られるＬＳＩの
出力レベル変換回路の一例を示す図、第６図は本発明の
ＬＳＩの製造方法によってメタル配線を施して得られる
ＬＳＩの一例を示すブロック図である。 ５，６，８，17，18，19，25，26，27，28……端子、13
……ＤＴＬ回路、14……レベル変換部、15，23……カレ
ントスイッチ、16……エミッタフォロワ、24……ＴＴＬ
出力部、29……内部回路、30……出力レベル変換回路。
を施して得られるＬＳＩの内部回路の一例を示す図、第
２図および第３図は本発明のＬＳＩの製造方法によって
メタル配線を施して得られるＬＳＩの入力レベル変換回
路の一例を示す図、第４図及び第５図は本発明のＬＳＩ
製造方法によってメタル配線を施して得られるＬＳＩの
出力レベル変換回路の一例を示す図、第６図は本発明の
ＬＳＩの製造方法によってメタル配線を施して得られる
ＬＳＩの一例を示すブロック図である。 ５，６，８，17，18，19，25，26，27，28……端子、13
……ＤＴＬ回路、14……レベル変換部、15，23……カレ
ントスイッチ、16……エミッタフォロワ、24……ＴＴＬ
出力部、29……内部回路、30……出力レベル変換回路。
Claims (1)
- 【請求項１】マスタースライスＬＳＩにメタル配線を施
してＬＳＩを完成させるＬＳＩの製造方法において、メ
タル配線の施し方によって動作する電源電圧を選択でき
るマスタースライスＬＳＩを用い、入力レベル変換回路
と内部回路と出力レベル変換回路の各電源ラインを分離
してメタル配線を施し、かつ完成したＬＳＩを搭載する
使用装置に存在する特定レベルの電圧源を選択し、上記
選択した電圧源だけで入力レベル変換回路と内部回路と
出力レベル変換回路が動作する様に、メタル配線を施す
ことを特徴とするＬＳＩの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60034559A JPH0620119B2 (ja) | 1985-02-25 | 1985-02-25 | Ｌｓｉの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60034559A JPH0620119B2 (ja) | 1985-02-25 | 1985-02-25 | Ｌｓｉの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61194846A JPS61194846A (ja) | 1986-08-29 |
| JPH0620119B2 true JPH0620119B2 (ja) | 1994-03-16 |
Family
ID=12417667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60034559A Expired - Lifetime JPH0620119B2 (ja) | 1985-02-25 | 1985-02-25 | Ｌｓｉの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0620119B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0831579B2 (ja) * | 1987-03-25 | 1996-03-27 | 日本電気株式会社 | モノリシツク集積回路 |
| EP0305136A3 (en) * | 1987-08-21 | 1990-01-10 | Toyota Jidosha Kabushiki Kaisha | Manual transmission for motor vehicle |
-
1985
- 1985-02-25 JP JP60034559A patent/JPH0620119B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61194846A (ja) | 1986-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5539778A (en) | Reception comparator | |
| US5338987A (en) | High speed, low power high common mode range voltage mode differential driver circuit | |
| EP0137844B1 (en) | Ttl-ecl input translation with and/nand function | |
| JPH0876901A (ja) | 電流切換え型バス・ドライバ | |
| US4994690A (en) | Split level bus | |
| EP0317143B1 (en) | ECL/TTL level converter with TTL tristate output and ECL control input | |
| GB1367205A (en) | Ternary logic circuits | |
| EP0068883A2 (en) | A level converter circuit | |
| JPH0620119B2 (ja) | Ｌｓｉの製造方法 | |
| US4977339A (en) | Semiconductor integrated circuit having a MOS transistor with a threshold level to enable a level conversion | |
| JPH02113720A (ja) | 差動エミッタ―結合論理回路 | |
| JP3407848B2 (ja) | 信号伝送用インタフェース回路 | |
| US4743781A (en) | Dotting circuit with inhibit function | |
| KR910010876A (ko) | Ecl회로를 갖는 반도체 집적회로 | |
| JP2944253B2 (ja) | 論理信号伝達回路 | |
| JPS59215122A (ja) | トランジスタ回路 | |
| JPH022207A (ja) | 真のｔｔｌから真のｅｃｌへの双方向伝送回路 | |
| JPH06152380A (ja) | 半導体集積回路の出力バッファ回路 | |
| JPH03106220A (ja) | 信号レベル変換のための回路装置 | |
| SU1188862A1 (ru) | @ -Триггер | |
| JPS643407B2 (ja) | ||
| JPS56106427A (en) | Transister logical circuit | |
| JPH0715675B2 (ja) | シリアルインタ−フエ−ス回路 | |
| JPH0156569B2 (ja) | ||
| JPH05304461A (ja) | 半導体集積回路 |