JPH0620125B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0620125B2 JPH0620125B2 JP1073964A JP7396489A JPH0620125B2 JP H0620125 B2 JPH0620125 B2 JP H0620125B2 JP 1073964 A JP1073964 A JP 1073964A JP 7396489 A JP7396489 A JP 7396489A JP H0620125 B2 JPH0620125 B2 JP H0620125B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- barrier
- semiconductor region
- electrode
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/60—Schottky-barrier diodes
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置に関し、詳細には、整流障壁（Ｐn
接合又はショット障壁）が高耐圧化された半導体装置に
関する。
接合又はショット障壁）が高耐圧化された半導体装置に
関する。
従来技術及びその解決すべき課題 Ｐn接合（Ｐin接合を含む）やショットキ障壁（ショッ
トキバリア）では、これらの周辺部分における耐圧（以
下、周辺耐圧と言う）が、これらの中央部での耐圧（以
下、バルク耐圧と言う）に比べて低下する傾向が著し
く、高耐圧化が困難であるという問題を有する。
トキバリア）では、これらの周辺部分における耐圧（以
下、周辺耐圧と言う）が、これらの中央部での耐圧（以
下、バルク耐圧と言う）に比べて低下する傾向が著し
く、高耐圧化が困難であるという問題を有する。
この問題を解決するため、フィールドプレートを設けた
構造、ガードリングを設けた構造、あるいはその両方を
組合せた構造が広く使われている。しかしながら、上記
の構造では、高耐圧化の効果が十分に得られないのか実
情である。
構造、ガードリングを設けた構造、あるいはその両方を
組合せた構造が広く使われている。しかしながら、上記
の構造では、高耐圧化の効果が十分に得られないのか実
情である。
そこで、本発明の目的は、上記の問題を解決し、高耐圧
化効果が大きく、かつ高耐圧化を確実に達成することが
できる構造を提供することにある。
化効果が大きく、かつ高耐圧化を確実に達成することが
できる構造を提供することにある。
課題を解決するための手段 第１の発明による半導体装置は、第１の導電型を有する
第１の半導体領域と、電極を備えて第１の半導体領域と
の間に整流障壁を形成するように第１の半導体領域に隣
接して形成された整流障壁形成手段と、第１の導電型と
反対の導電型である第２の導電型を有し且つ整流障壁を
包囲して形成された第２の半導体領域とを備えている。
この半導体装置では、第１の導電型と反対の導電型であ
る第２の導電型を有する接続領域を、第２の半導体領域
の内側で整流障壁を有し且つ第１の半導体領域に隣接し
て形成する。接続領域の深さは第２の半導体領域の深さ
より深い。接続領域の不純物濃度は第２の半導体領域の
不純物濃度より高い。第２の半導体領域の電極側の端部
の電極から離間した側の端部との間の長さは接続領域の
電極の外縁から外側に張り出した長さよりも大きい。電
極に電気的に接続された接続領域を介して第２の半導体
領域を電極に電気的に接続する。整流障壁に逆電圧を印
加したときに、第２の半導体領域の整流障壁に近い側の
端部と整流障壁からの遠い側の端部との間に電位差が生
じる。
第１の半導体領域と、電極を備えて第１の半導体領域と
の間に整流障壁を形成するように第１の半導体領域に隣
接して形成された整流障壁形成手段と、第１の導電型と
反対の導電型である第２の導電型を有し且つ整流障壁を
包囲して形成された第２の半導体領域とを備えている。
この半導体装置では、第１の導電型と反対の導電型であ
る第２の導電型を有する接続領域を、第２の半導体領域
の内側で整流障壁を有し且つ第１の半導体領域に隣接し
て形成する。接続領域の深さは第２の半導体領域の深さ
より深い。接続領域の不純物濃度は第２の半導体領域の
不純物濃度より高い。第２の半導体領域の電極側の端部
の電極から離間した側の端部との間の長さは接続領域の
電極の外縁から外側に張り出した長さよりも大きい。電
極に電気的に接続された接続領域を介して第２の半導体
領域を電極に電気的に接続する。整流障壁に逆電圧を印
加したときに、第２の半導体領域の整流障壁に近い側の
端部と整流障壁からの遠い側の端部との間に電位差が生
じる。
また、第２の発明による半導体装置は、第１の導電型を
有する第１の半導体領域と、第１の半導体領域に隣接し
て第１の半導体領域との間にショットキバリアを形成す
るバリアを形成するバリア電極と、第１の導電型と反対
の導電型である第２の導電型を有し且つショットキバリ
アを包囲して形成された第２の半導体領域を備えてい
る。この半導体装置である第２の導電型を有する接続領
域を、第２の半導体領域の内側でショットキバリアを包
囲し且つ第１の半導体領域に隣接して形成する。
有する第１の半導体領域と、第１の半導体領域に隣接し
て第１の半導体領域との間にショットキバリアを形成す
るバリアを形成するバリア電極と、第１の導電型と反対
の導電型である第２の導電型を有し且つショットキバリ
アを包囲して形成された第２の半導体領域を備えてい
る。この半導体装置である第２の導電型を有する接続領
域を、第２の半導体領域の内側でショットキバリアを包
囲し且つ第１の半導体領域に隣接して形成する。
接続領域の深さと不純物濃度は第１の発明と同様であ
る。第２の半導体領域のバリア電極側と端部とバリア電
極から離間した端部との間の長さは接続領域のバリア電
極の外縁から外側に張り出した長さよりも大きい。バリ
ア電極に電気的に接続された接続領域を介して第２の半
導体領域をバリア電極に電気的に接続する。ショットキ
バリアに逆電圧を印加したときに、第２の半導体領域の
ショットキバリアの近い側の端部とショットキバリアか
ら遠い側の端部との間に電位差が生じる。
る。第２の半導体領域のバリア電極側と端部とバリア電
極から離間した端部との間の長さは接続領域のバリア電
極の外縁から外側に張り出した長さよりも大きい。バリ
ア電極に電気的に接続された接続領域を介して第２の半
導体領域をバリア電極に電気的に接続する。ショットキ
バリアに逆電圧を印加したときに、第２の半導体領域の
ショットキバリアの近い側の端部とショットキバリアか
ら遠い側の端部との間に電位差が生じる。
作 用 第１の発明では、整流障壁に逆電圧が印加されたとき、
整流障壁から広がる空乏層のみならず、第１の半導体領
域と接続領域及び第２の半導体領域との間に形成された
Ｐｎ接合から広がる空乏層も発生し、これらが連続す
る。第２の半導体領域は、電極側の端部と電極から離間
した側の端部との間の長さ大きく、第１の半導体領域に
対して絶縁膜を介さない形のフィールドプレートとして
良好に作用し、且つ導体性のフィールドプレートよりも
電界集中緩和効果の大きい高抵抗フィールドプレートと
して作用する。したって、整流障壁の周辺部分での電界
集中を大幅に緩和する。
整流障壁から広がる空乏層のみならず、第１の半導体領
域と接続領域及び第２の半導体領域との間に形成された
Ｐｎ接合から広がる空乏層も発生し、これらが連続す
る。第２の半導体領域は、電極側の端部と電極から離間
した側の端部との間の長さ大きく、第１の半導体領域に
対して絶縁膜を介さない形のフィールドプレートとして
良好に作用し、且つ導体性のフィールドプレートよりも
電界集中緩和効果の大きい高抵抗フィールドプレートと
して作用する。したって、整流障壁の周辺部分での電界
集中を大幅に緩和する。
また、第２の発明では、ショットキバリアに逆電圧が印
加されたとき、ショットキバリアから広がる空乏層のみ
ならず、第１の半導体領域と接続領域との間に形成され
る第１のＰｎ接合及び第１の半導体領域と第２の半導体
領域との間に形成される第２のＰｎ接合から広がる空乏
層も発生し、これらが連続する。第２の半導体領域はバ
リア電極側の端部とバリア電極から離間した側の端部と
間の長さが大きく、第１の半導体領域に対して絶縁膜を
介さない形のフィールドプレートとして良好に作用す
る。したがって、ショットキバリアの周辺部分での電界
集中を大幅に緩和する。また、接続領域は第２の半導体
領域よりも不純物濃度が高く且つ第２の半導体領域より
も深く形成されているから、第１及び第２のＰｎ接合か
ら延びる空乏層が電極に到達してパンチスループレーク
ダウンが生じることを防止できる。
加されたとき、ショットキバリアから広がる空乏層のみ
ならず、第１の半導体領域と接続領域との間に形成され
る第１のＰｎ接合及び第１の半導体領域と第２の半導体
領域との間に形成される第２のＰｎ接合から広がる空乏
層も発生し、これらが連続する。第２の半導体領域はバ
リア電極側の端部とバリア電極から離間した側の端部と
間の長さが大きく、第１の半導体領域に対して絶縁膜を
介さない形のフィールドプレートとして良好に作用す
る。したがって、ショットキバリアの周辺部分での電界
集中を大幅に緩和する。また、接続領域は第２の半導体
領域よりも不純物濃度が高く且つ第２の半導体領域より
も深く形成されているから、第１及び第２のＰｎ接合か
ら延びる空乏層が電極に到達してパンチスループレーク
ダウンが生じることを防止できる。
実施例 本発明の一実施例に係わるショットキバリアダイオード
とその製造方法について、以下に第１図及び第２図を参
照して説明する。
とその製造方法について、以下に第１図及び第２図を参
照して説明する。
第１図（Ａ）に示すショットキバリアダイアードを製作
する際には、まず、第１図（Ｂ）に示すように、ＧaＡs
から成るｎ+型領域（２）の上に、ＧaＡsのエピタキシ
ャル成長法により高抵抗のｎ型領域（３）を形成した半
導体基板（１）を用意する。ｎ型領域（３）の不純物濃
度は約１．８×１０15cm-3厚さは１５μｍである。
する際には、まず、第１図（Ｂ）に示すように、ＧaＡs
から成るｎ+型領域（２）の上に、ＧaＡsのエピタキシ
ャル成長法により高抵抗のｎ型領域（３）を形成した半
導体基板（１）を用意する。ｎ型領域（３）の不純物濃
度は約１．８×１０15cm-3厚さは１５μｍである。
次に第１図（Ｃ）に示すように、半導体基板（１）にＺ
ｎ（亜鉛）を選択拡散してＰ＋型領域（４）及び第１の
Ｐn接合（５）を形成する。Ｐ＋型領域（４）はその表
面が半導体基板（１）の上面に露出しており、第２図に
示すようにＰ−型領域（６）の内側でショットキバリア
（１０）を包囲し且つｎ型領域（３）に隣接して環状に
形成されている。Ｐ＋型領域（４）の表面不純物濃度は
約５×１０19cm-3、厚さは２．５μｍである。
ｎ（亜鉛）を選択拡散してＰ＋型領域（４）及び第１の
Ｐn接合（５）を形成する。Ｐ＋型領域（４）はその表
面が半導体基板（１）の上面に露出しており、第２図に
示すようにＰ−型領域（６）の内側でショットキバリア
（１０）を包囲し且つｎ型領域（３）に隣接して環状に
形成されている。Ｐ＋型領域（４）の表面不純物濃度は
約５×１０19cm-3、厚さは２．５μｍである。
次に、半導体表面（１）と上面にＺｎを選択的にイオン
注入（高電界中でイオンを加速して半導体基板に打ち込
む方法）にした後に、半導体基板（１）に８００℃、５
分間の熱処理を施して、第１図（Ｄ）に示すようにＰ＋
型領域（４）に隣接するＰ-型領域（６）と第２のＰn接
合（７）を形成する。Ｐ-型領域（６）のシート抵抗は
Ｐ＋型領域（４）のそれよりもはるかに大きき約１００
ＫΩ／□となっており、Ｐ-型領域（６）は、その表面
が半導体基板（１）の上面に露出しており、環状に形成
されている。
注入（高電界中でイオンを加速して半導体基板に打ち込
む方法）にした後に、半導体基板（１）に８００℃、５
分間の熱処理を施して、第１図（Ｄ）に示すようにＰ＋
型領域（４）に隣接するＰ-型領域（６）と第２のＰn接
合（７）を形成する。Ｐ-型領域（６）のシート抵抗は
Ｐ＋型領域（４）のそれよりもはるかに大きき約１００
ＫΩ／□となっており、Ｐ-型領域（６）は、その表面
が半導体基板（１）の上面に露出しており、環状に形成
されている。
Ｐ+（４）の深さはＰ-型領域（６）の深さより深い。Ｐ
+領域（４）の不純物濃度はＰ-領域（６）の不純物濃度
より高い。Ｐ-型領域（６）のバリア電極（１１）側の
端部とバリア電極（１１）から離間した側と端部との間
の長さはＰ+型領域（４）のバリア電極（１１）の外縁
から外側に張り出した長さよりも大きい。バリア電極
（１１）に電気的に接続されたＰ+型領域（４）を介し
てＰ-型領域（６）をバリア電極（１１）に電気的に接
続する。ショットキバリア（１０）に逆電圧を印加した
ときに、Ｐ-型領域（６）のショットキバリア（１０）
に近い側の端部とショットキバリア（１０）から遠い側
の端部との間に電位差が生じる。
+領域（４）の不純物濃度はＰ-領域（６）の不純物濃度
より高い。Ｐ-型領域（６）のバリア電極（１１）側の
端部とバリア電極（１１）から離間した側と端部との間
の長さはＰ+型領域（４）のバリア電極（１１）の外縁
から外側に張り出した長さよりも大きい。バリア電極
（１１）に電気的に接続されたＰ+型領域（４）を介し
てＰ-型領域（６）をバリア電極（１１）に電気的に接
続する。ショットキバリア（１０）に逆電圧を印加した
ときに、Ｐ-型領域（６）のショットキバリア（１０）
に近い側の端部とショットキバリア（１０）から遠い側
の端部との間に電位差が生じる。
次に、半導体基板（１）の上面全域にＴｉ（チタン）薄
層とＡｌ（アルミニウム）層を連続して真空蒸着して、
その蒸着層の周辺側をエッチング除去し、第１図（Ｅ）
に示すようにＴi薄層（８）とＡｌ層（９）を形成す
る。Ｔi薄層（８）は厚さ約５０Åと極薄の膜であり、
Ａｌ層（９）は厚さ約２μｍ（２００Å）の膜であるＴ
iとＡｌはいずれもＧaＡsとの間にショットキバリアを
形成する金属であるから、Ｔi薄層（８）及びＡｌ層
（９）はｎ型領域（３）との界面にショットキバリア
（１０）を形成する。しかしながら、Ｔi薄層（８）が
ショットキバリア（１０）の形成にどのように関与して
いるかは明らかでない。しかし、このことは、本願にと
って重要なことではないので、Ｔi薄層（８）とＡｌ層
（９）を合わせてバリア電極（１１）と呼ぶ。バリア電
極（１１）は、第１図（Ｅ）に示すように、その周辺側
でＰ＋型領域（接続領域）（４）に電気的に接続されて
いる。バリア電極（１１）はＰ＋型領域（４）との界面
にはショットキバリアを形成せず、両者は実質的にオー
ミック接触をしていると見なせる。バリア電極（１１）
とｎ型領域（３）との界面に形成されたショットキバリ
ア（１０）は、第２図に示すようにＰ＋型領域（４）と
Ｐ-型領域（６）に順次隣接して包囲されている。第２
図の各部の寸法を例示すると次の通りである。バリア電
極（１１）の幅ａは約９００μｍ、バリア電極（１１）
の外周端からＰ＋型領域（４）の外周端までの幅ｂは約
２０μｍ、Ｐ-型領域（６）の幅ｃは約５０〜８０μ
ｍ、Ｐ-型領域（６）の外周端とｎ型領域（３）の外周
端との間の幅ｄは約５０μｍである。半導体基板（１）
を下面全域には、Ａu（金）とＧe（ゲルマニウム）の合
金とＡuを連続して真空蒸着してオーミック電極（１
２）を形成する。
層とＡｌ（アルミニウム）層を連続して真空蒸着して、
その蒸着層の周辺側をエッチング除去し、第１図（Ｅ）
に示すようにＴi薄層（８）とＡｌ層（９）を形成す
る。Ｔi薄層（８）は厚さ約５０Åと極薄の膜であり、
Ａｌ層（９）は厚さ約２μｍ（２００Å）の膜であるＴ
iとＡｌはいずれもＧaＡsとの間にショットキバリアを
形成する金属であるから、Ｔi薄層（８）及びＡｌ層
（９）はｎ型領域（３）との界面にショットキバリア
（１０）を形成する。しかしながら、Ｔi薄層（８）が
ショットキバリア（１０）の形成にどのように関与して
いるかは明らかでない。しかし、このことは、本願にと
って重要なことではないので、Ｔi薄層（８）とＡｌ層
（９）を合わせてバリア電極（１１）と呼ぶ。バリア電
極（１１）は、第１図（Ｅ）に示すように、その周辺側
でＰ＋型領域（接続領域）（４）に電気的に接続されて
いる。バリア電極（１１）はＰ＋型領域（４）との界面
にはショットキバリアを形成せず、両者は実質的にオー
ミック接触をしていると見なせる。バリア電極（１１）
とｎ型領域（３）との界面に形成されたショットキバリ
ア（１０）は、第２図に示すようにＰ＋型領域（４）と
Ｐ-型領域（６）に順次隣接して包囲されている。第２
図の各部の寸法を例示すると次の通りである。バリア電
極（１１）の幅ａは約９００μｍ、バリア電極（１１）
の外周端からＰ＋型領域（４）の外周端までの幅ｂは約
２０μｍ、Ｐ-型領域（６）の幅ｃは約５０〜８０μ
ｍ、Ｐ-型領域（６）の外周端とｎ型領域（３）の外周
端との間の幅ｄは約５０μｍである。半導体基板（１）
を下面全域には、Ａu（金）とＧe（ゲルマニウム）の合
金とＡuを連続して真空蒸着してオーミック電極（１
２）を形成する。
次に、第１図（Ａ）に示すように、半導体基板（１）の
上面全域にプラズマＣＶＤ又は光ＣＶＤによってシリコ
ン酸化膜を形成する。続いて、素子中央部のシリコン酸
化膜をエッチング除去して開口（１３）を有するシリコ
ン酸化膜（１４）を形成する。更に、ＴiとＡｌを連続
して真空蒸着し、この蒸着層の素子周辺側をエッチング
除去して外部接続用の電極（１５）を形成する。電極
（１５）はシリコン酸化膜（１４）の開口（１３）を通
じてバリア電極（１１）と電気的に接続されている。な
お、電極（１５）の周端部はバリア電極（１１）の周端
部よりも外側に位置しており、バリア電極（１１）の外
周端よりも外側に延在した膨分は補助的なフィールドプ
レートとして作用する。
上面全域にプラズマＣＶＤ又は光ＣＶＤによってシリコ
ン酸化膜を形成する。続いて、素子中央部のシリコン酸
化膜をエッチング除去して開口（１３）を有するシリコ
ン酸化膜（１４）を形成する。更に、ＴiとＡｌを連続
して真空蒸着し、この蒸着層の素子周辺側をエッチング
除去して外部接続用の電極（１５）を形成する。電極
（１５）はシリコン酸化膜（１４）の開口（１３）を通
じてバリア電極（１１）と電気的に接続されている。な
お、電極（１５）の周端部はバリア電極（１１）の周端
部よりも外側に位置しており、バリア電極（１１）の外
周端よりも外側に延在した膨分は補助的なフィールドプ
レートとして作用する。
こうして製作されたショットキバリアダイオードによれ
ば、高耐厚が高い歩留りで得られるし、従来のフィール
ドプレート構造、ガードリング構造で顕著に見られる耐
のバラツキも少ない。また、フィールドプレート構造で
見られる耐圧特性の熱的不安定性も解消されている。
ば、高耐厚が高い歩留りで得られるし、従来のフィール
ドプレート構造、ガードリング構造で顕著に見られる耐
のバラツキも少ない。また、フィールドプレート構造で
見られる耐圧特性の熱的不安定性も解消されている。
高耐圧化が達成されるのは、Ｐ-型領域（６）がｎ型領
域（３）に対して絶縁膜を介さない形の高抵抗性のＰn
接合型フィールドプレートとして作用していることによ
る。即ち、Ｐ-型領域（６）はｎ形領域（３）との界面
にＰn接合（７）を形成するとともに、導体によるフィ
ールドプレートより電界集中緩和効果の大きい高抵抗フ
ィールドプレートとなっている。即ち、ショットキバリ
ア（１０）に逆電圧を印加すると、ショットキバリア
（１０）を通じて微少な漏れ電流が流れるとともに、第
１のＰn接合（５）及び第２のＰn接合（７）を通る微少
な漏れ電流を流れる。ここで、逆電圧印加回路は、アノ
ードを構成するバリア電極（１１）とカソードを構成す
るオーミック電極（１２）に接続され、Ｐ＋型領域
（４）及びＰ−型領域（６）には直接に接続されていな
い。したがって、Ｐ＋型領域（４）及びＰ-領域（６）
を流れる漏れ電流はバリア電極（１１）に流れ込む。Ｐ
-型領域（６）は高抵抗層であるから、この微少な漏れ
電流に基づいて横方向に電位勾配が生じる。つまり、Ｐ
-型領域（６）の電位分布は、ショットキバリア（１
０）側で電位が低く、ショットキバリア（１０）から遠
ざかるにつれて電位が高くなる。したがって、第２のＰ
n接合（７）に印加される逆電圧は、ショットキバリア
（１０）側で大きく、ショットキバリア（１０）から遠
ざかるにつれて小さくなる。このため、第２のＰｎ接合
（７）から延びる空乏層は、Ｐ-型領域（６）の先端側
に行くにつれてその広がり幅が小さく形成される。Ｐ＋
型領域（４）は、Ｐ-型領域（６）に比べてそのシート
抵抗は桁違いに小さく、漏れ電流に基づく横方向の電位
勾配は実質的生じない。第２のＰn接合（７）は、第１
のＰn接合（５）を介してショットキバリア（１０）と
連続しており、ショットキバリア（１０）に逆電圧が印
加されると、ショットキバリア（１０）から延びる空乏
層と第１のＰn接合（５）から延びる空乏層と第２のＰn
接合（７）から延びる空乏層とが連続して一体化して、
結果として電界集中を良好に緩和するなめらかな空乏層
が形成される。このため、バリア電極（１１）の周縁近
傍〔Ｐ＋型領域（４）の下部近傍〕に生じる電界集中が
有効に緩和され、ショットキバリア（１０）の周辺耐圧
が向上する。なお、Ｐ＋型領域（４）は、Ｐ-型領域
（６）を設けない構造とした場合に、周知のガードリン
グ領域として機能し、ショットキバリア（１０）の周辺
耐圧を向上するように作用する。したがって、本実施例
のショットキバリアダイオードは、Ｐ＋型領域（４）の
周辺耐圧を向上しているとも言える。バリア電極（１
１）に印加される逆電圧が大きくなると、Ｐ-型領域
（６）の外周端での電界が強まり、Ｐ-（６）の外周端
の複数の微少領域で局部的なブレークダウンが生じるこ
とがあり得る。従来のショットキバリアダイオードで
は、この微少領域でのブレークダウンが引き金となって
大きな逆方向電流が流れるが、本発明に基づく第１図
（Ａ）のショットキバリアダイオードでは、Ｐ-型領域
（６）が高抵抗層であるから、Ｐ-型領域（６）の抵抗
分による電流制限が働いて、逆電流の増大が抑制され
る。このとき、Ｐ−型領域（６）は、上記のブレークダ
ウンに基づく漏れ電流によって、ショットキバリア（１
０）に近い側の端部とショットキバリア（１０）から遠
い側の端部との間の電位差が増大し、ショットキバリア
（１０）に印加する電圧を増加しても、第２のＰn接合
（７）の外周端に加わる電圧はさほど増大しなくなる。
したがって、第２のＰn接合（７）の外周端で新たなブ
レークダウンが生じ難く、漏れ電流があまり増加しない
状態が長く続く。
域（３）に対して絶縁膜を介さない形の高抵抗性のＰn
接合型フィールドプレートとして作用していることによ
る。即ち、Ｐ-型領域（６）はｎ形領域（３）との界面
にＰn接合（７）を形成するとともに、導体によるフィ
ールドプレートより電界集中緩和効果の大きい高抵抗フ
ィールドプレートとなっている。即ち、ショットキバリ
ア（１０）に逆電圧を印加すると、ショットキバリア
（１０）を通じて微少な漏れ電流が流れるとともに、第
１のＰn接合（５）及び第２のＰn接合（７）を通る微少
な漏れ電流を流れる。ここで、逆電圧印加回路は、アノ
ードを構成するバリア電極（１１）とカソードを構成す
るオーミック電極（１２）に接続され、Ｐ＋型領域
（４）及びＰ−型領域（６）には直接に接続されていな
い。したがって、Ｐ＋型領域（４）及びＰ-領域（６）
を流れる漏れ電流はバリア電極（１１）に流れ込む。Ｐ
-型領域（６）は高抵抗層であるから、この微少な漏れ
電流に基づいて横方向に電位勾配が生じる。つまり、Ｐ
-型領域（６）の電位分布は、ショットキバリア（１
０）側で電位が低く、ショットキバリア（１０）から遠
ざかるにつれて電位が高くなる。したがって、第２のＰ
n接合（７）に印加される逆電圧は、ショットキバリア
（１０）側で大きく、ショットキバリア（１０）から遠
ざかるにつれて小さくなる。このため、第２のＰｎ接合
（７）から延びる空乏層は、Ｐ-型領域（６）の先端側
に行くにつれてその広がり幅が小さく形成される。Ｐ＋
型領域（４）は、Ｐ-型領域（６）に比べてそのシート
抵抗は桁違いに小さく、漏れ電流に基づく横方向の電位
勾配は実質的生じない。第２のＰn接合（７）は、第１
のＰn接合（５）を介してショットキバリア（１０）と
連続しており、ショットキバリア（１０）に逆電圧が印
加されると、ショットキバリア（１０）から延びる空乏
層と第１のＰn接合（５）から延びる空乏層と第２のＰn
接合（７）から延びる空乏層とが連続して一体化して、
結果として電界集中を良好に緩和するなめらかな空乏層
が形成される。このため、バリア電極（１１）の周縁近
傍〔Ｐ＋型領域（４）の下部近傍〕に生じる電界集中が
有効に緩和され、ショットキバリア（１０）の周辺耐圧
が向上する。なお、Ｐ＋型領域（４）は、Ｐ-型領域
（６）を設けない構造とした場合に、周知のガードリン
グ領域として機能し、ショットキバリア（１０）の周辺
耐圧を向上するように作用する。したがって、本実施例
のショットキバリアダイオードは、Ｐ＋型領域（４）の
周辺耐圧を向上しているとも言える。バリア電極（１
１）に印加される逆電圧が大きくなると、Ｐ-型領域
（６）の外周端での電界が強まり、Ｐ-（６）の外周端
の複数の微少領域で局部的なブレークダウンが生じるこ
とがあり得る。従来のショットキバリアダイオードで
は、この微少領域でのブレークダウンが引き金となって
大きな逆方向電流が流れるが、本発明に基づく第１図
（Ａ）のショットキバリアダイオードでは、Ｐ-型領域
（６）が高抵抗層であるから、Ｐ-型領域（６）の抵抗
分による電流制限が働いて、逆電流の増大が抑制され
る。このとき、Ｐ−型領域（６）は、上記のブレークダ
ウンに基づく漏れ電流によって、ショットキバリア（１
０）に近い側の端部とショットキバリア（１０）から遠
い側の端部との間の電位差が増大し、ショットキバリア
（１０）に印加する電圧を増加しても、第２のＰn接合
（７）の外周端に加わる電圧はさほど増大しなくなる。
したがって、第２のＰn接合（７）の外周端で新たなブ
レークダウンが生じ難く、漏れ電流があまり増加しない
状態が長く続く。
また、Ｐ＋型領域（４）は、バリア電極（１１）とＰ-
型領域（６）との接続領域として良好に作用する。即
ち、逆電圧が増大すると、第２のＰｎ接合（７）から延
びる空乏層がＰ-型領域（６）に幅広に形成される。こ
の空乏層がバリア電極（１１）に到達するとパンチスル
ーブレークダウンが生じ、オーミック電極（１２）から
バリア電極（１１）に向かって大きな逆電流が流れる。
本実施例では、接続領域であるＰ＋型領域（４）の不純
物濃度はＰ-型領域（６）に比べて桁違いに高く、Ｐ＋
型領域（４）は高不純物濃度の半導体領域となってい
る。したがって、Ｐ＋型領域（４）では上記の空乏層が
広がり難く、これら空乏層がバリア電極（１１）に到達
することが防止されている。
型領域（６）との接続領域として良好に作用する。即
ち、逆電圧が増大すると、第２のＰｎ接合（７）から延
びる空乏層がＰ-型領域（６）に幅広に形成される。こ
の空乏層がバリア電極（１１）に到達するとパンチスル
ーブレークダウンが生じ、オーミック電極（１２）から
バリア電極（１１）に向かって大きな逆電流が流れる。
本実施例では、接続領域であるＰ＋型領域（４）の不純
物濃度はＰ-型領域（６）に比べて桁違いに高く、Ｐ＋
型領域（４）は高不純物濃度の半導体領域となってい
る。したがって、Ｐ＋型領域（４）では上記の空乏層が
広がり難く、これら空乏層がバリア電極（１１）に到達
することが防止されている。
更に、本実施例のショットキバリアダイオードでは、前
述のように電極（１５）のバリア電極（１１）から外側
に延びた部分が補助的フィールドプレート（第２のフィ
ールドプレート）として作用し、高速転流時おける耐圧
（以下、単に高速耐圧という）を向上できる。即ち、高
速転流時において、Ｐ-型領域（６）は、その下方のｎ
型領域（３）と相俟って抵抗と容量から構成される分布
定数回路（または集中定数回路）を形成すると考えられ
る。このため、高速点流時においては、P-型領域（６）
の電位分布が上記分布定数回路の時定数をもって形成さ
れる。即ち、Ｐ-型領域（６）の電位分布が印加された
逆電圧に対応した電位分布になるまでに時間的な遅れが
生じる。したがって、高速転流時は第２のＰn接合
（７）から延びる空乏層（抵抗性Ｐn接合型フィールド
プレートに基づく空乏層）が電界集中を良好に緩和する
空乏層、即ち印加された逆電圧に対応した空乏層となる
までに時間がかかり、定常時に比べてアラバンシェ降伏
が起こり易い状態にある。結果として、第２のフィール
ドプレートがない場合の高速耐圧は、定常時の耐圧、即
ち、直流電圧印加時の耐圧（以下、単に直流耐圧と言
う）よりも低下し易い。本実施例のショットキバリアダ
イオードによれば、第２のフィールドプレートとその下
方のシリコン酸化膜（１４）、Ｐ-型領域（６）及びｎ
型領域（３）とが相俟って形成する分布定数回路の時定
数が無視できる程度に小さいから、高周波転流時には、
第２のフィールドプレートに基づく空乏層が応答性良く
形成され、この空乏層によって電界集中を良好に緩和す
ることができる。したがって、高速転流時においても定
常時とはほぼ等しい耐圧を得ることができる。また、本
実施例ではＰ-型領域（６）をイオン注入とその後の熱
処理で形成したので、第２のＰn接合（７）の漏れ電流
レベルが、Ｐ-型領域（６）の熱拡散等で形成して得ら
れるＰn接合の漏れ電流レベルよりも大きくなってい
る。したがって、高周波動作時の空乏層の応答性の点で
一段と有利となっている。なお、イオン注入とその後の
熱処理で形成したＰn接合であっても、漏れ電流のレベ
ルはショットキバリアの漏れ電流レベルに比べて桁違い
に小さい。したがって、本実施例のショットキバリアダ
イオードによれば、本出願人によって先に特願昭６２−
３０７１９６号として出願されているショットキバリア
型の抵抗性フィールドプレートにより高耐圧化構造より
も、漏れ電流レベルの小さい高耐圧化ショットキバリア
ダイオードを実現できると言える。高速転流時から定常
時に近づくにつれて、Ｐ-型領域（６）には印加された
逆電圧に対応した電位分布が形成され、この電位分布に
基づいて広がる空乏層によって電界集中が良好に緩和さ
れる。なお、直流耐圧は第２のフィールドプレートの有
無では耐圧レベルに差異が認められない。したがって、
定常時では、抵抗性Ｐn接合型フィールドプレートの効
果が強力であり、第２のフィールドプレートの作用は-
型領域（６）にシールドされることもあって弱いものと
考えられる。以上のように、本実施例のショットキバリ
アダイオードによれば、高耐圧が高い歩留まりで得ら
れ、かつ耐圧特性が安定であり、かつＧaＡsショットキ
バリアダイアードの特徴である高周波（高速）動作が大
電流・高耐圧化の条件の下で余裕をもって可能となる。
述のように電極（１５）のバリア電極（１１）から外側
に延びた部分が補助的フィールドプレート（第２のフィ
ールドプレート）として作用し、高速転流時おける耐圧
（以下、単に高速耐圧という）を向上できる。即ち、高
速転流時において、Ｐ-型領域（６）は、その下方のｎ
型領域（３）と相俟って抵抗と容量から構成される分布
定数回路（または集中定数回路）を形成すると考えられ
る。このため、高速点流時においては、P-型領域（６）
の電位分布が上記分布定数回路の時定数をもって形成さ
れる。即ち、Ｐ-型領域（６）の電位分布が印加された
逆電圧に対応した電位分布になるまでに時間的な遅れが
生じる。したがって、高速転流時は第２のＰn接合
（７）から延びる空乏層（抵抗性Ｐn接合型フィールド
プレートに基づく空乏層）が電界集中を良好に緩和する
空乏層、即ち印加された逆電圧に対応した空乏層となる
までに時間がかかり、定常時に比べてアラバンシェ降伏
が起こり易い状態にある。結果として、第２のフィール
ドプレートがない場合の高速耐圧は、定常時の耐圧、即
ち、直流電圧印加時の耐圧（以下、単に直流耐圧と言
う）よりも低下し易い。本実施例のショットキバリアダ
イオードによれば、第２のフィールドプレートとその下
方のシリコン酸化膜（１４）、Ｐ-型領域（６）及びｎ
型領域（３）とが相俟って形成する分布定数回路の時定
数が無視できる程度に小さいから、高周波転流時には、
第２のフィールドプレートに基づく空乏層が応答性良く
形成され、この空乏層によって電界集中を良好に緩和す
ることができる。したがって、高速転流時においても定
常時とはほぼ等しい耐圧を得ることができる。また、本
実施例ではＰ-型領域（６）をイオン注入とその後の熱
処理で形成したので、第２のＰn接合（７）の漏れ電流
レベルが、Ｐ-型領域（６）の熱拡散等で形成して得ら
れるＰn接合の漏れ電流レベルよりも大きくなってい
る。したがって、高周波動作時の空乏層の応答性の点で
一段と有利となっている。なお、イオン注入とその後の
熱処理で形成したＰn接合であっても、漏れ電流のレベ
ルはショットキバリアの漏れ電流レベルに比べて桁違い
に小さい。したがって、本実施例のショットキバリアダ
イオードによれば、本出願人によって先に特願昭６２−
３０７１９６号として出願されているショットキバリア
型の抵抗性フィールドプレートにより高耐圧化構造より
も、漏れ電流レベルの小さい高耐圧化ショットキバリア
ダイオードを実現できると言える。高速転流時から定常
時に近づくにつれて、Ｐ-型領域（６）には印加された
逆電圧に対応した電位分布が形成され、この電位分布に
基づいて広がる空乏層によって電界集中が良好に緩和さ
れる。なお、直流耐圧は第２のフィールドプレートの有
無では耐圧レベルに差異が認められない。したがって、
定常時では、抵抗性Ｐn接合型フィールドプレートの効
果が強力であり、第２のフィールドプレートの作用は-
型領域（６）にシールドされることもあって弱いものと
考えられる。以上のように、本実施例のショットキバリ
アダイオードによれば、高耐圧が高い歩留まりで得ら
れ、かつ耐圧特性が安定であり、かつＧaＡsショットキ
バリアダイアードの特徴である高周波（高速）動作が大
電流・高耐圧化の条件の下で余裕をもって可能となる。
変形例 本発明の前記実施例は種々の変更が可能である。
例えば、Ｐ-型領域（６）のシート抵抗は、素子の構
造、サイズによって効果的な範囲が変わるが、Ｐ-型領
域（６）の外周端でブレークダウンが起きた場合、この
ブレークダウンに基づく漏れ電流を十分に制限でき、ま
た、電界集中を良好に緩和する空乏層が形成されるよう
に１ＫΩ／□以上とするのが望ましい。
造、サイズによって効果的な範囲が変わるが、Ｐ-型領
域（６）の外周端でブレークダウンが起きた場合、この
ブレークダウンに基づく漏れ電流を十分に制限でき、ま
た、電界集中を良好に緩和する空乏層が形成されるよう
に１ＫΩ／□以上とするのが望ましい。
Ｐ-型領域（６）のショットキバリア（１０）に近い側
の端部とショットキバリア（１０）から遠い側の端部と
の間に電位差は、実用的には降伏電圧印加時において降
伏電圧の１／４以上、望ましくは１／２以上とするのが
よい。即ち、この程度の電位差が生じるように、Ｐ-型
領域（６）のシート抵抗、長さ、Ｐn接合（７）の逆方
向特性を設定すべきである。
の端部とショットキバリア（１０）から遠い側の端部と
の間に電位差は、実用的には降伏電圧印加時において降
伏電圧の１／４以上、望ましくは１／２以上とするのが
よい。即ち、この程度の電位差が生じるように、Ｐ-型
領域（６）のシート抵抗、長さ、Ｐn接合（７）の逆方
向特性を設定すべきである。
また、例えば、Ｐ-型領域（６）は半導体基板（１）の
上面にエピタキシャル成長によって形成してもよい。ま
た、Ｐ-型領域（６）は、熱拡散等で形成してもよい。
しかし、Ｐ-型領域（６）のシート抵抗を精度よく設定
できる点等においては、実施例のようにイオン注入を行
ってから熱処理を施す方法が有利である。即ち、イオン
注入を行いその後に熱処理を施す方法では、イオン注入
によってドーズ量を精度よく設定できるし、その後の熱
処理の条件（熱処理時間、熱処理温度等）によって漏れ
電流レベルを決定する要因であるＰn接合の結晶性及び
Ｐ-型領域（６）のシート抵抗を決定する要因であるイ
オン化率が決まる。したがって、イオン注入量及び熱処
理の条件を所定に選ぶことで、第２のＰn接合（７）の
漏れ電流レベル及びＰ-型領域（６）のシート抵抗を所
望に設定することができる。
上面にエピタキシャル成長によって形成してもよい。ま
た、Ｐ-型領域（６）は、熱拡散等で形成してもよい。
しかし、Ｐ-型領域（６）のシート抵抗を精度よく設定
できる点等においては、実施例のようにイオン注入を行
ってから熱処理を施す方法が有利である。即ち、イオン
注入を行いその後に熱処理を施す方法では、イオン注入
によってドーズ量を精度よく設定できるし、その後の熱
処理の条件（熱処理時間、熱処理温度等）によって漏れ
電流レベルを決定する要因であるＰn接合の結晶性及び
Ｐ-型領域（６）のシート抵抗を決定する要因であるイ
オン化率が決まる。したがって、イオン注入量及び熱処
理の条件を所定に選ぶことで、第２のＰn接合（７）の
漏れ電流レベル及びＰ-型領域（６）のシート抵抗を所
望に設定することができる。
ＧaＡs以外にもＡｌＧaＡs（砒化アルミニウム−ガリウ
ム）、ＧaＰ（燐化ガリウム）、ＩnＰ（燐化インジウ
ム）等のIII〜Ｖ属化合物半導体、他の化合物半導体、
更にはシリコンを用いた半導体装置にも有効である。
ム）、ＧaＰ（燐化ガリウム）、ＩnＰ（燐化インジウ
ム）等のIII〜Ｖ属化合物半導体、他の化合物半導体、
更にはシリコンを用いた半導体装置にも有効である。
集積回路中に形成した半導体装置にも適用してもよい
し、実施例とは半導体領域の導電型を反対としてもよ
い。また、Ｐn接合ダイオードにも適用できる。
し、実施例とは半導体領域の導電型を反対としてもよ
い。また、Ｐn接合ダイオードにも適用できる。
第１の半導体領域と第２の半導体領域と接続領域とが異
なる半導体材料で形成されてもよい。
なる半導体材料で形成されてもよい。
第２のフィールドプレートは抵抗体から成るフィールド
プレートとしてもよい。この抵抗性フィールドプレート
は一例として、電極（１５）を構成するＴi層を酸化し
て形成する。第２のフィールドプレートを抵抗性フィー
ルドプレートとした場合、高速転流時の変位電流に基づ
いて横方向に電位勾配が生じる。この結果、第２のフィ
ールドプレートの外周端での電界集中が緩和されて、高
速耐圧が直流耐圧レベルに安定して得られる半導体装置
を実現できる。
プレートとしてもよい。この抵抗性フィールドプレート
は一例として、電極（１５）を構成するＴi層を酸化し
て形成する。第２のフィールドプレートを抵抗性フィー
ルドプレートとした場合、高速転流時の変位電流に基づ
いて横方向に電位勾配が生じる。この結果、第２のフィ
ールドプレートの外周端での電界集中が緩和されて、高
速耐圧が直流耐圧レベルに安定して得られる半導体装置
を実現できる。
本実施例では、整流障壁に逆電圧が印加されたとき、整
流障壁から広がる空乏層のみならず、ｎ型領域３とＰ+
型領域４との間に形成される第１のＰ接合及びｎ型領域
３とＰ-型領域６との間に形成される第２のＰｎ接合か
ら広がる空乏層も発生し、これらが連続する。Ｐ-領域
６はｎ型領域３に対して絶縁膜を介さない形のフィール
ドプとして作用し、Ｐ-領域６に生ずる電位差に基づい
て「なめらかな空乏層」が形成される。この「なめらか
な空乏層」により、整流障壁の周辺近傍に生じる電界集
中が有効に緩和される。
流障壁から広がる空乏層のみならず、ｎ型領域３とＰ+
型領域４との間に形成される第１のＰ接合及びｎ型領域
３とＰ-型領域６との間に形成される第２のＰｎ接合か
ら広がる空乏層も発生し、これらが連続する。Ｐ-領域
６はｎ型領域３に対して絶縁膜を介さない形のフィール
ドプとして作用し、Ｐ-領域６に生ずる電位差に基づい
て「なめらかな空乏層」が形成される。この「なめらか
な空乏層」により、整流障壁の周辺近傍に生じる電界集
中が有効に緩和される。
更に、不純物濃度の相対的に大きいＰ+型領域４を介し
てＰ-型領域６をバリア電極１１に接続し、Ｐ-型領域６
より深くＰ+型領域４を形成したので、逆電圧印加時に
バリア電極１１に空乏層が到達して発生するパンチスル
ーブレークダウンを防止することができる。
てＰ-型領域６をバリア電極１１に接続し、Ｐ-型領域６
より深くＰ+型領域４を形成したので、逆電圧印加時に
バリア電極１１に空乏層が到達して発生するパンチスル
ーブレークダウンを防止することができる。
発明の効果 本発明によれば、整流障壁の周辺近傍に生じる電界集中
を有効に緩和するとともに、パンチスルーブレークダウ
ンの発生を防止して、高耐圧で且つ信頼性の高い半導体
装置を得ることができる。
を有効に緩和するとともに、パンチスルーブレークダウ
ンの発生を防止して、高耐圧で且つ信頼性の高い半導体
装置を得ることができる。
第１図は本発明を実施したショットキバリアダイオード
の製造方法を示す工程図、第２図はショットキバリアダ
イオードの平面図である。 （１）……半導体基板、（２）……ｎ+型領域、（３）
……ｎ型領域（第１の導電型を有する第１の半導体領
域）、（４）……Ｐ＋型領域（接続領域）、（５）……
第１のＰn接合、（６）……Ｐ-型領域（第２の導電型を
有する第２の半導体領域）、（７）……第２のＰn接
合、（８）……Ｔi薄層、（９）……Ａｌ層、（１０）
……ショットキバリア（整流障壁）、（１１）……バリ
ア電極（整流障壁形成手段）、
の製造方法を示す工程図、第２図はショットキバリアダ
イオードの平面図である。 （１）……半導体基板、（２）……ｎ+型領域、（３）
……ｎ型領域（第１の導電型を有する第１の半導体領
域）、（４）……Ｐ＋型領域（接続領域）、（５）……
第１のＰn接合、（６）……Ｐ-型領域（第２の導電型を
有する第２の半導体領域）、（７）……第２のＰn接
合、（８）……Ｔi薄層、（９）……Ａｌ層、（１０）
……ショットキバリア（整流障壁）、（１１）……バリ
ア電極（整流障壁形成手段）、
Claims (2)
- 【請求項１】第１の導電型を有する第１の半導体領域
と、電極を備えて前記第１の半導体領域との間に整流障
壁を形成するように前記第１の半導体領域に隣接して形
成された整流障壁形成手段と、前記第１の導電型と反対
の導電型である第２の導電型を有し且つ前記整流障壁を
包囲して形成された第２の半導体領域とを備えた半導体
装置において、 前記第１の導電型と反対の導電型である第２の導電型を
有する接続領域を、前記第２の半導体領域の内側で前記
整流障壁を包囲し且つ前記第１の半導体領域に隣接して
形成し、 前記接続領域の深さは前記第２の半導体領域の深さより
深く、 前記接続領域の不純物濃度は前記第２の半導体領域の不
純物濃度より高く、 前記第２の半導体領域の前記電極側の端部の前記電極か
ら離間した側の端部との間の長さは前記接続領域の前記
電極の外縁から外側に張り出した長さよりも大きく、 前記電極に電気的に接続された前記接続領域を介して前
記第２の半導体領域を前記電極に電気的に接続し、 前記整流障壁に逆電圧を印加したときに、前記第２の半
導体領域の前記整流障壁に近い側の端部と前記整流障壁
からの遠い側の端部との間に電位差が生じることを特徴
とする半導体装置。 - 【請求項２】第１の導電型を有する第１の半導体領域
と、該第１の半導体領域に隣接して前記第１の半導体領
域との間にショットキバリアを形成するバリア電極と、
前記第１の導電型と反対の導電型である第２の導電型を
有し且つ前記ショットキバリアを包囲して形成された第
２の半導体領域とを備えた半導体装置において、 前記第１の導電型と反対の導電型である第２の導電型を
有する接続領域を、前記第２の半導体領域の内側で前記
ショットキバリアを包囲し且つ前記第１の半導体領域に
隣接して形成し、 前記接続領域の深さは前記第２の半導体領域の深さより
深く、 前記接続領域の不純物濃度は前記第２の半導体領域の不
純物濃度より高く、 前記第２の半導体領域の前記バリア電極側の端部と前記
バリア電極から離間した側の端部との間の長さは前記接
続領域の前記バリア電極の外縁から外側に張り出した長
さよりも大きく、 前記バリア電極に電気的に接続された前記接続領域を介
して前記第２の半導体領域を前記バリア電極に電気的に
接続し、 前記ショットキバリアに逆電圧を印加したときに、前記
第２の半導体領域の前記ショットキバリアに近い側の端
部と前記ショットキバリアから遠い側の端部との間に電
位差が生じることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1073964A JPH0620125B2 (ja) | 1989-03-28 | 1989-03-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1073964A JPH0620125B2 (ja) | 1989-03-28 | 1989-03-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02253659A JPH02253659A (ja) | 1990-10-12 |
| JPH0620125B2 true JPH0620125B2 (ja) | 1994-03-16 |
Family
ID=13533269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1073964A Expired - Fee Related JPH0620125B2 (ja) | 1989-03-28 | 1989-03-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0620125B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE9700156D0 (sv) * | 1997-01-21 | 1997-01-21 | Abb Research Ltd | Junction termination for Si C Schottky diode |
| JP5216183B2 (ja) * | 2004-04-13 | 2013-06-19 | 日産自動車株式会社 | 半導体装置 |
| JP5494848B2 (ja) * | 2013-02-01 | 2014-05-21 | 日産自動車株式会社 | 半導体装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4831391A (ja) * | 1971-08-26 | 1973-04-24 | ||
| JPS5223217A (en) * | 1975-08-15 | 1977-02-22 | Pentel Kk | Information input unit |
| JPS562672A (en) * | 1979-06-20 | 1981-01-12 | Shindengen Electric Mfg Co Ltd | Schottky barrier diode |
-
1989
- 1989-03-28 JP JP1073964A patent/JPH0620125B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02253659A (ja) | 1990-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10937784B2 (en) | Method of manufacturing a semiconductor device | |
| US7851881B1 (en) | Schottky barrier diode (SBD) and its off-shoot merged PN/Schottky diode or junction barrier Schottky (JBS) diode | |
| US4607270A (en) | Schottky barrier diode with guard ring | |
| US9196560B2 (en) | Semiconductor device having a locally reinforced metallization structure and method for manufacturing thereof | |
| JP4994261B2 (ja) | 低減されたオン抵抗を有するダイオード、および関連する製造方法 | |
| JP3417013B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| KR910008712B1 (ko) | 쇼트키배리어 반도체장치 | |
| US20220209010A1 (en) | Semiconductor device and method for manufacturing the same | |
| KR920006429B1 (ko) | 반도체 장치 | |
| JPH0620125B2 (ja) | 半導体装置 | |
| JP3067034B2 (ja) | ショットキーバリア半導体装置 | |
| JP3103665B2 (ja) | 半導体装置 | |
| JPH0618280B2 (ja) | ショットキバリア半導体装置 | |
| JPH03185870A (ja) | 半導体装置 | |
| KR20160116294A (ko) | 쇼트키 다이오드 | |
| JPH0574231B2 (ja) | ||
| US12336298B1 (en) | Electrostatic discharge protection structure, semiconductor power device and manufacturing method thereof | |
| US20250275256A1 (en) | Electrostatic Discharge Protection Structure, Semiconductor Power Device and Manufacturing Method Thereof | |
| WO2012054032A1 (en) | Embedded wells merged pn/schottky diode | |
| JP4066886B2 (ja) | ショットキ障壁を有する半導体素子及びその製造方法 | |
| JPH065735B2 (ja) | 半導体装置 | |
| KR0162596B1 (ko) | 반도체장치와 그의 제조방법 | |
| JPH0389554A (ja) | ショットキーバリア半導体装置 | |
| JPH06177404A (ja) | 半導体ダイオード | |
| JPH0618274B2 (ja) | ショットキバリア半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |