JPH06204808A - 発振器 - Google Patents
発振器Info
- Publication number
- JPH06204808A JPH06204808A JP5247208A JP24720893A JPH06204808A JP H06204808 A JPH06204808 A JP H06204808A JP 5247208 A JP5247208 A JP 5247208A JP 24720893 A JP24720893 A JP 24720893A JP H06204808 A JPH06204808 A JP H06204808A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitor
- charging
- reference voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
Abstract
(57)【要約】
【目的】 デューティ比調節の容易な発振器を提供す
る。 【構成】 定電流源によりキャパシターを充電し放電制
御信号により放電する充放電装置１とキャパシターの両
端電圧を基準電圧と比べる電圧比較器２と電圧比較器２
の出力によりトリガーされ放電制御信号を発生する単安
定マルチバイブレーター３を具備する。 【効果】 これにより、単安定マルチバイブレーターの
時定数により放電期間を決定して正確に制御されたデュ
ーティ比を有する矩形波を発生する。
る。 【構成】 定電流源によりキャパシターを充電し放電制
御信号により放電する充放電装置１とキャパシターの両
端電圧を基準電圧と比べる電圧比較器２と電圧比較器２
の出力によりトリガーされ放電制御信号を発生する単安
定マルチバイブレーター３を具備する。 【効果】 これにより、単安定マルチバイブレーターの
時定数により放電期間を決定して正確に制御されたデュ
ーティ比を有する矩形波を発生する。
Description
【０００１】
【産業上の利用分野】本発明は低周波発振用半導体集積
回路装置に係り、特に矩形波出力信号のデューティ比
（duty ratio）調節の容易な発振器に関する。
回路装置に係り、特に矩形波出力信号のデューティ比
（duty ratio）調節の容易な発振器に関する。
【０００２】
【従来の技術】一般的に、定電流源（constant current
source ）を使用した発振器は定電流源の電流によりキ
ャパシターが充／放電（charge／discharge ）して望む
パルス波形を得る。このように定電流の充電と放電を利
用する発振器はキャパシターを充電する第１定電流源と
放電する第２定電流源が必要である。単一半導体チップ
上にキャパシターと抵抗等を共に具現した従来の発振器
の例は米国特許 4,642,579(Feb. 10, 1987) に良く開示
してある。
source ）を使用した発振器は定電流源の電流によりキ
ャパシターが充／放電（charge／discharge ）して望む
パルス波形を得る。このように定電流の充電と放電を利
用する発振器はキャパシターを充電する第１定電流源と
放電する第２定電流源が必要である。単一半導体チップ
上にキャパシターと抵抗等を共に具現した従来の発振器
の例は米国特許 4,642,579(Feb. 10, 1987) に良く開示
してある。
【０００３】図１は従来の一般的な発振器を示した概略
図であり、第１定電流源２０と第２定電流源２１とシュ
ミットトリガー２２とキャパシターＣとを具備する。電
源電圧Ｖｃｃに連結されている第１定電流源２０の出力
はキャパシターＣ、第２定電流源２１およびシュミット
トリガー２２の入力端子で連結され、キャパシターＣお
よび第２定電流源２１の他の端子は接地される。シュミ
ットトリガー２２の出力は第２定電流源２１を制御する
ように帰還される。端子２３はキャパシターＣを充電す
ることにより発生する充電電圧Ｖ1 をモニターする試験
端子であり（図２参照）、端子２４はシュミットトリガ
ー２２の発振出力電圧Ｖ2 が検出される出力端子であ
る。このような従来の発振器において、第１定電流源２
０はＰＮＰ形トランジスタを以て具現され、第２定電流
源２１はＮＰＮ形トランジスタを以て具現され、両者が
共に同一の半導体上に具現される。第１定電流源２０の
定電流Ｉ1 はキャパシターＣの両端の電圧がシュミット
トリガー２２の上位スレショルド電圧ＶB に達するまで
キャパシターＣを充電させ、この充電期間（chargingdu
ration ）の間第２定電流源２１は非導電（non-conduct
ion）状態を保つ。充電電圧Ｖ1 が上位スレショルド電
圧（threshold voltage ）ＶB に達すればシュミットト
リガー２２の出力が上昇し第２定電流源２１をオン状態
に転換し、キャパシターＣに充電された電荷は第２定電
流源２１を経由して放電される。この放電動作はキャパ
シターＣの電圧Ｖ1 がシュミットトリガー２２の下位ス
レショルド電圧ＶA と等しくなるまで続けられ、Ｖ1 ＝
ＶA になると、シュミットトリガー２２の出力が低電圧
状態に落ちる。従って、第２定電流源２１がオフ状態に
変わりキャパシターＣが第１定電流源２０により新しく
充電され得るようにした。ここで、放電電流値は第１定
電流源２０の電流値Ｉ1 と第２定電流源２１の電流値Ｉ
2 の差となり、前記のような過程が継続的に反復される
ことによりキャパシターＣが充放電を繰り返す。
図であり、第１定電流源２０と第２定電流源２１とシュ
ミットトリガー２２とキャパシターＣとを具備する。電
源電圧Ｖｃｃに連結されている第１定電流源２０の出力
はキャパシターＣ、第２定電流源２１およびシュミット
トリガー２２の入力端子で連結され、キャパシターＣお
よび第２定電流源２１の他の端子は接地される。シュミ
ットトリガー２２の出力は第２定電流源２１を制御する
ように帰還される。端子２３はキャパシターＣを充電す
ることにより発生する充電電圧Ｖ1 をモニターする試験
端子であり（図２参照）、端子２４はシュミットトリガ
ー２２の発振出力電圧Ｖ2 が検出される出力端子であ
る。このような従来の発振器において、第１定電流源２
０はＰＮＰ形トランジスタを以て具現され、第２定電流
源２１はＮＰＮ形トランジスタを以て具現され、両者が
共に同一の半導体上に具現される。第１定電流源２０の
定電流Ｉ1 はキャパシターＣの両端の電圧がシュミット
トリガー２２の上位スレショルド電圧ＶB に達するまで
キャパシターＣを充電させ、この充電期間（chargingdu
ration ）の間第２定電流源２１は非導電（non-conduct
ion）状態を保つ。充電電圧Ｖ1 が上位スレショルド電
圧（threshold voltage ）ＶB に達すればシュミットト
リガー２２の出力が上昇し第２定電流源２１をオン状態
に転換し、キャパシターＣに充電された電荷は第２定電
流源２１を経由して放電される。この放電動作はキャパ
シターＣの電圧Ｖ1 がシュミットトリガー２２の下位ス
レショルド電圧ＶA と等しくなるまで続けられ、Ｖ1 ＝
ＶA になると、シュミットトリガー２２の出力が低電圧
状態に落ちる。従って、第２定電流源２１がオフ状態に
変わりキャパシターＣが第１定電流源２０により新しく
充電され得るようにした。ここで、放電電流値は第１定
電流源２０の電流値Ｉ1 と第２定電流源２１の電流値Ｉ
2 の差となり、前記のような過程が継続的に反復される
ことによりキャパシターＣが充放電を繰り返す。
【０００４】図２は図１に示した発振器の端子２３での
充電電圧Ｖ1 を示した波形図であり、横軸ｔは時間を表
し、縦軸は充電電圧Ｖ1 の大きさ（単位：Ｖ）を表す。
この際、ＶB はシュミットトリガー２２の上位スレショ
ルド電圧であり、ＶA は下位スレショルド電圧である。
図３は図１に示したシュミットトリガー２２の出力端子
２４での出力電圧Ｖ2を示した波形図であり、横軸ｔは
時間軸を表し、縦軸は出力電圧Ｖ2 の大きさを表す。こ
こで、図２の三角形波から矩形波が得られ出力されるこ
とが分かる。
充電電圧Ｖ1 を示した波形図であり、横軸ｔは時間を表
し、縦軸は充電電圧Ｖ1 の大きさ（単位：Ｖ）を表す。
この際、ＶB はシュミットトリガー２２の上位スレショ
ルド電圧であり、ＶA は下位スレショルド電圧である。
図３は図１に示したシュミットトリガー２２の出力端子
２４での出力電圧Ｖ2を示した波形図であり、横軸ｔは
時間軸を表し、縦軸は出力電圧Ｖ2 の大きさを表す。こ
こで、図２の三角形波から矩形波が得られ出力されるこ
とが分かる。
【０００５】図２および図３において、充放電する工程
は反復的である。Ｔ1 は（下位スレショルド電圧ＶA か
ら上位スレショルド電圧ＶB まで）キャパシターＣの充
電期間を表し、Ｔ2 は（上位スレショルド電圧ＶB から
下位スレショルド電圧ＶA まで）キャパシターＣの放電
期間を表す。ここで、充電期間Ｔ1 および放電期間Ｔ 2
を計算する公式は次の式、で表される。充電期間Ｔ
1 および放電期間Ｔ2の単位は秒である。
は反復的である。Ｔ1 は（下位スレショルド電圧ＶA か
ら上位スレショルド電圧ＶB まで）キャパシターＣの充
電期間を表し、Ｔ2 は（上位スレショルド電圧ＶB から
下位スレショルド電圧ＶA まで）キャパシターＣの放電
期間を表す。ここで、充電期間Ｔ1 および放電期間Ｔ 2
を計算する公式は次の式、で表される。充電期間Ｔ
1 および放電期間Ｔ2の単位は秒である。
【０００６】 Ｔ1 ＝Ｃ（ＶB −ＶA ）／Ｉ2 … Ｔ2 ＝Ｃ（ＶB −ＶA ）／（Ｉ2 −Ｉ1 ） …
【０００７】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の発振器では、前記式および式に示した通
り、充電期間Ｔ1 および放電期間Ｔ2 を定めることにお
いて第２定電流源２１の電流値Ｉ2 の大きさを調節する
ことが非常に重要な要素であることが分かる。しかしな
がら、第１定電流源２０および第２定電流源２１はそれ
ぞれＰＮＰトランジスタおよびＮＰＮトランジスタによ
り独立的に構成されるので、両トランジスタ間に供給電
圧の変動と微細な電流差による不測の電流の不規則性が
発生する。そのため、電流値Ｉ1 と電流値Ｉ2 との電流
比を調節しにくいので簡単に正確なデューティ比が得に
くい短所がある。
うな従来の発振器では、前記式および式に示した通
り、充電期間Ｔ1 および放電期間Ｔ2 を定めることにお
いて第２定電流源２１の電流値Ｉ2 の大きさを調節する
ことが非常に重要な要素であることが分かる。しかしな
がら、第１定電流源２０および第２定電流源２１はそれ
ぞれＰＮＰトランジスタおよびＮＰＮトランジスタによ
り独立的に構成されるので、両トランジスタ間に供給電
圧の変動と微細な電流差による不測の電流の不規則性が
発生する。そのため、電流値Ｉ1 と電流値Ｉ2 との電流
比を調節しにくいので簡単に正確なデューティ比が得に
くい短所がある。
【０００８】本発明はこのような問題点を解決するため
になされたもので、比較的に簡単な回路構成で出力波形
のデューティ比調節の容易な発振器を提供することを目
的とする。
になされたもので、比較的に簡単な回路構成で出力波形
のデューティ比調節の容易な発振器を提供することを目
的とする。
【０００９】
【課題を解決するための手段】前記課題を解決するため
の本発明の発振器は、定電流源によりキャパシターを充
電し放電制御信号に従い前記キャパシターを放電する充
放電手段と、前記キャパシター両端の電圧を基準電圧と
比べる電圧比較器と、前記電圧比較器の出力によりトリ
ガーされ放電制御信号を発生する単安定マルチバイブレ
ーターを具備することにより、前記単安定マルチバイブ
レーターの時定数に従い放電期間を決定し正確に制御さ
れたデューティ比を有する矩形波を発生することを特徴
とする。
の本発明の発振器は、定電流源によりキャパシターを充
電し放電制御信号に従い前記キャパシターを放電する充
放電手段と、前記キャパシター両端の電圧を基準電圧と
比べる電圧比較器と、前記電圧比較器の出力によりトリ
ガーされ放電制御信号を発生する単安定マルチバイブレ
ーターを具備することにより、前記単安定マルチバイブ
レーターの時定数に従い放電期間を決定し正確に制御さ
れたデューティ比を有する矩形波を発生することを特徴
とする。
【００１０】前記充放電手段は前記キャパシターに所定
の定電流を提供するための電流ミラー形定電流源と、前
記放電制御信号に従い前記キャパシターに充電された電
荷を放電させる放電スイッチを具備することが望まし
い。前記電圧比較器は、前記基準電圧を提供するための
基準電圧発生器と、前記基準電圧と前記キャパシター両
端の電圧を比べる差動増幅器と、前記差動増幅器の出力
信号により前記単安定マルチバイブレーターをトリガー
する出力駆動器を具備することが望ましい。
の定電流を提供するための電流ミラー形定電流源と、前
記放電制御信号に従い前記キャパシターに充電された電
荷を放電させる放電スイッチを具備することが望まし
い。前記電圧比較器は、前記基準電圧を提供するための
基準電圧発生器と、前記基準電圧と前記キャパシター両
端の電圧を比べる差動増幅器と、前記差動増幅器の出力
信号により前記単安定マルチバイブレーターをトリガー
する出力駆動器を具備することが望ましい。
【００１１】前記基準電圧発生器は前記出力駆動器の出
力信号により前記充放電手段の充電の際は第１基準電圧
を提供し、放電の際は前記第１基準電圧より低い第２基
準電圧を提供することが望ましい。前記矩形波信号のパ
ルス幅は単安定マルチバイブレーターの時定数を可変し
調整することが望ましい。
力信号により前記充放電手段の充電の際は第１基準電圧
を提供し、放電の際は前記第１基準電圧より低い第２基
準電圧を提供することが望ましい。前記矩形波信号のパ
ルス幅は単安定マルチバイブレーターの時定数を可変し
調整することが望ましい。
【００１２】
【作用】本発明の発振器は、ＰＮＰトランジスタからな
る単一の電流ミラー形定電流源により充電周期が決定さ
れ、単安定マルチバイブレーターのＲＣ時定数の調節に
より放電期間が決められるので、このような発振器のデ
ューティ比はこれ以上定電流源の特性変化により影響を
受けず、よって、正確に制御されたデューティ比が得ら
れる。
る単一の電流ミラー形定電流源により充電周期が決定さ
れ、単安定マルチバイブレーターのＲＣ時定数の調節に
より放電期間が決められるので、このような発振器のデ
ューティ比はこれ以上定電流源の特性変化により影響を
受けず、よって、正確に制御されたデューティ比が得ら
れる。
【００１３】
【実施例】本発明による発振器の一実施例を図４〜図８
に示す。図４は、本発明による発振器の一実施例を示す
ブロック図であり、充放電装置１と電圧比較器２と単安
定マルチバイブレーター３とインバーター４とを具備す
る。充放電装置１は定電流源１１、キャパシターＣ２お
よび放電スイッチ１２を具備し、電圧比較器２は差動増
幅器１３、基準電圧発生器１４および出力駆動器１５を
具備する。定電流源１１は、キャパシターＣ２と定電流
源１１間の連結点であるノード７に電流を流すことによ
りキャパシターＣ２を充電させる。キャパシターＣ２の
ノード７のおける充電電圧Ｖｃは信号線８を通じて差動
増幅器１３の逆相入力端子（−）に入力される。差動増
幅器１３は正相入力端子（＋）に入力される基準電圧Ｖ
ｒｅｆと充電電圧Ｖｃとを比べ、もし充電電圧Ｖｃが基
準電圧Ｖｒｅｆを超過すればこれを感知することにより
出力駆動器１５を通じて単安定マルチバイブレーター３
をトリガーする。基準電圧発生器１４は、出力駆動器１
５の制御によりキャパシターＣ２を充電する間はＶｃｃ
電圧に近い高い電圧の第１基準電圧Ｖｒｅｆ1 を出力し
て正相入力端子（＋）にこの第１基準電圧Ｖｒｅｆ1 を
入力し、キャパシターＣ２が放電を開始すれば相対的に
低い電圧の第２基準電圧Ｖｒｅｆ2 を出力して正相入力
端子（＋）にこの第二基準電圧Ｖｒｅｆ 2 を入力する。
単安定マルチバイブレーター３は、出力駆動器１５によ
りトリガーされて安定状態（通常、ロー状態）から準安
定状態（通常、ハイ状態）に移行した後、内部の抵抗と
キャパシターとのネットワークにより決定されるＲＣ時
定数に対応する時間が経過した後で再び安定状態に復帰
する。単安定マルチバイブレーター３は、放電制御信号
のノード６から放電スイッチ１２に出力することによ
り、キャパシターＣ２に充電された電荷を放電させる。
また、単安定マルチバイブレーター３の出力はインバー
ター４で反転され、低周波発振信号を出力端子５を通じ
て出力する。この際キャパシターＣ２の放電期間Ｔｄは
単安定マルチバイブレーター３が準安定状態を保つ期間
に従い定められる。
に示す。図４は、本発明による発振器の一実施例を示す
ブロック図であり、充放電装置１と電圧比較器２と単安
定マルチバイブレーター３とインバーター４とを具備す
る。充放電装置１は定電流源１１、キャパシターＣ２お
よび放電スイッチ１２を具備し、電圧比較器２は差動増
幅器１３、基準電圧発生器１４および出力駆動器１５を
具備する。定電流源１１は、キャパシターＣ２と定電流
源１１間の連結点であるノード７に電流を流すことによ
りキャパシターＣ２を充電させる。キャパシターＣ２の
ノード７のおける充電電圧Ｖｃは信号線８を通じて差動
増幅器１３の逆相入力端子（−）に入力される。差動増
幅器１３は正相入力端子（＋）に入力される基準電圧Ｖ
ｒｅｆと充電電圧Ｖｃとを比べ、もし充電電圧Ｖｃが基
準電圧Ｖｒｅｆを超過すればこれを感知することにより
出力駆動器１５を通じて単安定マルチバイブレーター３
をトリガーする。基準電圧発生器１４は、出力駆動器１
５の制御によりキャパシターＣ２を充電する間はＶｃｃ
電圧に近い高い電圧の第１基準電圧Ｖｒｅｆ1 を出力し
て正相入力端子（＋）にこの第１基準電圧Ｖｒｅｆ1 を
入力し、キャパシターＣ２が放電を開始すれば相対的に
低い電圧の第２基準電圧Ｖｒｅｆ2 を出力して正相入力
端子（＋）にこの第二基準電圧Ｖｒｅｆ 2 を入力する。
単安定マルチバイブレーター３は、出力駆動器１５によ
りトリガーされて安定状態（通常、ロー状態）から準安
定状態（通常、ハイ状態）に移行した後、内部の抵抗と
キャパシターとのネットワークにより決定されるＲＣ時
定数に対応する時間が経過した後で再び安定状態に復帰
する。単安定マルチバイブレーター３は、放電制御信号
のノード６から放電スイッチ１２に出力することによ
り、キャパシターＣ２に充電された電荷を放電させる。
また、単安定マルチバイブレーター３の出力はインバー
ター４で反転され、低周波発振信号を出力端子５を通じ
て出力する。この際キャパシターＣ２の放電期間Ｔｄは
単安定マルチバイブレーター３が準安定状態を保つ期間
に従い定められる。
【００１４】図５は本発明による図４の発振器の望まし
い実施例を示したもので、充放電装置１のキャパシター
Ｃ２を充電させるための電流ミラー形の定電流源１１は
ＰＮＰトランジスタＱ１３、ＰＮＰトランジスタＱ１４
および抵抗Ｒ１０から構成されており、ＰＮＰトランジ
スタＱ１３のコレクターはキャパシターＣ２の一端子に
連結され、キャパシターＣ２の他の端子は接地される。
ＰＮＰトランジスタＱ１３のベースはＰＮＰトランジス
タＱ１４のベースおよびコレクターと共通に接続され抵
抗Ｒ１０を通じて接地されている。また、充放電装置１
の放電スイッチ１２はＮＰＮトランジスタＱ１２および
抵抗Ｒ９を有する。エミッターの接地されたＰＮＰトラ
ンジスタＱ１２のコレクターは、抵抗Ｒ９を通じてＰＮ
ＰトランジスタＱ１３のコレクターとキャパシターＣ２
との連結点であるノード７に連結される。単安定マルチ
バイブレーター３の出力はノード６を通じてＮＰＮトラ
ンジスタＱ１２のベースに連結される。ノード７におけ
る充放電装置１の出力は、信号線８を通じて充放電電圧
レベルを感知する電圧比較器２のＮＰＮトランジスタＱ
５のベースに連結される。
い実施例を示したもので、充放電装置１のキャパシター
Ｃ２を充電させるための電流ミラー形の定電流源１１は
ＰＮＰトランジスタＱ１３、ＰＮＰトランジスタＱ１４
および抵抗Ｒ１０から構成されており、ＰＮＰトランジ
スタＱ１３のコレクターはキャパシターＣ２の一端子に
連結され、キャパシターＣ２の他の端子は接地される。
ＰＮＰトランジスタＱ１３のベースはＰＮＰトランジス
タＱ１４のベースおよびコレクターと共通に接続され抵
抗Ｒ１０を通じて接地されている。また、充放電装置１
の放電スイッチ１２はＮＰＮトランジスタＱ１２および
抵抗Ｒ９を有する。エミッターの接地されたＰＮＰトラ
ンジスタＱ１２のコレクターは、抵抗Ｒ９を通じてＰＮ
ＰトランジスタＱ１３のコレクターとキャパシターＣ２
との連結点であるノード７に連結される。単安定マルチ
バイブレーター３の出力はノード６を通じてＮＰＮトラ
ンジスタＱ１２のベースに連結される。ノード７におけ
る充放電装置１の出力は、信号線８を通じて充放電電圧
レベルを感知する電圧比較器２のＮＰＮトランジスタＱ
５のベースに連結される。
【００１５】電圧比較器２の差動増幅器１３は共通成分
除去比（Common-mode rejection ratio ）を大きくする
ためのものであり、ＮＰＮトランジスタＱ５、Ｑ６のエ
ミッター側に連結される定電流源を有する。前記定電流
源はＰＮＰトランジスタＱ１、Ｑ２、ＮＰＮトランジス
タＱ３、Ｑ４および電流源Ｉｒｅｆからなる。ＮＰＮト
ランジスタＱ４のエミッターは接地され、ＮＰＮトラン
ジスタＱ４のコレクターはＮＰＮトランジスタＱ５、Ｑ
６のエミッターに共通接続されており、ＮＰＮトランジ
スタＱ４のベースはＮＰＮトランジスタＱ３のコレクタ
ーとベースの共通接続点およびＰＮＰトランジスタＱ２
のコレクターに接続される。ＰＮＰトランジスタＱ２の
ベースはＰＮＰトランジスタＱ１のコレクターおよびベ
ースの共通接続点に連結されている。電流源Ｉｒｅｆは
抵抗や他の抵抗と類似した受動素子を使用し容易に具現
できる。
除去比（Common-mode rejection ratio ）を大きくする
ためのものであり、ＮＰＮトランジスタＱ５、Ｑ６のエ
ミッター側に連結される定電流源を有する。前記定電流
源はＰＮＰトランジスタＱ１、Ｑ２、ＮＰＮトランジス
タＱ３、Ｑ４および電流源Ｉｒｅｆからなる。ＮＰＮト
ランジスタＱ４のエミッターは接地され、ＮＰＮトラン
ジスタＱ４のコレクターはＮＰＮトランジスタＱ５、Ｑ
６のエミッターに共通接続されており、ＮＰＮトランジ
スタＱ４のベースはＮＰＮトランジスタＱ３のコレクタ
ーとベースの共通接続点およびＰＮＰトランジスタＱ２
のコレクターに接続される。ＰＮＰトランジスタＱ２の
ベースはＰＮＰトランジスタＱ１のコレクターおよびベ
ースの共通接続点に連結されている。電流源Ｉｒｅｆは
抵抗や他の抵抗と類似した受動素子を使用し容易に具現
できる。
【００１６】ＮＰＮトランジスタＱ６のベースには直列
に接続した抵抗Ｒ２およびＲ３とＮＰＮトランジスタＱ
８とから構成された基準電圧発生器１４が連結され、基
準電位は抵抗Ｒ３を通じてトランジスタＱ６のベースに
入力される。出力駆動器１５はＰＮＰトランジスタＱ
７、ＮＰＮトランジスタＱ９および抵抗Ｒ４を含む。Ｐ
ＮＰトランジスタＱ７のベースはＮＰＮトランジスタＱ
５のコレクターに連結され、ＰＮＰトランジスタＱ７の
コレクターは抵抗Ｒ４の一端子とＮＰＮトランジスタＱ
９のベースに連結され、ＮＰＮトランジスタＱ９のコレ
クターは単安定マルチバイブレーター３に連結される。
に接続した抵抗Ｒ２およびＲ３とＮＰＮトランジスタＱ
８とから構成された基準電圧発生器１４が連結され、基
準電位は抵抗Ｒ３を通じてトランジスタＱ６のベースに
入力される。出力駆動器１５はＰＮＰトランジスタＱ
７、ＮＰＮトランジスタＱ９および抵抗Ｒ４を含む。Ｐ
ＮＰトランジスタＱ７のベースはＮＰＮトランジスタＱ
５のコレクターに連結され、ＰＮＰトランジスタＱ７の
コレクターは抵抗Ｒ４の一端子とＮＰＮトランジスタＱ
９のベースに連結され、ＮＰＮトランジスタＱ９のコレ
クターは単安定マルチバイブレーター３に連結される。
【００１７】単安定マルチバイブレーター３はＮＰＮト
ランジスタＱ１０、Ｑ１１と抵抗Ｒ５、Ｒ６、Ｒ７、Ｒ
８とキャパシターＣ１とから構成されており、ＮＰＮト
ランジスタＱ１０、Ｑ１１のエミッターは接地されてい
る。ＮＰＮトランジスタＱ１０のコレクターは抵抗Ｒ５
およびキャパシターＣ１の一端子の共通接続点に連結さ
れ、この接続点でＮＰＮトランジスタＱ９のコレクター
出力が受信される。ＮＰＮトランジスタＱ１０のベース
は抵抗Ｒ８を経由してＮＰＮトランジスタＱ１１と抵抗
Ｒ７との連結点に接続され、この連結点はノード６を通
じて充放電装置１のＮＰＮトランジスタＱ１２のベース
に連結されている。ＮＰＮトランジスタＱ１１のベース
はキャパシターＣ１の他の端子と抵抗Ｒ６とに共通接続
されている。
ランジスタＱ１０、Ｑ１１と抵抗Ｒ５、Ｒ６、Ｒ７、Ｒ
８とキャパシターＣ１とから構成されており、ＮＰＮト
ランジスタＱ１０、Ｑ１１のエミッターは接地されてい
る。ＮＰＮトランジスタＱ１０のコレクターは抵抗Ｒ５
およびキャパシターＣ１の一端子の共通接続点に連結さ
れ、この接続点でＮＰＮトランジスタＱ９のコレクター
出力が受信される。ＮＰＮトランジスタＱ１０のベース
は抵抗Ｒ８を経由してＮＰＮトランジスタＱ１１と抵抗
Ｒ７との連結点に接続され、この連結点はノード６を通
じて充放電装置１のＮＰＮトランジスタＱ１２のベース
に連結されている。ＮＰＮトランジスタＱ１１のベース
はキャパシターＣ１の他の端子と抵抗Ｒ６とに共通接続
されている。
【００１８】このような構成の本発明の装置が動作する
ことを見れば、電流ミラー形の定電流源１１によりキャ
パシターＣ２が充電されノード７の電圧が増加すれば差
動増幅器１３のトランジスタＱ５のベース電圧も共に増
加する。ノード７の電圧が第１基準電圧Ｖｒｅｆ1 より
高くなれば、トランジスタＱ７は差動増幅器１３により
順方向バイアスされトランジスタＱ７のコレクターが
‘ハイ’となり、これによりトランジスタＱ９のベース
にも順方向のバイアスが印加されトランジスタＱ９が瞬
間的に‘オン’されながら単安定マルチバイブレーター
３をトリガーする。この際、トランジスタＱ８も導通さ
れトランジスタＱ６のベースに第２基準電圧Ｖｒｅｆ2
を印加する。従って、基準電圧発生器１４は充電期間中
はＶｃｃ電圧に近い第１基準電圧Ｖｒｅｆ1 を発生し、
放電開始の後には相対的に低い第２基準電圧Ｖｒｅｆ2
を発生する。単安定マルチバイブレーター３がトランジ
スタＱ１０のコレクターで電圧比較器２の出力によりト
リガーされると、トランジスタＱ１１のコレクターは安
定状態から準安定状態に遷移され、抵抗Ｒ６とキャパシ
ターＣ１との時定数により決定される放電期間Ｔｄ中は
準安定状態を保ってから再び安定状態に復帰する。従っ
て、この準安定状態の保たれる放電期間Ｔｄ中におい
て、単安定マルチバイブレーター３の出力はＮＰＮトラ
ンジスタＱ１２のベースに印加され、放電スイッチ１２
のＮＰＮトランジスタＱ１２を準方向バイアスさせてオ
ン状態に転換させる。従って、ノード７に充電された電
荷は抵抗Ｒ９とＮＰＮトランジスタＱ１２を通じて放電
される。単安定マルチバイブレーター３の準安定状態の
放電期間Ｔｄが過ぎれば単安定マルチバイブレーター３
の出力は安定状態に復帰され、トランジスタＱ１２に逆
方向のバイアスを印加して放電を中止させ、再び充電が
開始できるようにする。このように放電スイッチ１２は
単安定マルチバイブレーター３の放電制御信号により放
電し、この放電期間Ｔｄは抵抗Ｒ６とキャパシターＣ１
の時定数により決定される。ノード７の電圧が放電によ
り第２基準電圧Ｖｒｅｆ2 以下に小さくなれば出力駆動
器１５のトランジスタＱ７はオフされ、これに従いトラ
ンジスタＱ９とトランジスタＱ８もオフされる。電圧比
較器２の基準電圧発生器１４は高い電圧の第１基準電圧
Ｖｒｅｆ 1 を提供する。単安定マルチバイブレーター３
の出力はノード６を経てトランジスタＱ１５で構成され
たインバーター４により反転された後、出力端子５に出
力される。
ことを見れば、電流ミラー形の定電流源１１によりキャ
パシターＣ２が充電されノード７の電圧が増加すれば差
動増幅器１３のトランジスタＱ５のベース電圧も共に増
加する。ノード７の電圧が第１基準電圧Ｖｒｅｆ1 より
高くなれば、トランジスタＱ７は差動増幅器１３により
順方向バイアスされトランジスタＱ７のコレクターが
‘ハイ’となり、これによりトランジスタＱ９のベース
にも順方向のバイアスが印加されトランジスタＱ９が瞬
間的に‘オン’されながら単安定マルチバイブレーター
３をトリガーする。この際、トランジスタＱ８も導通さ
れトランジスタＱ６のベースに第２基準電圧Ｖｒｅｆ2
を印加する。従って、基準電圧発生器１４は充電期間中
はＶｃｃ電圧に近い第１基準電圧Ｖｒｅｆ1 を発生し、
放電開始の後には相対的に低い第２基準電圧Ｖｒｅｆ2
を発生する。単安定マルチバイブレーター３がトランジ
スタＱ１０のコレクターで電圧比較器２の出力によりト
リガーされると、トランジスタＱ１１のコレクターは安
定状態から準安定状態に遷移され、抵抗Ｒ６とキャパシ
ターＣ１との時定数により決定される放電期間Ｔｄ中は
準安定状態を保ってから再び安定状態に復帰する。従っ
て、この準安定状態の保たれる放電期間Ｔｄ中におい
て、単安定マルチバイブレーター３の出力はＮＰＮトラ
ンジスタＱ１２のベースに印加され、放電スイッチ１２
のＮＰＮトランジスタＱ１２を準方向バイアスさせてオ
ン状態に転換させる。従って、ノード７に充電された電
荷は抵抗Ｒ９とＮＰＮトランジスタＱ１２を通じて放電
される。単安定マルチバイブレーター３の準安定状態の
放電期間Ｔｄが過ぎれば単安定マルチバイブレーター３
の出力は安定状態に復帰され、トランジスタＱ１２に逆
方向のバイアスを印加して放電を中止させ、再び充電が
開始できるようにする。このように放電スイッチ１２は
単安定マルチバイブレーター３の放電制御信号により放
電し、この放電期間Ｔｄは抵抗Ｒ６とキャパシターＣ１
の時定数により決定される。ノード７の電圧が放電によ
り第２基準電圧Ｖｒｅｆ2 以下に小さくなれば出力駆動
器１５のトランジスタＱ７はオフされ、これに従いトラ
ンジスタＱ９とトランジスタＱ８もオフされる。電圧比
較器２の基準電圧発生器１４は高い電圧の第１基準電圧
Ｖｒｅｆ 1 を提供する。単安定マルチバイブレーター３
の出力はノード６を経てトランジスタＱ１５で構成され
たインバーター４により反転された後、出力端子５に出
力される。
【００１９】従って、出力波形の繰り返される充放電期
間は決定され得る。放電期間Ｔｄは単安定マルチバイブ
レーター３の抵抗Ｒ６とキャパシターＣ１との時定数に
より次の式に示すように決定され、充電期間Ｔｃは次
の式により決定される。 Ｔｄ＝0.69×Ｒ６′×Ｃ１′ … Ｔｃ＝（Ｖｍ−Ｖｎ）Ｃ２′／Ｉc … ここで、Ｒ６′は抵抗Ｒ６の抵抗値ｏｈｍであり、Ｃ
１′はキャパシターＣ１の定電容量Ｆであり、Ｃ２′は
キャパシターＣ２の定電容量Ｆであり、ＶｍはＣ２の充
電電圧であり、ＶｎはＣ２の放電電圧であり、Ｉc はＰ
ＮＰトランジスタＱ１３のコレクター電流Ａである。
間は決定され得る。放電期間Ｔｄは単安定マルチバイブ
レーター３の抵抗Ｒ６とキャパシターＣ１との時定数に
より次の式に示すように決定され、充電期間Ｔｃは次
の式により決定される。 Ｔｄ＝0.69×Ｒ６′×Ｃ１′ … Ｔｃ＝（Ｖｍ−Ｖｎ）Ｃ２′／Ｉc … ここで、Ｒ６′は抵抗Ｒ６の抵抗値ｏｈｍであり、Ｃ
１′はキャパシターＣ１の定電容量Ｆであり、Ｃ２′は
キャパシターＣ２の定電容量Ｆであり、ＶｍはＣ２の充
電電圧であり、ＶｎはＣ２の放電電圧であり、Ｉc はＰ
ＮＰトランジスタＱ１３のコレクター電流Ａである。
【００２０】図６は図４および図５に示したノード７で
現れる充電電圧を示した波形図であり、横軸は時間（単
位：msec）を表し、縦軸は充電電圧（単位：Ｖ）を表
す。図６において、ノード７の電圧は充電期間Ｔｃに約
０Ｖから５Ｖ（Ｖｃｃ）近くまで増加し、放電期間Ｔｄ
に急激に減少し、全体的な波形がのこぎり波と類似に現
れることが分かる。このような充放電動作を反復するこ
とにより発振するようになり、充放電期間は前記の式
および式により計算される。
現れる充電電圧を示した波形図であり、横軸は時間（単
位：msec）を表し、縦軸は充電電圧（単位：Ｖ）を表
す。図６において、ノード７の電圧は充電期間Ｔｃに約
０Ｖから５Ｖ（Ｖｃｃ）近くまで増加し、放電期間Ｔｄ
に急激に減少し、全体的な波形がのこぎり波と類似に現
れることが分かる。このような充放電動作を反復するこ
とにより発振するようになり、充放電期間は前記の式
および式により計算される。
【００２１】図７は図４および図５に示したノード６で
現れる単安定マルチバイブレーター３の出力電圧を示し
た波形図であり、横軸は時間（単位：msec）を表し、縦
軸は単安定マルチバイブレーター３の出力電圧（単位：
ｍＶ）を示す。図７において、ノード６の電圧は充電期
間の間安定状態（ロー）を保ってからノード７の充電電
圧が第１基準電圧Ｖｒｅｆ1 より高くなれば単安定マル
チバイブレーター３をトリガーし、ノード６の電圧を準
安定状態（ハイ）に遷移させ、この準安定状態を所定の
放電期間Ｔｄ維持した後に安定状態に復帰する。従っ
て、図７の波形は充電期間には‘ロー’であり、放電期
間には‘ハイ’である矩形波である。また、放電期間Ｔ
ｄは単安定マルチバイブレーター３の抵抗Ｒ６とキャパ
シターＣ１との時定数により可変されるので矩形波のデ
ューティ比は容易に調節できる。
現れる単安定マルチバイブレーター３の出力電圧を示し
た波形図であり、横軸は時間（単位：msec）を表し、縦
軸は単安定マルチバイブレーター３の出力電圧（単位：
ｍＶ）を示す。図７において、ノード６の電圧は充電期
間の間安定状態（ロー）を保ってからノード７の充電電
圧が第１基準電圧Ｖｒｅｆ1 より高くなれば単安定マル
チバイブレーター３をトリガーし、ノード６の電圧を準
安定状態（ハイ）に遷移させ、この準安定状態を所定の
放電期間Ｔｄ維持した後に安定状態に復帰する。従っ
て、図７の波形は充電期間には‘ロー’であり、放電期
間には‘ハイ’である矩形波である。また、放電期間Ｔ
ｄは単安定マルチバイブレーター３の抵抗Ｒ６とキャパ
シターＣ１との時定数により可変されるので矩形波のデ
ューティ比は容易に調節できる。
【００２２】図８は図７の信号を反転し、出力端子５に
現れる電圧を示した波形図であり、横軸ｔは図７の場合
と同様に時間（単位：msec）を表し、縦軸は出力端子５
の出力電圧（単位：Ｖ）を表す。この波形は本実施例で
は（開放されたコレクター端子で表現された）出力端子
に連結された電圧により決定され、簡単に代表的な波形
を表した。
現れる電圧を示した波形図であり、横軸ｔは図７の場合
と同様に時間（単位：msec）を表し、縦軸は出力端子５
の出力電圧（単位：Ｖ）を表す。この波形は本実施例で
は（開放されたコレクター端子で表現された）出力端子
に連結された電圧により決定され、簡単に代表的な波形
を表した。
【００２３】
【発明の効果】本発明の発振器はＰＮＰトランジスタか
らなる１つの定電流源によって充電周期が決定され、単
安定マルチバイブレーターのＲＣ時定数の調節により放
電周期が決められるので、従来の定電流源の特性変化に
よるデューティ比の変化を排除し正確なデューティ比を
有する発振器が提供できる。
らなる１つの定電流源によって充電周期が決定され、単
安定マルチバイブレーターのＲＣ時定数の調節により放
電周期が決められるので、従来の定電流源の特性変化に
よるデューティ比の変化を排除し正確なデューティ比を
有する発振器が提供できる。
【００２４】このような回路は、ＦＥＴをバイポーラト
ランジスタの替わりにして構成可能であり、また単安定
回路を論理ゲート回路と遅延回路により構成することも
可能である。
ランジスタの替わりにして構成可能であり、また単安定
回路を論理ゲート回路と遅延回路により構成することも
可能である。
【図１】従来の発振器の構成図である。
【図２】図１の端子２３での充電電圧を示す波形図であ
る。
る。
【図３】図１に示したシュミットトリガーの出力電圧を
示す波形図である。
示す波形図である。
【図４】本発明による発振器を示すブロック図である。
【図５】本発明による発振器の望ましい実施例である。
【図６】図４および図５に示すノード７で現れる充電電
圧を示す波形図である。
圧を示す波形図である。
【図７】図４および図５に示すノード６で現れるマルチ
バイブレーターの出力電圧を示す波形図である。
バイブレーターの出力電圧を示す波形図である。
【図８】図４および図５で出力端子５に現れる電圧を示
す波形図である。
す波形図である。
２ 電圧比較器 ３ 単安定マルチバイブレーター １１ 定電流源（電流ミラー形定電流源） １３ 差動増幅器 １４ 基準電圧発生器 １５ 出力駆動器
Claims (5)
- 【請求項１】 定電流源によりキャパシターを充電し放
電制御信号に従い前記キャパシターを放電する充放電手
段と、 前記キャパシター両端の電圧を基準電圧と比べる電圧比
較器と、 前記電圧比較器の出力によりトリガーされ放電制御信号
を発生する単安定マルチバイブレーターを具備すること
により、 前記単安定マルチバイブレーターの時定数に従い放電期
間を決定し正確に制御されたデューティ比を有する矩形
波を発生することを特徴とする発振器。 - 【請求項２】 前記充放電手段は前記キャパシターに所
定の定電流を提供するための電流ミラー形定電流源と、 前記放電制御信号に従い前記キャパシターに充電された
電荷を放電させる放電スイッチを具備することを特徴と
する請求項１記載の発振器。 - 【請求項３】 前記電圧比較器は、前記基準電圧を提供
するための基準電圧発生器と、前記基準電圧と前記キャ
パシター両端の電圧を比べる差動増幅器と、前記差動増
幅器の出力信号により前記単安定マルチバイブレーター
をトリガーする出力駆動器を具備することを特徴とする
請求項１記載の発振器。 - 【請求項４】 前記基準電圧発生器は前記出力駆動器の
出力信号により前記充放電手段の充電の際は第１基準電
圧を提供し、放電の際は前記第１基準電圧より低い第２
基準電圧を提供することを特徴とする請求項３記載の発
振器。 - 【請求項５】 前記矩形波信号のパルス幅は単安定マル
チバイブレーターの時定数を可変し調整することを特徴
とする請求項１記載の発振器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1992P18406 | 1992-10-07 | ||
| KR1019920018406A KR940011020B1 (ko) | 1992-10-07 | 1992-10-07 | 저주파 발진기 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06204808A true JPH06204808A (ja) | 1994-07-22 |
| JP3607309B2 JP3607309B2 (ja) | 2005-01-05 |
Family
ID=19340770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24720893A Expired - Fee Related JP3607309B2 (ja) | 1992-10-07 | 1993-10-01 | 発振器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5412350A (ja) |
| JP (1) | JP3607309B2 (ja) |
| KR (1) | KR940011020B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005151528A (ja) * | 2003-11-19 | 2005-06-09 | Power Integrations Inc | 集積回路発振器の周波数安定度を改善する方法と装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6242988B1 (en) * | 1999-09-29 | 2001-06-05 | Lucent Technologies Inc. | Spiking neuron circuit |
| US7026882B2 (en) * | 2003-09-19 | 2006-04-11 | Stmicroelectronics Sa | Time base circuit, oscillator based thereon, and communicating apparatus using said oscillator |
| JP3809871B2 (ja) * | 2003-10-24 | 2006-08-16 | インターナショナル・ビジネス・マシーンズ・コーポレーション | オシレータ |
| KR101566421B1 (ko) | 2008-09-25 | 2015-11-05 | 삼성전자주식회사 | 자동 데이터 복원 회로 및 데이터 오류 검출 회로 |
| WO2014059560A1 (en) | 2012-10-19 | 2014-04-24 | Micron Technology, Inc. | Apparatuses and methods for providing oscillation signals |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3795893A (en) * | 1971-07-06 | 1974-03-05 | Sperry Rand Corp | Doppler speed log |
| US4295062A (en) * | 1979-04-02 | 1981-10-13 | National Semiconductor Corporation | CMOS Schmitt trigger and oscillator |
| US4513258A (en) * | 1983-07-01 | 1985-04-23 | Motorola, Inc. | Single input oscillator circuit |
| JPS60136412A (ja) * | 1983-12-26 | 1985-07-19 | Toshiba Corp | 電圧制御型可変周波数パルス発振器 |
-
1992
- 1992-10-07 KR KR1019920018406A patent/KR940011020B1/ko not_active Expired - Fee Related
-
1993
- 1993-10-01 JP JP24720893A patent/JP3607309B2/ja not_active Expired - Fee Related
- 1993-10-07 US US08/133,229 patent/US5412350A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005151528A (ja) * | 2003-11-19 | 2005-06-09 | Power Integrations Inc | 集積回路発振器の周波数安定度を改善する方法と装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940011020B1 (ko) | 1994-11-22 |
| US5412350A (en) | 1995-05-02 |
| KR940010481A (ko) | 1994-05-26 |
| JP3607309B2 (ja) | 2005-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4245167A (en) | Pulse generator for producing fixed width pulses | |
| US4611136A (en) | Signal delay generating circuit | |
| JP3607309B2 (ja) | 発振器 | |
| US3378701A (en) | Direct coupled pulse timing apparatus | |
| JP3963421B2 (ja) | 制御発振システムとその方法 | |
| US3644757A (en) | Voltage and temperature stabilized multivibrator circuit | |
| JPS581564B2 (ja) | パルスハツシンキ | |
| US4471326A (en) | Current supplying circuit as for an oscillator | |
| JPS635922B2 (ja) | ||
| JP2623467B2 (ja) | 信号波発振回路 | |
| JPH03284122A (ja) | 電源電圧監視回路 | |
| JP2623739B2 (ja) | 鋸歯状発振回路 | |
| JP2974304B1 (ja) | タイマ回路 | |
| JPS6410134B2 (ja) | ||
| JP2717829B2 (ja) | タイマ装置 | |
| JPH0462611B2 (ja) | ||
| JPS5912821Y2 (ja) | 発振器 | |
| JPH0122273Y2 (ja) | ||
| JPH0514448B2 (ja) | ||
| JP2643548B2 (ja) | ワンショットマルチバイブレータ回路 | |
| SU650068A1 (ru) | Стабилизатор посто нного напр жени | |
| JPH0224271Y2 (ja) | ||
| JPS59214317A (ja) | 信号発生回路 | |
| JPS60165827A (ja) | 電圧制御発振器 | |
| JPH01317019A (ja) | 台形波発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040305 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040720 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041007 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071015 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |