JPS581564B2 - パルスハツシンキ - Google Patents
パルスハツシンキInfo
- Publication number
- JPS581564B2 JPS581564B2 JP49038105A JP3810574A JPS581564B2 JP S581564 B2 JPS581564 B2 JP S581564B2 JP 49038105 A JP49038105 A JP 49038105A JP 3810574 A JP3810574 A JP 3810574A JP S581564 B2 JPS581564 B2 JP S581564B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- charging
- voltage
- switching transistor
- discharging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 23
- 238000007599 discharging Methods 0.000 claims description 22
- 230000005856 abnormality Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
- H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
- H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
- H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
- H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
不発明は抵抗及びコンデンサにて充電回路を構成すると
共に該コンデンサとトランジスタ及び放電抵抗によって
その電荷を放電させる放電回路を構成し、上記コンデン
サの充電電流を用いてパルス電圧を得るパルス発振器に
関する。
共に該コンデンサとトランジスタ及び放電抵抗によって
その電荷を放電させる放電回路を構成し、上記コンデン
サの充電電流を用いてパルス電圧を得るパルス発振器に
関する。
第１図は本発明のパルス発振器を示す一実施例、第２図
は同発振器の他の実施例で、１は放電トランジスタ、２
は充放電コンデンサ、３は可変抵抗器、４は抵抗、５は
第１スイッチングトランジスタ、６は第２スイッチング
トランジスタ、７は第３スイッチングトランジスタ、８
は比較トランジスタ９，１０及び１１より成る差動対、
１２．１３は分圧抵抗、１４，１５は補正トランジスタ
、１６は電源端子、１７は出力端子を示し、上記第１ス
イッチングトランズスタ５はＶｃの検出手段として動作
する。
は同発振器の他の実施例で、１は放電トランジスタ、２
は充放電コンデンサ、３は可変抵抗器、４は抵抗、５は
第１スイッチングトランジスタ、６は第２スイッチング
トランジスタ、７は第３スイッチングトランジスタ、８
は比較トランジスタ９，１０及び１１より成る差動対、
１２．１３は分圧抵抗、１４，１５は補正トランジスタ
、１６は電源端子、１７は出力端子を示し、上記第１ス
イッチングトランズスタ５はＶｃの検出手段として動作
する。
次に本発明のパルス発振器の動作を第１図について説明
すると、電源スイッチをオンにした瞬間即ち、端子１６
に電圧ＶＣＣが加わった瞬間は充放電コンデンサ２の電
荷はゼロであるからＶｃ＝Ｏであり、この時差動対βの
一方のトランジスタ９はオフ、他方のトランジスタ１０
．１１はオンとなり、従って第２スイッチングトランジ
スタ６及び第３スイッチングトランジスタ７はオフとな
る。
すると、電源スイッチをオンにした瞬間即ち、端子１６
に電圧ＶＣＣが加わった瞬間は充放電コンデンサ２の電
荷はゼロであるからＶｃ＝Ｏであり、この時差動対βの
一方のトランジスタ９はオフ、他方のトランジスタ１０
．１１はオンとなり、従って第２スイッチングトランジ
スタ６及び第３スイッチングトランジスタ７はオフとな
る。
又、放電トランジスタ１及び第１スイッチングトランジ
スタ５もオフと々っている。
スタ５もオフと々っている。
電源スイッチオン後は電源端子１６からの電圧Ｖｃｃに
よって可変抵抗器３、抵抗４を通して充放電コンデンサ
２に充電竜流が流れ、その値Ｒ１及びＣで定まる時定数
で電圧Ｖｃは第３図イの如く徐々に上昇する。
よって可変抵抗器３、抵抗４を通して充放電コンデンサ
２に充電竜流が流れ、その値Ｒ１及びＣで定まる時定数
で電圧Ｖｃは第３図イの如く徐々に上昇する。
． ここで上記電圧Ｖｃｃを分圧抵抗１２．１３にて分
圧した電圧（Ｖｓ）に対して差動対旦の比較トランジス
タ９のベース側即ち補正トランジスタ１４のベース電圧
Ｖｃが上述の充電時定数にて上記電圧Ｖｓ以上に達する
と、補正トランジスタ１４は直ちにオンになって比較ト
ランジスタ９もオンになり、そのコレクタ電位の降下に
伴い、第３スイッチングトランジスタ７がオンになり、
同時に第２スイッチングトランジスタ６がオンになって
第１スイッチングトランジスタ５がオンになる。
圧した電圧（Ｖｓ）に対して差動対旦の比較トランジス
タ９のベース側即ち補正トランジスタ１４のベース電圧
Ｖｃが上述の充電時定数にて上記電圧Ｖｓ以上に達する
と、補正トランジスタ１４は直ちにオンになって比較ト
ランジスタ９もオンになり、そのコレクタ電位の降下に
伴い、第３スイッチングトランジスタ７がオンになり、
同時に第２スイッチングトランジスタ６がオンになって
第１スイッチングトランジスタ５がオンになる。
この第１スイッチングトランジスタ５がオンになった直
後、補正トランジスタ１５０ベース電位ｖ１は直ちに略
Ｖｃの電位に達し、上記第２スイッチングトランジスタ
６及び第３スイッチングトランジスタ７がオンと同時に
放電トランジスタ１がオンになり、前記充放電コンデン
サ２の電荷は、該コンデンサ２の容量値Ｃと抵抗２４の
値（Ｒ２）によって定まる放電時定数で放電をし始める
。
後、補正トランジスタ１５０ベース電位ｖ１は直ちに略
Ｖｃの電位に達し、上記第２スイッチングトランジスタ
６及び第３スイッチングトランジスタ７がオンと同時に
放電トランジスタ１がオンになり、前記充放電コンデン
サ２の電荷は、該コンデンサ２の容量値Ｃと抵抗２４の
値（Ｒ２）によって定まる放電時定数で放電をし始める
。
この実施例で■ｃｃ＝１２ボルト、■ｓ＝８ボルトに定
め、Ｖ１の値を８〜１０ボルト、ＶｃＯ値を４〜８ボル
トに選ぶと、■ｃが８ボルト以上になろうとすると、上
述の通り補正トランジスタ１４及び比較トランジスタ９
がオフからオンに反転し、これに伴って第３及び第２ス
イッチングトランジスタ７及び６がオンになシ、■１は
１０ボルトに上昇して第１スイッチングトランジスタ５
はオンになるので、即座にＶ１は８ボルト迄降下し、補
正トランジスタ１５のベース電位を８ボルトに保持する
。
め、Ｖ１の値を８〜１０ボルト、ＶｃＯ値を４〜８ボル
トに選ぶと、■ｃが８ボルト以上になろうとすると、上
述の通り補正トランジスタ１４及び比較トランジスタ９
がオフからオンに反転し、これに伴って第３及び第２ス
イッチングトランジスタ７及び６がオンになシ、■１は
１０ボルトに上昇して第１スイッチングトランジスタ５
はオンになるので、即座にＶ１は８ボルト迄降下し、補
正トランジスタ１５のベース電位を８ボルトに保持する
。
上記充放電コンデンサ２の電位Ｖｃが上限の８ボルトに
達する迄は充電電流が流れ続け、上記Ｖｃが８ボルトに
達すると、第３スイッチングトランジスタ７及び第２ス
イッチングトランジスタ６を通して抵抗１８における電
圧降下が増大し、放電トランジスタ１がオンになって、
上記コンデンサ２の充電電荷は放電抵抗２４を介して上
記コンデンサ２の容量値Ｃと放電抵抗２４の値Ｒ２によ
って定まる時定数にて放電する。
達する迄は充電電流が流れ続け、上記Ｖｃが８ボルトに
達すると、第３スイッチングトランジスタ７及び第２ス
イッチングトランジスタ６を通して抵抗１８における電
圧降下が増大し、放電トランジスタ１がオンになって、
上記コンデンサ２の充電電荷は放電抵抗２４を介して上
記コンデンサ２の容量値Ｃと放電抵抗２４の値Ｒ２によ
って定まる時定数にて放電する。
上記電位■１が低下してＶｓ以下になると、差動対多の
状態が反転し第２スイッチングトランジスタ６及び第３
スイッチングトランジスタ７がオフとなって１周期が終
了する。
状態が反転し第２スイッチングトランジスタ６及び第３
スイッチングトランジスタ７がオフとなって１周期が終
了する。
この場合に第１スイッチングトランジスタ５は、充放電
コンデンサ２の充電時はオフになる。
コンデンサ２の充電時はオフになる。
（即ち放電トランジスタ１のオフ期間とほぼ同一となる
。
。
）一方、第１スイッチングトランジスタ５のオン期間上
記補正トランジスタ１５０ベース電位は、電圧Ｖｓに等
し＜８Ｖに保たれる。
記補正トランジスタ１５０ベース電位は、電圧Ｖｓに等
し＜８Ｖに保たれる。
上記動作において、各点の波形はＶｃが、第３図のイに
示すように上限がＶｓになる鋸歯状波形を、■１が第３
図唱こ示すように上記充放電コンデンサ２の放電期間に
相当する期間正のパルス波形となる。
示すように上限がＶｓになる鋸歯状波形を、■１が第３
図唱こ示すように上記充放電コンデンサ２の放電期間に
相当する期間正のパルス波形となる。
第３図ハは第２スイッチングトランジスタ６のエミツタ
における電圧即ち出力端子１７における電圧■。
における電圧即ち出力端子１７における電圧■。
を表わし、ｖｏはＴ′期間のみ一定電位（Ｖｓ）に保た
れる周期Ｔ十Ｔ’なるパルス波形となる。
れる周期Ｔ十Ｔ’なるパルス波形となる。
ここでＴ∝ＣＲ１，Ｔ′∝ＣＲ２となり、ＣＲｉ，ＣＲ
２は各々充電及び放電時定数を定める。
２は各々充電及び放電時定数を定める。
ここで第１図において、放電トランジスタ１のベース電
位は第２及び第３スイッチングトランジスタ即ち差動対
βの一方のトランジスタ９のコレクタ電位によって制御
されるので、ｖｃが伺らかの異常で電源電圧Ｖｃｃ近く
になっても、放電トランジスタ１はそのとき必ずオンに
なってＶｃの電位を下げ、上記異常に対してＶｃの上昇
を防ぐことができる。
位は第２及び第３スイッチングトランジスタ即ち差動対
βの一方のトランジスタ９のコレクタ電位によって制御
されるので、ｖｃが伺らかの異常で電源電圧Ｖｃｃ近く
になっても、放電トランジスタ１はそのとき必ずオンに
なってＶｃの電位を下げ、上記異常に対してＶｃの上昇
を防ぐことができる。
又第１図において差動対旦の出力によシ第２スイッチン
グトランジスタ６及び第３スイッチングトランジスタ７
を介して放電トランジスタ１のベースを制御する構成で
あるので、抵抗１８の値が比較的小さく、数ＫΩで事足
り、これに伴ってトランジスタ１のストレージ時間（蓄
積電荷時間）を減少させることができる。
グトランジスタ６及び第３スイッチングトランジスタ７
を介して放電トランジスタ１のベースを制御する構成で
あるので、抵抗１８の値が比較的小さく、数ＫΩで事足
り、これに伴ってトランジスタ１のストレージ時間（蓄
積電荷時間）を減少させることができる。
第２図は本発明の他の実施例を示し、放電トランジスタ
１のベース電位を差動対βのトランジスタ１０のコレク
タ電位により制御する場合で、上述の第１図と同様電源
スイッチオン後コンデンサ２の端子電圧Ｖｃが上昇して
Ｖｓに達すると、トランジスタ２０がオフになり、これ
に伴ってトランジスタ１５がダイオード２２及び抵抗２
１を通してバイアスされる。
１のベース電位を差動対βのトランジスタ１０のコレク
タ電位により制御する場合で、上述の第１図と同様電源
スイッチオン後コンデンサ２の端子電圧Ｖｃが上昇して
Ｖｓに達すると、トランジスタ２０がオフになり、これ
に伴ってトランジスタ１５がダイオード２２及び抵抗２
１を通してバイアスされる。
第２図の場合１９は反転用トランジスタとして働き、ト
ランジスタ２３はトランジスタ１９がオンのとき、オン
になシ、放電トランジスタ１のベースをアース電位にな
す役目を果す。
ランジスタ２３はトランジスタ１９がオンのとき、オン
になシ、放電トランジスタ１のベースをアース電位にな
す役目を果す。
斯る実施例では第１スイッチングトランジスタ５のベー
ス・エミツタ間電圧ＶＢＥはダイオード２２の順方向電
圧（Ｖｆ）によって温度補償が施されるので、上記ＶＢ
Ｅ＝Ｖｆとすれば完全に上記温度補償が行え、特に集積
回路（ＩＣ）化した場合にこの点が達成される。
ス・エミツタ間電圧ＶＢＥはダイオード２２の順方向電
圧（Ｖｆ）によって温度補償が施されるので、上記ＶＢ
Ｅ＝Ｖｆとすれば完全に上記温度補償が行え、特に集積
回路（ＩＣ）化した場合にこの点が達成される。
以上の通り本発明によれば、充放電コンデンサ、充電抵
抗及び放電トランジスタ及び放電抵抗により構成し、単
に比較器として動作する差動対によって基準電圧Ｖｓと
充放電コンデンサの電圧を比較し、上記コンデンサの電
圧の昇降に伴ってスイッチングを行なわせて、出力電圧
を導出するもので、上記放電トランジスタのベースバイ
アスを上記出力電圧によって制御し得るから、極めて容
易にＩＣ化でき、第１図及び第２図の一点鎖線内をＩＣ
によって形成することができる。
抗及び放電トランジスタ及び放電抵抗により構成し、単
に比較器として動作する差動対によって基準電圧Ｖｓと
充放電コンデンサの電圧を比較し、上記コンデンサの電
圧の昇降に伴ってスイッチングを行なわせて、出力電圧
を導出するもので、上記放電トランジスタのベースバイ
アスを上記出力電圧によって制御し得るから、極めて容
易にＩＣ化でき、第１図及び第２図の一点鎖線内をＩＣ
によって形成することができる。
更に何らかの異常で充放電コンデンサの端子電圧が電源
電圧に近づいたときでも、上記放電トランジスタは必ず
順バイアスされ、発振安定用トランジスタもしくはダイ
オードを用いることなく安定した発振を行わせることが
できる。
電圧に近づいたときでも、上記放電トランジスタは必ず
順バイアスされ、発振安定用トランジスタもしくはダイ
オードを用いることなく安定した発振を行わせることが
できる。
第１図は本発明のパルス発振器の一実施例、第２図は同
発振器の他の実施例、第３図は同発振器の説明波形図を
示す。 主な図番の説明、１・・・・・・放電トランジスタ、２
・・・・・・充放電コンデンサ、３・・・・・・可変抵
抗器、４・・・・・・抵抗、旦・・・・・・差動対、１
２，１３・・・・・・分圧抵抗。
発振器の他の実施例、第３図は同発振器の説明波形図を
示す。 主な図番の説明、１・・・・・・放電トランジスタ、２
・・・・・・充放電コンデンサ、３・・・・・・可変抵
抗器、４・・・・・・抵抗、旦・・・・・・差動対、１
２，１３・・・・・・分圧抵抗。
Claims (1)
- １ 直流電源とアース間に充電時定数を決定する抵抗及
び充放電コンデンサを直列に接続すると共に該充放電コ
ンデンサに並列に放電時定数を決定する抵抗及び放電ト
ランジスタのコレクタ・エミツタ路を接続し、上記充放
電コンデンサの両端電圧を検出する第１のスイッチング
トランジスタのベースを上記充放電コンデンサの一端に
接続し、エミツクが共通接続された一対のトランジスタ
より成る差動対の一方のベースに上記第１のスイッチン
グトランジスタの出力側を接続し、該差動対の他方のト
ランジスタのベースを複数の抵抗より成る分圧抵抗回路
に接続し、上記差動対の出力端にベースが接続された第
２のスイッチングトランジスタの出力側を上記放電トラ
ンジスタのベースに接続すると共に出力端子に接続し、
該出力端子より出力パルスを導出することを特徴とした
パルス発振器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49038105A JPS581564B2 (ja) | 1974-04-03 | 1974-04-03 | パルスハツシンキ |
| US05/564,635 US3967216A (en) | 1974-04-03 | 1975-04-02 | Pulse generator stabilized for change of ambient temperature and source voltage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49038105A JPS581564B2 (ja) | 1974-04-03 | 1974-04-03 | パルスハツシンキ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS50131447A JPS50131447A (ja) | 1975-10-17 |
| JPS581564B2 true JPS581564B2 (ja) | 1983-01-12 |
Family
ID=12516180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP49038105A Expired JPS581564B2 (ja) | 1974-04-03 | 1974-04-03 | パルスハツシンキ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US3967216A (ja) |
| JP (1) | JPS581564B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0417959U (ja) * | 1990-06-06 | 1992-02-14 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5946130B2 (ja) * | 1975-08-28 | 1984-11-10 | 日本電気株式会社 | 発振回路 |
| US4205279A (en) * | 1977-09-12 | 1980-05-27 | Motorola, Inc. | CMOS Low current RC oscillator |
| US5124597A (en) * | 1991-04-01 | 1992-06-23 | Tektronix, Inc. | Timer circuit including an analog ramp generator and a CMOS counter |
| US6271735B1 (en) * | 1999-12-06 | 2001-08-07 | Semiconductor Components Industries, Llc. | Oscillator controller with first and second voltage reference |
| US6603366B2 (en) * | 2001-08-10 | 2003-08-05 | Texas Instruments Incorporated | Trimmable oscillator |
| US9831831B2 (en) * | 2016-01-28 | 2017-11-28 | Arm Limited | Integrated oscillator circuitry |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3351871A (en) * | 1965-06-10 | 1967-11-07 | Kreske Walter J | Electrical oscillator with hysteresis and delay elements |
| US3680003A (en) * | 1970-02-27 | 1972-07-25 | Tektronix Inc | Multivibrator circuits employing or-nor gates |
-
1974
- 1974-04-03 JP JP49038105A patent/JPS581564B2/ja not_active Expired
-
1975
- 1975-04-02 US US05/564,635 patent/US3967216A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0417959U (ja) * | 1990-06-06 | 1992-02-14 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS50131447A (ja) | 1975-10-17 |
| US3967216A (en) | 1976-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7486151B2 (en) | Semiconductor circuit for use in timer circuit or oscillator circuit | |
| JPS581564B2 (ja) | パルスハツシンキ | |
| JP2693874B2 (ja) | 遅延パルス発生回路 | |
| JPH06510852A (ja) | 電圧検出回路配列 | |
| US3378701A (en) | Direct coupled pulse timing apparatus | |
| JP3607309B2 (ja) | 発振器 | |
| JPS635922B2 (ja) | ||
| JPH10225101A (ja) | チャージアップ回路 | |
| JPH09121142A (ja) | 発振回路 | |
| JPH0145250B2 (ja) | ||
| JPH0418255Y2 (ja) | ||
| JP2717829B2 (ja) | タイマ装置 | |
| JP2623739B2 (ja) | 鋸歯状発振回路 | |
| JPH0315848B2 (ja) | ||
| JPS5941606B2 (ja) | 発振回路 | |
| JPH06216722A (ja) | 三角波発振回路 | |
| JPS5821235Y2 (ja) | タンアンテイマルチバイブレ−タ | |
| SU479224A1 (ru) | Мультивибратор | |
| JPH0722253B2 (ja) | 発振回路 | |
| JP2000004155A (ja) | Ｐｌｌ装置 | |
| JPH1188160A (ja) | チャージポンプ回路およびｐｌｌ回路 | |
| JPS6195604A (ja) | 電圧制御形発振器 | |
| JPH0462611B2 (ja) | ||
| JPS5842567B2 (ja) | 近接スイッチ | |
| JPS59158122A (ja) | パワ−オンリセツト回路 |