JPH06209130A - ＩｎＳｂ薄膜形成方法 - Google Patents
ＩｎＳｂ薄膜形成方法Info
- Publication number
- JPH06209130A JPH06209130A JP5002586A JP258693A JPH06209130A JP H06209130 A JPH06209130 A JP H06209130A JP 5002586 A JP5002586 A JP 5002586A JP 258693 A JP258693 A JP 258693A JP H06209130 A JPH06209130 A JP H06209130A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- heat treatment
- temperature
- insb
- insb thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Physical Vapour Deposition (AREA)
- Thin Magnetic Films (AREA)
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】
【目的】 真空蒸着時に周囲真空度の制御とＩｎとＳｂ
の蒸着レートの厳密な制御を必要とせずに安定で、オフ
セット電圧の増大を招かず、結晶性がよく高移動度で、
高感度で、プレーナ構造で集積化する。 【構成】 微小な凹凸のあるＳｉ基板１上に積んだ絶縁
膜２上の全面に、もしくは絶縁膜２上に所望の活性層の
パターニングを行った後に、ＩｎおよびＳｂを各々の蒸
着源から蒸着することによりＩｎＳｂ薄膜３を形成し、
ＩｎＳｂ薄膜３の表面に熱処理保護膜５を形成して熱処
理する。熱処理は蒸着した素材のＩｎＳｂの融点温度よ
り５０℃〜０℃低い温度範囲で実施するか、または同融
点温度より約１００℃低い温度で熱処理後、昇温し、融
点温度より５０℃〜０℃低い温度領域で熱処理という２
段階以上の熱処理を行う。その後電極４を付けホール素
子を形成する。
の蒸着レートの厳密な制御を必要とせずに安定で、オフ
セット電圧の増大を招かず、結晶性がよく高移動度で、
高感度で、プレーナ構造で集積化する。 【構成】 微小な凹凸のあるＳｉ基板１上に積んだ絶縁
膜２上の全面に、もしくは絶縁膜２上に所望の活性層の
パターニングを行った後に、ＩｎおよびＳｂを各々の蒸
着源から蒸着することによりＩｎＳｂ薄膜３を形成し、
ＩｎＳｂ薄膜３の表面に熱処理保護膜５を形成して熱処
理する。熱処理は蒸着した素材のＩｎＳｂの融点温度よ
り５０℃〜０℃低い温度範囲で実施するか、または同融
点温度より約１００℃低い温度で熱処理後、昇温し、融
点温度より５０℃〜０℃低い温度領域で熱処理という２
段階以上の熱処理を行う。その後電極４を付けホール素
子を形成する。
Description
【０００１】
【産業上の利用分野】この発明はホール素子の製造方法
などにおいて用いられるＩｎＳｂ薄膜形成方法に関する
ものである。
などにおいて用いられるＩｎＳｂ薄膜形成方法に関する
ものである。
【０００２】
【従来の技術】磁電変換素子、特にホール素子は、小型
で信頼性が高く、ビデオやオーディオのモータのブラシ
の代わりや、自動車の回転センサなど様々な用途に幅広
く応用されている。このホール素子は、ＧａＡｓやＩｎ
Ｓｂの素材を用いたもので、活性層をＧａＡｓの場合は
イオン注入で形成し、ＩｎＳｂの場合は真空蒸着で形成
するという方法に大別される。前者は禁止帯幅が大きく
温度特性に優れ、温度特性が重視される自動車等の分野
で用いられるのに対し、後者は電子の移動度が大きく磁
気感度に優れ、消費電力を重視する分野で用いられる。
で信頼性が高く、ビデオやオーディオのモータのブラシ
の代わりや、自動車の回転センサなど様々な用途に幅広
く応用されている。このホール素子は、ＧａＡｓやＩｎ
Ｓｂの素材を用いたもので、活性層をＧａＡｓの場合は
イオン注入で形成し、ＩｎＳｂの場合は真空蒸着で形成
するという方法に大別される。前者は禁止帯幅が大きく
温度特性に優れ、温度特性が重視される自動車等の分野
で用いられるのに対し、後者は電子の移動度が大きく磁
気感度に優れ、消費電力を重視する分野で用いられる。
【０００３】従来のＩｎＳｂ薄膜形成方法は、図４に示
すように、雲母等の絶縁性基板４１上にＩｎおよびＳｂ
を各々の蒸着源からＩｎＳｂの融点付近の周囲温度で蒸
着してＩｎＳｂ薄膜４２を形成し、電極４３を形成し、
プラスチックパッケージにモールドを行う。
すように、雲母等の絶縁性基板４１上にＩｎおよびＳｂ
を各々の蒸着源からＩｎＳｂの融点付近の周囲温度で蒸
着してＩｎＳｂ薄膜４２を形成し、電極４３を形成し、
プラスチックパッケージにモールドを行う。
【０００４】
【発明が解決しようとする課題】ＩｎとＳｂの２元化合
物であるＩｎＳｂを真空蒸着のみで形成する場合、Ｓｂ
の蒸気圧が高いため周囲真空度の制御が必要であつた。
また、ｎ形の活性層を形成するためＩｎとＳｂの蒸着レ
ートの厳密な制御が必要であり、極めて制御された条件
下での製造であった（たとえば、真空度の制御について
は、特願昭５６−１７７３９４号公報；蒸着レートの制
御については、特願昭５６−５０２９４号公報）。
物であるＩｎＳｂを真空蒸着のみで形成する場合、Ｓｂ
の蒸気圧が高いため周囲真空度の制御が必要であつた。
また、ｎ形の活性層を形成するためＩｎとＳｂの蒸着レ
ートの厳密な制御が必要であり、極めて制御された条件
下での製造であった（たとえば、真空度の制御について
は、特願昭５６−１７７３９４号公報；蒸着レートの制
御については、特願昭５６−５０２９４号公報）。
【０００５】また、従来技術では低温蒸着すると結晶性
が悪く、低温蒸着後に熱処理をするとＳｂが抜け組成制
御が困難になるため、高温蒸着しなければならない。ま
た、高温蒸着のため、蒸着する素材全面にわたって蒸着
し、その後エッチングで活性層の形成を行わなければな
らず、その際のエッチングバラツキによるオフセット電
圧の増大という問題があつた。
が悪く、低温蒸着後に熱処理をするとＳｂが抜け組成制
御が困難になるため、高温蒸着しなければならない。ま
た、高温蒸着のため、蒸着する素材全面にわたって蒸着
し、その後エッチングで活性層の形成を行わなければな
らず、その際のエッチングバラツキによるオフセット電
圧の増大という問題があつた。
【０００６】また、蒸着基板としては雲母結晶の配向性
が重要であり、ＳｉＯ2 （ガラス）上ではうまく成膜す
ることができなかった。さらに、従来技術の雲母等の素
材上では、プレーナ構造で差動アンプやシュミット回路
を形成することができず、モノリシックＩＣ化ができな
かった。この発明の目的は、Ｓｉ基板上に安定なＩｎＳ
ｂ薄膜を容易に得ることができるＩｎＳｂ薄膜形成方法
を提供することである。
が重要であり、ＳｉＯ2 （ガラス）上ではうまく成膜す
ることができなかった。さらに、従来技術の雲母等の素
材上では、プレーナ構造で差動アンプやシュミット回路
を形成することができず、モノリシックＩＣ化ができな
かった。この発明の目的は、Ｓｉ基板上に安定なＩｎＳ
ｂ薄膜を容易に得ることができるＩｎＳｂ薄膜形成方法
を提供することである。
【０００７】この発明の他の目的は、オフセット電圧の
増大を招かないＩｎＳｂ薄膜形成方法を提供することで
ある。この発明のさらに他の目的は、結晶性がよく高移
動度のＩｎＳｂ薄膜を得ることができるＩｎＳｂ薄膜形
成方法を提供することである。
増大を招かないＩｎＳｂ薄膜形成方法を提供することで
ある。この発明のさらに他の目的は、結晶性がよく高移
動度のＩｎＳｂ薄膜を得ることができるＩｎＳｂ薄膜形
成方法を提供することである。
【０００８】
【課題を解決するための手段】本発明のＩｎＳｂ薄膜形
成方法は、第１に、微小な凹凸のあるＳｉ基板上に、表
面にＳｉ基板の凹凸に対応して微小な凹凸が残るＳｉＯ
2 またはプラズマＳｉ 3 Ｎ4 からなる絶縁膜を形成し、
この絶縁膜上にＩｎおよびＳｂを各々の蒸着源から蒸着
してＩｎＳｂ薄膜を形成することを特徴とする。
成方法は、第１に、微小な凹凸のあるＳｉ基板上に、表
面にＳｉ基板の凹凸に対応して微小な凹凸が残るＳｉＯ
2 またはプラズマＳｉ 3 Ｎ4 からなる絶縁膜を形成し、
この絶縁膜上にＩｎおよびＳｂを各々の蒸着源から蒸着
してＩｎＳｂ薄膜を形成することを特徴とする。
【０００９】本発明のＩｎＳｂ薄膜形成方法の第２は、
上記第１の発明のＩｎＳｂ薄膜形成方法において、レジ
ストを用い所望のパターニングを行い、パターニングを
行った領域にＩｎおよびＳｂを各々の蒸着源から蒸着
し、リフトオフで所望の活性層を残す。本発明のＩｎＳ
ｂ薄膜形成方法は、第３に、上記第１，第２の発明のＩ
ｎＳｂ薄膜形成方法において、ＩｎＳｂ薄膜の表面に、
ＳｉＯ2 またはプラズマＳｉ3Ｎ4 を熱処理保護膜とし
て形成した後、熱処理する。このときの熱処理は、Ｉｎ
Ｓｂ薄膜の融点温度より５０℃〜０℃低い温度の範囲が
最適である。
上記第１の発明のＩｎＳｂ薄膜形成方法において、レジ
ストを用い所望のパターニングを行い、パターニングを
行った領域にＩｎおよびＳｂを各々の蒸着源から蒸着
し、リフトオフで所望の活性層を残す。本発明のＩｎＳ
ｂ薄膜形成方法は、第３に、上記第１，第２の発明のＩ
ｎＳｂ薄膜形成方法において、ＩｎＳｂ薄膜の表面に、
ＳｉＯ2 またはプラズマＳｉ3Ｎ4 を熱処理保護膜とし
て形成した後、熱処理する。このときの熱処理は、Ｉｎ
Ｓｂ薄膜の融点温度より５０℃〜０℃低い温度の範囲が
最適である。
【００１０】また、処理方法としては、ＩｎＳｂ薄膜の
融点温度より約１００℃低い温度で熱処理した後、温度
を昇温し、最高温度として同融点温度より５０℃〜０℃
低い温度領域の２段階で熱処理する。
融点温度より約１００℃低い温度で熱処理した後、温度
を昇温し、最高温度として同融点温度より５０℃〜０℃
低い温度領域の２段階で熱処理する。
【００１１】
【作用】本発明のＩｎＳｂ薄膜形成方法によれば、第１
に、Ｓｉ基板上に容易に安定にＩｎおよびＳｂを蒸着す
ることができる。本発明のＩｎＳｂ薄膜形成方法によれ
ば、第２に、オフセット電圧の低下が実現できる。
に、Ｓｉ基板上に容易に安定にＩｎおよびＳｂを蒸着す
ることができる。本発明のＩｎＳｂ薄膜形成方法によれ
ば、第２に、オフセット電圧の低下が実現できる。
【００１２】本発明のＩｎＳｂ薄膜形成方法によれば、
第３に、熱処理中のＩｎおよびＳｂの蒸発を抑え、安定
な高移動度のＩｎＳｂの薄膜形成を実現できる。さら
に、本発明のＩｎＳｂ薄膜形成方法によれば、熱処理で
の結晶化が促進されて安定な高移動度のＩｎＳｂの薄膜
形成が実現できる。
第３に、熱処理中のＩｎおよびＳｂの蒸発を抑え、安定
な高移動度のＩｎＳｂの薄膜形成を実現できる。さら
に、本発明のＩｎＳｂ薄膜形成方法によれば、熱処理で
の結晶化が促進されて安定な高移動度のＩｎＳｂの薄膜
形成が実現できる。
【００１３】
【実施例】図１はこの発明の一実施例のＩｎＳｂ薄膜形
成方法により形成したホール素子の断面図を示すもので
ある。約１．３ミクロンの凹凸程度の研磨仕上げまたは
ウェットエッチングやドライエッチングによりＳｉ基板
１上に凹凸を形成した後、ＳｉＯ2 またはプラズマＳｉ
3 Ｎ4 等の絶縁膜２を形成し、その上にＩｎおよびＳｂ
を各々の蒸着源から蒸着することにより、ＩｎＳｂ薄膜
３を形成する。絶縁膜２の表面には、Ｓｉ基板１の凹凸
に対応した凹凸が残り、この絶縁膜２の凹凸面にＩｎＳ
ｂ薄膜３が形成される。
成方法により形成したホール素子の断面図を示すもので
ある。約１．３ミクロンの凹凸程度の研磨仕上げまたは
ウェットエッチングやドライエッチングによりＳｉ基板
１上に凹凸を形成した後、ＳｉＯ2 またはプラズマＳｉ
3 Ｎ4 等の絶縁膜２を形成し、その上にＩｎおよびＳｂ
を各々の蒸着源から蒸着することにより、ＩｎＳｂ薄膜
３を形成する。絶縁膜２の表面には、Ｓｉ基板１の凹凸
に対応した凹凸が残り、この絶縁膜２の凹凸面にＩｎＳ
ｂ薄膜３が形成される。
【００１４】この際、蒸着温度は常温から融点付近まで
幅広い範囲の任意の温度で可能である。蒸着後、ＳｉＯ
2 やプラズマＳｉ3 Ｎ4 でＩｎおよびＳｂの各々の蒸着
源から蒸着した素材の表面に熱処理保護膜５を形成す
る。この熱処理保護膜５を形成した後、熱処理を行う。
この熱処理は、ＩｎＳｂの融点温度より約１００℃低い
温度で熱処理した後、温度を昇温し、最高温度として同
融点温度より５０℃〜０℃低い温度領域で熱処理という
２段階以上の温度領域の熱処理である。熱処理後にホー
ル素子を形成した後、同ウェハ内のＳｉ基板上に形成さ
れた差動アンプやシュミット回路と配線金属で結線を行
いパッケージにモールドする。
幅広い範囲の任意の温度で可能である。蒸着後、ＳｉＯ
2 やプラズマＳｉ3 Ｎ4 でＩｎおよびＳｂの各々の蒸着
源から蒸着した素材の表面に熱処理保護膜５を形成す
る。この熱処理保護膜５を形成した後、熱処理を行う。
この熱処理は、ＩｎＳｂの融点温度より約１００℃低い
温度で熱処理した後、温度を昇温し、最高温度として同
融点温度より５０℃〜０℃低い温度領域で熱処理という
２段階以上の温度領域の熱処理である。熱処理後にホー
ル素子を形成した後、同ウェハ内のＳｉ基板上に形成さ
れた差動アンプやシュミット回路と配線金属で結線を行
いパッケージにモールドする。
【００１５】実験において、凹凸のないＳｉ基板上に蒸
着すると、Ｉｎの結晶化のみが進み安定なＩｎＳｂを形
成することができなかつた。このことは１ミクロン程度
の凹凸が蒸着中のＩｎ同士の結合を分散させＩｎとＳｂ
の結合を促進するためと考えられる。上記の凹凸の大き
さは、０．１ミクロン以上、２ミクロン以下が好まし
い。
着すると、Ｉｎの結晶化のみが進み安定なＩｎＳｂを形
成することができなかつた。このことは１ミクロン程度
の凹凸が蒸着中のＩｎ同士の結合を分散させＩｎとＳｂ
の結合を促進するためと考えられる。上記の凹凸の大き
さは、０．１ミクロン以上、２ミクロン以下が好まし
い。
【００１６】蒸着後、熱処理を行いＩｎとＳｂの結合を
進める際、Ｓｂは蒸気圧が高く大気圧中では図２（ａ）
に示すように、表面のＳｂは蒸発する。そこで、ＳｉＯ
2 やプラズマＳｉ3 Ｎ4 をＩｎおよびＳｂの各々の蒸着
源から蒸着した素材の表面に保護膜として形成すること
で、図２（ｂ）に示すように、熱処理中のＳｂの蒸発を
防止する。
進める際、Ｓｂは蒸気圧が高く大気圧中では図２（ａ）
に示すように、表面のＳｂは蒸発する。そこで、ＳｉＯ
2 やプラズマＳｉ3 Ｎ4 をＩｎおよびＳｂの各々の蒸着
源から蒸着した素材の表面に保護膜として形成すること
で、図２（ｂ）に示すように、熱処理中のＳｂの蒸発を
防止する。
【００１７】この際の熱処理の温度は、ＩｎＳｂの融点
温度より約１００℃低い温度で熱処理した後、温度を昇
温し、最高温度として同融点温度より５０℃〜０℃低い
温度領域で熱処理という２段階以上の温度領域の熱処理
により高移動度を得ることが、図３より分かる。図３に
おいて、曲線Ａは熱処理温度を４２０℃の１段階のみと
した場合の電子の移動度を示し、曲線Ｂは熱処理温度を
３００℃と４２０℃の２段階とした場合の電子の移動度
を示す。２段階以上の熱処理により高移動度が得られる
のは、第１段階で蒸着時のダメージを回復し第２段階以
降でＩｎとＳｂの結合が促進されるものと推定される。
温度より約１００℃低い温度で熱処理した後、温度を昇
温し、最高温度として同融点温度より５０℃〜０℃低い
温度領域で熱処理という２段階以上の温度領域の熱処理
により高移動度を得ることが、図３より分かる。図３に
おいて、曲線Ａは熱処理温度を４２０℃の１段階のみと
した場合の電子の移動度を示し、曲線Ｂは熱処理温度を
３００℃と４２０℃の２段階とした場合の電子の移動度
を示す。２段階以上の熱処理により高移動度が得られる
のは、第１段階で蒸着時のダメージを回復し第２段階以
降でＩｎとＳｂの結合が促進されるものと推定される。
【００１８】上記の形成方法により室温での移動度とし
て２００００cm2 ／Ｖ・sec という高移動度の膜質を得
ることが可能となる。なお、１段階の熱処理でも２段階
以上の熱処理に比べて多少特性は劣るものの、必要な特
性は得ることができる。その後、電極４を形成し、さら
にその上に保護膜６を形成する。
て２００００cm2 ／Ｖ・sec という高移動度の膜質を得
ることが可能となる。なお、１段階の熱処理でも２段階
以上の熱処理に比べて多少特性は劣るものの、必要な特
性は得ることができる。その後、電極４を形成し、さら
にその上に保護膜６を形成する。
【００１９】上記の方法によれば、蒸着時の雰囲気温度
が室温から融点まで広く設定することが可能で、蒸着時
レジストを用い所望のパターニングを行い、パターニン
グを行った領域にＩｎおよびＳｂを各々の蒸着源から蒸
着し、蒸着後リフトオフで所望の活性層を形成した後、
熱処理を行う製造方法が容易にできる。この方法による
と、エッチングムラによるオフセット電圧を抑えること
ができる。
が室温から融点まで広く設定することが可能で、蒸着時
レジストを用い所望のパターニングを行い、パターニン
グを行った領域にＩｎおよびＳｂを各々の蒸着源から蒸
着し、蒸着後リフトオフで所望の活性層を形成した後、
熱処理を行う製造方法が容易にできる。この方法による
と、エッチングムラによるオフセット電圧を抑えること
ができる。
【００２０】また、このようにしてできた蒸着膜は、同
ウェハ内のＳｉ基板上に形成された差動アンプやシュミ
ット回路と配線金属での結線が容易で高感度のホールＩ
Ｃの製品化が可能となる。
ウェハ内のＳｉ基板上に形成された差動アンプやシュミ
ット回路と配線金属での結線が容易で高感度のホールＩ
Ｃの製品化が可能となる。
【００２１】
【発明の効果】以上のように、この発明のＩｎＳｂ薄膜
形成方法によれば、Ｓｉ基板上に安定な高移動度のＩｎ
Ｓｂの薄膜形成が可能となり、高歩留まりの安価な製品
の供給が可能となる。また、集積化が可能となり、多機
能のデバイスが実現し、セットの小型化に寄与すること
ができる。
形成方法によれば、Ｓｉ基板上に安定な高移動度のＩｎ
Ｓｂの薄膜形成が可能となり、高歩留まりの安価な製品
の供給が可能となる。また、集積化が可能となり、多機
能のデバイスが実現し、セットの小型化に寄与すること
ができる。
【図１】この発明のＩｎＳｂ薄膜形成方法により形成し
たホール素子の断面図である。
たホール素子の断面図である。
【図２】この発明のＩｎＳｂ薄膜形成方法により形成し
た蒸着膜の深さ方向のＩｎおよびＳｂの分布図である。
た蒸着膜の深さ方向のＩｎおよびＳｂの分布図である。
【図３】この発明のＩｎＳｂ薄膜形成方法による蒸着膜
の熱処理による移動度への影響を示す図である。
の熱処理による移動度への影響を示す図である。
【図４】従来のＩｎＳｂ薄膜形成方法により形成したホ
ール素子の断面図である。
ール素子の断面図である。
１ Ｓｉ基板 ２ 絶縁膜 ３ ＩｎＳｂ薄膜 ４ 電極 ５ 熱処理保護膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 多良 勝司 大阪府門真市大字門真1006番地 松下電子 工業株式会社内 (72)発明者 本吉 要 大阪府門真市大字門真1006番地 松下電子 工業株式会社内
Claims (5)
- 【請求項１】 微小な凹凸のあるＳｉ基板上に、表面に
前記Ｓｉ基板の凹凸に対応して微小な凹凸が残るＳｉＯ
2 またはプラズマＳｉ3 Ｎ4 からなる絶縁膜を形成し、
この絶縁膜上にＩｎおよびＳｂを各々の蒸着源から蒸着
してＩｎＳｂ薄膜を形成することを特徴とするＩｎＳｂ
薄膜形成方法。 - 【請求項２】 レジストを用い所望のパターニングを行
い、パターニングを行った領域にＩｎおよびＳｂを各々
の蒸着源から蒸着し、リフトオフで所望の活性層を残す
請求項１記載のＩｎＳｂ薄膜形成方法。 - 【請求項３】 ＩｎＳｂ薄膜の表面に、ＳｉＯ2 または
プラズマＳｉ3 Ｎ4を熱処理保護膜として形成した後、
熱処理する請求項１または２記載のＩｎＳｂ薄膜形成方
法。 - 【請求項４】 ＩｎＳｂ薄膜をその融点温度より５０℃
〜０℃低い温度範囲で熱処理する請求項３記載のＩｎＳ
ｂ薄膜形成方法。 - 【請求項５】 ＩｎＳｂ薄膜をその融点温度より約１０
０℃低い温度で熱処理した後、温度を昇温し最高温度と
して同融点温度より５０℃〜０℃低い温度領域で熱処理
する請求項３記載のＩｎＳｂ薄膜形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00258693A JP3207957B2 (ja) | 1993-01-11 | 1993-01-11 | ＩｎＳｂ薄膜形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00258693A JP3207957B2 (ja) | 1993-01-11 | 1993-01-11 | ＩｎＳｂ薄膜形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06209130A true JPH06209130A (ja) | 1994-07-26 |
| JP3207957B2 JP3207957B2 (ja) | 2001-09-10 |
Family
ID=11533485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00258693A Expired - Fee Related JP3207957B2 (ja) | 1993-01-11 | 1993-01-11 | ＩｎＳｂ薄膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3207957B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002299599A (ja) * | 2001-04-02 | 2002-10-11 | Asahi Kasei Corp | 集積化磁気センサ及びその製造方法 |
| JP2003243646A (ja) * | 2002-02-13 | 2003-08-29 | Asahi Kasei Electronics Co Ltd | 複合半導体素子及びその製造方法 |
| JP2024047607A (ja) * | 2022-09-27 | 2024-04-08 | 国立大学法人 琉球大学 | 機能薄膜半導体の製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103647022B (zh) * | 2013-12-25 | 2016-04-27 | 杭州士兰集成电路有限公司 | 各向异性磁阻传感器垂直结构及其制造方法 |
-
1993
- 1993-01-11 JP JP00258693A patent/JP3207957B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002299599A (ja) * | 2001-04-02 | 2002-10-11 | Asahi Kasei Corp | 集積化磁気センサ及びその製造方法 |
| JP2003243646A (ja) * | 2002-02-13 | 2003-08-29 | Asahi Kasei Electronics Co Ltd | 複合半導体素子及びその製造方法 |
| JP2024047607A (ja) * | 2022-09-27 | 2024-04-08 | 国立大学法人 琉球大学 | 機能薄膜半導体の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3207957B2 (ja) | 2001-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2882410B2 (ja) | 高ゲルマニウム含量を有するｍｏｓトランジスタゲートの製造方法 | |
| JPH02222546A (ja) | Ｍｏｓ型電界効果トランジスタの製造方法 | |
| JP3207957B2 (ja) | ＩｎＳｂ薄膜形成方法 | |
| JPS63308384A (ja) | 薄膜トランジスタ | |
| JP2841381B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0546106B2 (ja) | ||
| CN116959982A (zh) | 一种晶圆片制备方法及晶圆片 | |
| JP2653092B2 (ja) | 相補型薄膜トランジスタ及びその製造方法 | |
| JPH03104209A (ja) | 半導体装置の製造方法 | |
| JP3180378B2 (ja) | 半導体薄膜の製造方法および半導体磁気抵抗素子の製造方法 | |
| JPH0412629B2 (ja) | ||
| JPH0316214A (ja) | 絶縁膜の製造方法 | |
| JPH022174A (ja) | 高分子エレクトロニクス装置の製造方法 | |
| JPH0536911A (ja) | ３次元回路素子およびその製造方法 | |
| JP2532252B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH07111979B2 (ja) | 電界効果トランジスタの製造方法 | |
| US5008215A (en) | Process for preparing high sensitivity semiconductive magnetoresistance element | |
| JPH06164017A (ja) | 半導体薄膜磁気抵抗素子の製造方法 | |
| JPS61232675A (ja) | 多結晶薄膜トランジスタとその製造方法 | |
| JP2830295B2 (ja) | 半導体装置の製造方法 | |
| JPH03108319A (ja) | 半導体装置の製造方法 | |
| CN111312733A (zh) | 阵列基板及其制备方法 | |
| JPH0550854B2 (ja) | ||
| JPH07130979A (ja) | 半導体装置及びその製造方法 | |
| JPH0442577A (ja) | 薄膜トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |