JPH06209566A - Ｍｏｓ形半導体素子の保護方法及び保護回路 - Google Patents
Ｍｏｓ形半導体素子の保護方法及び保護回路Info
- Publication number
- JPH06209566A JPH06209566A JP218893A JP218893A JPH06209566A JP H06209566 A JPH06209566 A JP H06209566A JP 218893 A JP218893 A JP 218893A JP 218893 A JP218893 A JP 218893A JP H06209566 A JPH06209566 A JP H06209566A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- semiconductor element
- main
- detection
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Protection Of Static Devices (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【目的】 本発明は、主ＭＯＳ形半導体素子と、これ
に並列接続される検出用半導体素子から成るスイッチン
グ回路を直列接続して電力変換装置の構成要素とする場
合、主ＭＯＳ形半導体素子の異常事態確実に検出し、主
ＭＯＳ形半導体素子の破損を防止することを目的とす
る。 【構成】 検出用半導体素子１２のゲ―トとゲ―ト駆動
回路６―１とをＯＦＦ―ＤＤＥＬＡＹ回路１３を介して
接続し、主ＭＯＳ形半導体素子１０のゲ―トとゲ―ト駆
動回路６―１とをＯＮ―ＤＥＬＡＹ回路１４を介して接
続したことを特徴とするＭＯＳ形半導体素子の保護回
路。
に並列接続される検出用半導体素子から成るスイッチン
グ回路を直列接続して電力変換装置の構成要素とする場
合、主ＭＯＳ形半導体素子の異常事態確実に検出し、主
ＭＯＳ形半導体素子の破損を防止することを目的とす
る。 【構成】 検出用半導体素子１２のゲ―トとゲ―ト駆動
回路６―１とをＯＦＦ―ＤＤＥＬＡＹ回路１３を介して
接続し、主ＭＯＳ形半導体素子１０のゲ―トとゲ―ト駆
動回路６―１とをＯＮ―ＤＥＬＡＹ回路１４を介して接
続したことを特徴とするＭＯＳ形半導体素子の保護回
路。
Description
【０００１】
【産業上の利用分野】本発明は、ＭＯＳ形半導体素子の
保護方法及び保護回路に関するものである。
保護方法及び保護回路に関するものである。
【０００２】
【従来の技術】従来技術を図４、図５及び図６を参照し
て説明する。図４において、１―１，１―２は主ＭＯＳ
形半導体素子で、ここでは一例としてＩＧＢＴを用い
た。２―１，２―２は直流電源、３はリアクトルで、図
４の回路は一般的にハ―フブリッジ回路と呼ばれる回路
である。
て説明する。図４において、１―１，１―２は主ＭＯＳ
形半導体素子で、ここでは一例としてＩＧＢＴを用い
た。２―１，２―２は直流電源、３はリアクトルで、図
４の回路は一般的にハ―フブリッジ回路と呼ばれる回路
である。
【０００３】図４に示すような回路で、主ＩＧＢＴ１―
１と主ＩＧＢＴ１―２が同時にＯＮしてしまうと、電流
が負荷であるリアクトル３を通らず主ＩＧＢＴ１―１と
１―２を通過して電源が短絡してしまうために、それを
防止する目的で図６に示すように主ＩＧＢＴ１―１のＯ
Ｎ区間と主ＩＧＢＴ１―２のＯＮ区間の間にデッドタイ
ムという主ＩＧＢＴ１―１と主ＩＧＢＴ１―２の両方と
もＯＮしていない区間を設けている。
１と主ＩＧＢＴ１―２が同時にＯＮしてしまうと、電流
が負荷であるリアクトル３を通らず主ＩＧＢＴ１―１と
１―２を通過して電源が短絡してしまうために、それを
防止する目的で図６に示すように主ＩＧＢＴ１―１のＯ
Ｎ区間と主ＩＧＢＴ１―２のＯＮ区間の間にデッドタイ
ムという主ＩＧＢＴ１―１と主ＩＧＢＴ１―２の両方と
もＯＮしていない区間を設けている。
【０００４】しかし、それにも拘らず主ＩＧＢＴ１―
１，１―２がノイズ等で誤って同時にＯＮして主ＩＧＢ
Ｔ１―１，１―２に過電流が流れると言う故障モ―ドが
ある。この過電流により素子破壊を防ぐための従来の保
護回路について説明する。図５は、図４の主ＩＧＢＴ１
―１のコレクタ端子７―１、エミッタ端子８―１に囲ま
れた（Ａ）部の拡大図である。
１，１―２がノイズ等で誤って同時にＯＮして主ＩＧＢ
Ｔ１―１，１―２に過電流が流れると言う故障モ―ドが
ある。この過電流により素子破壊を防ぐための従来の保
護回路について説明する。図５は、図４の主ＩＧＢＴ１
―１のコレクタ端子７―１、エミッタ端子８―１に囲ま
れた（Ａ）部の拡大図である。
【０００５】従来の保護回路の構成は、検出用半導体素
子４―１（ここでは一例としてＩＧＢＴを用いた）と検
出用半導体素子４―１の通電電流検出用電流検出の一例
として検出用抵抗５―１を直列に接続したものを、主Ｉ
ＧＢＴ１―１に並列に接続した構成となっている。又、
主ＩＧＢＴ１―１と検出用ＩＧＢＴ４―１は、ゲ―ト駆
動回路６―１からの同一のゲ―トによって動作させてい
る。主ＩＧＢＴ１―１に過電流が流れると、検出用ＩＧ
ＢＴ４―１にも比例した過電流が流れる。
子４―１（ここでは一例としてＩＧＢＴを用いた）と検
出用半導体素子４―１の通電電流検出用電流検出の一例
として検出用抵抗５―１を直列に接続したものを、主Ｉ
ＧＢＴ１―１に並列に接続した構成となっている。又、
主ＩＧＢＴ１―１と検出用ＩＧＢＴ４―１は、ゲ―ト駆
動回路６―１からの同一のゲ―トによって動作させてい
る。主ＩＧＢＴ１―１に過電流が流れると、検出用ＩＧ
ＢＴ４―１にも比例した過電流が流れる。
【０００６】検出用抵抗５―１の電圧より過電流を読み
取り、主ＩＧＢＴ１―１の短絡過電流を検知し、ゲ―ト
信号を絞って短絡過電流を減少させ、最終的にはゲ―ト
信号を停止して短絡電流を遮断するという保護を行って
いる。
取り、主ＩＧＢＴ１―１の短絡過電流を検知し、ゲ―ト
信号を絞って短絡過電流を減少させ、最終的にはゲ―ト
信号を停止して短絡電流を遮断するという保護を行って
いる。
【０００７】
【発明が解決しようとする課題】図５に示すような従来
のＭＯＳ形半導体素子の保護回路では、主ＩＧＢＴ１―
１がＯＮしていて検出用のＩＧＢＴ４―１が点弧してい
ない時、つまり保護回路が動作していない場合に、主Ｉ
ＧＢＴ１―１が点弧するために過電流から主ＩＧＢＴ１
―１を保護できない。あるいは主ＩＧＢＴ１―１がＯＮ
する前に検出用のＩＧＢＴ４―１が、主ＩＧＢＴ１―１
の短絡破壊等の異常状態を検出して主ＩＧＢＴ１―１を
過電流破壊から未然に防止することが出来ないという安
全面の問題がある。
のＭＯＳ形半導体素子の保護回路では、主ＩＧＢＴ１―
１がＯＮしていて検出用のＩＧＢＴ４―１が点弧してい
ない時、つまり保護回路が動作していない場合に、主Ｉ
ＧＢＴ１―１が点弧するために過電流から主ＩＧＢＴ１
―１を保護できない。あるいは主ＩＧＢＴ１―１がＯＮ
する前に検出用のＩＧＢＴ４―１が、主ＩＧＢＴ１―１
の短絡破壊等の異常状態を検出して主ＩＧＢＴ１―１を
過電流破壊から未然に防止することが出来ないという安
全面の問題がある。
【０００８】本発明の目的は、図３に示すような主ＭＯ
Ｓ形半導体素子と検出用半導体素子の動作タイミングを
主ＭＯＳ形半導体素子がＯＮする場合は検出用半導体素
子を早くＯＮさせ、主ＭＯＳ形半導体素子がＯＦＦする
場合は検出用半導体素子を遅くＯＦＦさせることによ
り、主ＭＯＳ形半導体素子が動作している場合は、必ず
検出用半導体素子が動作しているような、あるいは主Ｍ
ＯＳ形半導体素子が動作する前に前もって異常事態を検
出することができるＭＯＳ形半導体素子の保護方法及び
保護回路を提供することにある。
Ｓ形半導体素子と検出用半導体素子の動作タイミングを
主ＭＯＳ形半導体素子がＯＮする場合は検出用半導体素
子を早くＯＮさせ、主ＭＯＳ形半導体素子がＯＦＦする
場合は検出用半導体素子を遅くＯＦＦさせることによ
り、主ＭＯＳ形半導体素子が動作している場合は、必ず
検出用半導体素子が動作しているような、あるいは主Ｍ
ＯＳ形半導体素子が動作する前に前もって異常事態を検
出することができるＭＯＳ形半導体素子の保護方法及び
保護回路を提供することにある。
【０００９】
【課題を解決するための手段】本発明は、上記目的を達
成するために、図１に示すように、検出用半導体素子１
２のゲ―トとゲ―ト駆動回路６―１とをＯＦＦ―ＤＤＥ
ＬＡＹ回路１３を介して接続し、主ＭＯＳ形半導体素子
１０のゲ―トとゲ―ト駆動回路６―１とをＯＮ―ＤＥＬ
ＡＹ回路１４を介して接続したことを特徴とするもので
ある。
成するために、図１に示すように、検出用半導体素子１
２のゲ―トとゲ―ト駆動回路６―１とをＯＦＦ―ＤＤＥ
ＬＡＹ回路１３を介して接続し、主ＭＯＳ形半導体素子
１０のゲ―トとゲ―ト駆動回路６―１とをＯＮ―ＤＥＬ
ＡＹ回路１４を介して接続したことを特徴とするもので
ある。
【００１０】
【作用】主ＭＯＳ形半導体素子１０をＯＮさせる場合
は、主ＭＯＳ形半導体素子１０のゲ―トにＯＮ―ＤＥＬ
ＡＹがかかり、検出用半導体素子１２の方が主ＭＯＳ形
半導体素子１０より早くＯＮする。
は、主ＭＯＳ形半導体素子１０のゲ―トにＯＮ―ＤＥＬ
ＡＹがかかり、検出用半導体素子１２の方が主ＭＯＳ形
半導体素子１０より早くＯＮする。
【００１１】主ＭＯＳ形半導体素子１０がＯＦＦする場
合は、検出用半導体素子１２のゲ―トにＯＦＦ―ＤＥＬ
ＡＹがかかり、検出用半導体素子１２の方が主ＭＯＳ形
半導体素子１０より遅くＯＦＦする。上記のような作用
によって、従来のような検出遅れを防ぐことができる。
合は、検出用半導体素子１２のゲ―トにＯＦＦ―ＤＥＬ
ＡＹがかかり、検出用半導体素子１２の方が主ＭＯＳ形
半導体素子１０より遅くＯＦＦする。上記のような作用
によって、従来のような検出遅れを防ぐことができる。
【００１２】
【実施例】以下本発明の一実施例を図１及び図２を参照
して説明する。図２は、図１に示す本発明の一実施例を
具体化した回路構成図である。
して説明する。図２は、図１に示す本発明の一実施例を
具体化した回路構成図である。
【００１３】この実施例では、ＯＦＦ―ＤＥＬＡＹ回路
１３を抵抗１５とダイオ―ド１６の並列回路によって構
成している。次に、ＯＮ―ＤＥＬＡＹ回路１４をダイオ
―ド１７と抵抗１８の並列回路によって構成している。
尚、本実施例に於ては、主ＭＯＳ形半導体素子１０の一
例としてＩＧＢＴ１―１、検出用半導体素子１２の一例
としてＩＧＢＴ４―１を用いて構成した。
１３を抵抗１５とダイオ―ド１６の並列回路によって構
成している。次に、ＯＮ―ＤＥＬＡＹ回路１４をダイオ
―ド１７と抵抗１８の並列回路によって構成している。
尚、本実施例に於ては、主ＭＯＳ形半導体素子１０の一
例としてＩＧＢＴ１―１、検出用半導体素子１２の一例
としてＩＧＢＴ４―１を用いて構成した。
【００１４】ゲ―ト駆動回路６―１と検出用ＩＧＢＴ４
―１のゲ―トとをＯＦＦ―ＤＥＬＡＹ回路１３を介して
接続し、ゲ―ト駆動回路６―１と主ＩＧＢＴ１―１のゲ
―トをＯＮ―ＤＥＬＡＹ回路１４を接続する。
―１のゲ―トとをＯＦＦ―ＤＥＬＡＹ回路１３を介して
接続し、ゲ―ト駆動回路６―１と主ＩＧＢＴ１―１のゲ
―トをＯＮ―ＤＥＬＡＹ回路１４を接続する。
【００１５】図２の主ＩＧＢＴ１―１をＯＮさせる場
合、ゲ―ト駆動回路６―１とエミッタ端子７―１に正の
ゲ―ト電圧をかけると、検出用ＩＧＢＴ４―１のゲ―ト
・エミッタ間にかかるゲ―ト電圧は、ＯＦＦ―ＤＥＬＡ
Ｙ回路１３のダイオ―ド１６によって通常の遅れの無い
ＯＮ動作を行い、主ＩＧＢＴ１―１のゲ―ト・エミッタ
間にかかるゲ―ト電圧は、ＯＮ―ＤＥＬＡＹ回路１４の
抵抗１８によって主ＩＧＢＴ１―１のＯＮ動作を遅らせ
る。これによって、主ＩＧＢＴ１―１がＯＮする場合Ｏ
Ｎ―ＤＥＬＡＹ回路１４によって、検出用ＩＧＢＴ４―
１が主ＩＧＢＴ１―１より先にＯＮする。
合、ゲ―ト駆動回路６―１とエミッタ端子７―１に正の
ゲ―ト電圧をかけると、検出用ＩＧＢＴ４―１のゲ―ト
・エミッタ間にかかるゲ―ト電圧は、ＯＦＦ―ＤＥＬＡ
Ｙ回路１３のダイオ―ド１６によって通常の遅れの無い
ＯＮ動作を行い、主ＩＧＢＴ１―１のゲ―ト・エミッタ
間にかかるゲ―ト電圧は、ＯＮ―ＤＥＬＡＹ回路１４の
抵抗１８によって主ＩＧＢＴ１―１のＯＮ動作を遅らせ
る。これによって、主ＩＧＢＴ１―１がＯＮする場合Ｏ
Ｎ―ＤＥＬＡＹ回路１４によって、検出用ＩＧＢＴ４―
１が主ＩＧＢＴ１―１より先にＯＮする。
【００１６】次に、主ＩＧＢＴ１―１をＯＦＦさせる場
合、ゲ―ト駆動回路６―１とエミッタ端子８―１に負の
ゲ―ト電圧をかけると、主ＩＧＢＴ１―１は、ＯＮ―Ｄ
ＥＬＡＹ回路１４のダイオ―ド１７によって通常の遅れ
の無いＯＦＦ動作を行い、検出用ＩＧＢＴ４―１は、Ｏ
ＦＦ―ＤＥＬＡＹ回路１３の抵抗１５によってＯＦＦ動
作を遅らせる。
合、ゲ―ト駆動回路６―１とエミッタ端子８―１に負の
ゲ―ト電圧をかけると、主ＩＧＢＴ１―１は、ＯＮ―Ｄ
ＥＬＡＹ回路１４のダイオ―ド１７によって通常の遅れ
の無いＯＦＦ動作を行い、検出用ＩＧＢＴ４―１は、Ｏ
ＦＦ―ＤＥＬＡＹ回路１３の抵抗１５によってＯＦＦ動
作を遅らせる。
【００１７】これによって、主ＩＧＢＴ１―１がＯＦＦ
動作する場合、ＯＦＦ―ＤＥＬＡＹ回路１３によって、
主ＩＧＢＴ１―１が検出用ＩＧＢＴ４―１より先にＯＦ
Ｆする。
動作する場合、ＯＦＦ―ＤＥＬＡＹ回路１３によって、
主ＩＧＢＴ１―１が検出用ＩＧＢＴ４―１より先にＯＦ
Ｆする。
【００１８】上記の動作特性により、主ＩＧＢＴ１―１
が動作中は必ず検出用ＩＧＢＴ４―１が動作しているの
で検出遅れが無く、主ＩＧＢＴ１―１に流れる過電流を
確実に検出でき、ゲ―ト絞り等の保護動作により主ＩＧ
ＢＴ１―１を確実に保護できるという効果が得られる。
が動作中は必ず検出用ＩＧＢＴ４―１が動作しているの
で検出遅れが無く、主ＩＧＢＴ１―１に流れる過電流を
確実に検出でき、ゲ―ト絞り等の保護動作により主ＩＧ
ＢＴ１―１を確実に保護できるという効果が得られる。
【００１９】以上の説明では、主ＩＧＢＴ１―１，１―
２を素子単体として説明したが、主ＩＧＢＴ１―１，１
―２が複数直列または並列接続した場合も同一の効果が
得られる。
２を素子単体として説明したが、主ＩＧＢＴ１―１，１
―２が複数直列または並列接続した場合も同一の効果が
得られる。
【００２０】又、ＯＮ―ＤＥＬＡＹやＯＦＦ―ＤＥＬＡ
Ｙ回路を主ＩＧＢＴ１―１や検出用ＩＧＢＴ４―１と物
理的に別回路として製作しても良いし、主ＩＧＢＴ１―
１や検出用ＩＧＢＴ４―１を同一半導体ペレット上、ま
たは、同一半導体パッケ―ジ内に製作しても同一の効果
を得ることができる。
Ｙ回路を主ＩＧＢＴ１―１や検出用ＩＧＢＴ４―１と物
理的に別回路として製作しても良いし、主ＩＧＢＴ１―
１や検出用ＩＧＢＴ４―１を同一半導体ペレット上、ま
たは、同一半導体パッケ―ジ内に製作しても同一の効果
を得ることができる。
【００２１】
【発明の効果】以上説明のように、本発明によれば、主
ＭＯＳ形半導体素子が動作中に検出用半導体素子が必ず
ＯＮ状態であり、検出遅れによって発生する過電流から
の主ＭＯＳ形半導体素子を確実に保護でき、又、主ＭＯ
Ｓ形半導体素子の動作前に前もって、検出用半導体素子
により異常事態を検出して主ＭＯＳ形半導体素子を過電
流破壊等から未然に防止することができるという著しい
効果が得られる。
ＭＯＳ形半導体素子が動作中に検出用半導体素子が必ず
ＯＮ状態であり、検出遅れによって発生する過電流から
の主ＭＯＳ形半導体素子を確実に保護でき、又、主ＭＯ
Ｓ形半導体素子の動作前に前もって、検出用半導体素子
により異常事態を検出して主ＭＯＳ形半導体素子を過電
流破壊等から未然に防止することができるという著しい
効果が得られる。
【図１】本発明の一実施例を示すブロック図。
【図２】図１の具体的一例を示した回路構成図。
【図３】本発明の動作を説明するための動作タイミング
図。
図。
【図４】ＭＯＳ形半導体素子の適用例を示すハ―フブリ
ッジ回路。
ッジ回路。
【図５】図４の一部詳細図。
【図６】ＭＯＳ形半導体素子を保護する原理を説明する
ためのタイミング図。
ためのタイミング図。
１―１，１―２ …主ＩＧＢＴ ２―１，２―
２ …直流電源 ３ …リアクトル ４―１
…検出用ＩＧＢＴ ５―１ …検出用抵抗 ６―１
…ゲ―ト駆動回路 ７―１ …コレクタ端子 ８―１
…エミッタ端子 １０ …主ＭＯＳ形半導体素子 １２ …検出用半導体素子 １３ …ＯＦＦ―ＤＥＬＡＹ回路 １４ …ＯＮ―ＤＥＬＡＹ回路 １５，１８ …抵抗 １６，１７ …ダイオ―ド
２ …直流電源 ３ …リアクトル ４―１
…検出用ＩＧＢＴ ５―１ …検出用抵抗 ６―１
…ゲ―ト駆動回路 ７―１ …コレクタ端子 ８―１
…エミッタ端子 １０ …主ＭＯＳ形半導体素子 １２ …検出用半導体素子 １３ …ＯＦＦ―ＤＥＬＡＹ回路 １４ …ＯＮ―ＤＥＬＡＹ回路 １５，１８ …抵抗 １６，１７ …ダイオ―ド
Claims (2)
- 【請求項１】 検出用半導体素子と、この検出用半
導体素子の通電電流を検出する電流検出器との直列回路
を、主ＭＯＳ形半導体素子に並列に接続したスイッチン
グ回路を少なくとも２組直流電源間に接続して成る回路
において、前記検出用半導体素子を前記主ＭＯＳ形半導
体素子より早くオンさせ遅くオフさせることを特徴とす
るＭＯＳ形半導体素子の保護方法。 - 【請求項２】 検出用半導体素子と、この検出用半
導体素子の通電電流を検出する電流検出器との直列回路
を、主ＭＯＳ形半導体素子に並列に接続し、前記電流検
出用半導体素子及び主ＭＯＳ形半導体素子に同一のタイ
ミングでゲ―ト信号を供給するゲ―ト駆動回路を備えた
スイッチング回路を少なくとも２組直流電源間に接続し
て成る回路において、各スイッチング回路はゲ―ト駆動
回路と検出用半導体素子のゲ―トの間にＯＦＦ−ＤＥＬ
ＡＹ回路を、ゲ―ト駆動回路と主ＭＯＳ形半導体素子の
ゲ―トの間にＯＮ―ＤＥＬＡＹ回路を設けたことを特徴
とするＭＯＳ形半導体素子の保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP218893A JPH06209566A (ja) | 1993-01-11 | 1993-01-11 | Ｍｏｓ形半導体素子の保護方法及び保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP218893A JPH06209566A (ja) | 1993-01-11 | 1993-01-11 | Ｍｏｓ形半導体素子の保護方法及び保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06209566A true JPH06209566A (ja) | 1994-07-26 |
Family
ID=11522392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP218893A Pending JPH06209566A (ja) | 1993-01-11 | 1993-01-11 | Ｍｏｓ形半導体素子の保護方法及び保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06209566A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102012207222A1 (de) | 2011-05-02 | 2012-11-08 | Mitsubishi Electric Corporation | Leistungshalbleitervorrichtung mit einer Mehrzahl parallel geschalteter Schaltelemente |
-
1993
- 1993-01-11 JP JP218893A patent/JPH06209566A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102012207222A1 (de) | 2011-05-02 | 2012-11-08 | Mitsubishi Electric Corporation | Leistungshalbleitervorrichtung mit einer Mehrzahl parallel geschalteter Schaltelemente |
| US8766702B2 (en) | 2011-05-02 | 2014-07-01 | Mitsubishi Electric Corporation | Power semiconductor device having plurality of switching elements connected in parallel |
| DE102012207222B4 (de) * | 2011-05-02 | 2016-05-25 | Mitsubishi Electric Corporation | Leistungshalbleitervorrichtung mit einer Mehrzahl parallel geschalteter Schaltelemente |
| DE102012025769B3 (de) * | 2011-05-02 | 2016-07-14 | Mitsubishi Electric Corporation | Leistungshalbleitervorrichtung mit einer Mehrzahl parallel geschalteter Schaltelemente |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4575441B2 (ja) | 三つの電圧レベルのスイッチングのためのコンバータ回路における漏電処理のための方法 | |
| KR100300651B1 (ko) | 반도체 회로 및 파워 트랜지스터 보호회로 | |
| JPH08316808A (ja) | 半導体装置 | |
| JPH1070832A (ja) | 電力半導体装置のための過電流及び短絡保護制御装置 | |
| JPH02266712A (ja) | 半導体装置 | |
| CN111313731B (zh) | 智能功率模块 | |
| JP6748935B2 (ja) | 電流センス付き半導体スイッチの保護回路 | |
| WO2013125366A1 (ja) | 電力用スイッチング回路 | |
| JPH0340517A (ja) | パワーデバイスの駆動・保護回路 | |
| JPH0437649B2 (ja) | ||
| US5638246A (en) | Semiconductor device having a protection circuit, and electronic system including the same | |
| JP4434510B2 (ja) | 絶縁ゲート型半導体素子の故障検出方法および故障検出装置 | |
| US20060044726A1 (en) | Controlling circuit of power semiconductor device and controlling integrated circuit | |
| JPH06209566A (ja) | Ｍｏｓ形半導体素子の保護方法及び保護回路 | |
| JP4862527B2 (ja) | 半導体装置 | |
| JP3052619B2 (ja) | カレントセンシング機能付半導体装置の制御回路装置 | |
| JPH06209565A (ja) | Ｍｏｓ形半導体素子の保護方法及び保護回路 | |
| JP2001169533A (ja) | 電力変換装置 | |
| JP3406682B2 (ja) | 保護回路 | |
| JP2008061339A (ja) | インバータ回路 | |
| JP3191661B2 (ja) | 半導体素子の過負荷保護回路 | |
| JPH09182463A (ja) | 電圧形インバータのアーム短絡検出装置 | |
| JPS63268432A (ja) | 短絡保護回路 | |
| JP3011966B2 (ja) | Ｇｔｏ素子故障検出回路 | |
| JPH07107751A (ja) | インバータ回路 |