JPH06209576A - カレントミラーブリッジを使用した全波整流器 - Google Patents
カレントミラーブリッジを使用した全波整流器Info
- Publication number
- JPH06209576A JPH06209576A JP5295571A JP29557193A JPH06209576A JP H06209576 A JPH06209576 A JP H06209576A JP 5295571 A JP5295571 A JP 5295571A JP 29557193 A JP29557193 A JP 29557193A JP H06209576 A JPH06209576 A JP H06209576A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- signal
- terminal
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 18
- 238000001514 detection method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 241000233805 Phoenix Species 0.000 description 2
- 241001061260 Emmelichthys struhsakeri Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/22—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using conversion of AC into DC
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/02—Conversion of AC power input into DC power output without possibility of reversal
- H02M7/04—Conversion of AC power input into DC power output without possibility of reversal by static converters
- H02M7/12—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/21—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/217—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Rectifiers (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【目的】 従来の整流器よりも集積回路の適用において
必要とする表面積を減少させた全波整流器を提供する。 【構成】 本発明の全波整流器は、負入力端と正入力端
と増幅器出力端とを具備する増幅器、回路入力端と負入
力端との間に接続した入力抵抗、回路出力端へ接続した
出力端子と負入力端へ接続した第一端子と増幅器出力端
へ接続した第二端子とを具備する電流ブリッジ回路、を
有している。電流ブリッジ回路は、第一カレントミラー
回路と第二カレントミラー回路とを有している。
必要とする表面積を減少させた全波整流器を提供する。 【構成】 本発明の全波整流器は、負入力端と正入力端
と増幅器出力端とを具備する増幅器、回路入力端と負入
力端との間に接続した入力抵抗、回路出力端へ接続した
出力端子と負入力端へ接続した第一端子と増幅器出力端
へ接続した第二端子とを具備する電流ブリッジ回路、を
有している。電流ブリッジ回路は、第一カレントミラー
回路と第二カレントミラー回路とを有している。
Description
【０００１】
【産業上の利用分野】本発明は、大略、全波増幅器の技
術分野に関するものであって、更に詳細には、アクティ
ブ部品を具備する全波増幅器で信号を整流する技術分野
に関するものである。
術分野に関するものであって、更に詳細には、アクティ
ブ部品を具備する全波増幅器で信号を整流する技術分野
に関するものである。
【０００２】
【従来の技術】従来、信号はダイオードで整流されてい
る。特に、全波増幅器は、従来、図３に示した如く、ダ
イオードブリッジ配列で構成されている。一方、全波整
流器は、図４に示した如く、中央タップ変圧器とダイオ
ード対を使用して構成されている。図４の回路は集積回
路の形態で製造することは困難であるか又は不可能であ
り、且つ図３の回路は集積化するのにかなりのシリコン
面積を必要とし、且つダイオードの本来的な寄生容量が
高いために速度が遅くなる。
る。特に、全波増幅器は、従来、図３に示した如く、ダ
イオードブリッジ配列で構成されている。一方、全波整
流器は、図４に示した如く、中央タップ変圧器とダイオ
ード対を使用して構成されている。図４の回路は集積回
路の形態で製造することは困難であるか又は不可能であ
り、且つ図３の回路は集積化するのにかなりのシリコン
面積を必要とし、且つダイオードの本来的な寄生容量が
高いために速度が遅くなる。
【０００３】
【発明が解決しようとする課題】本発明の目的とすると
ころは、従来の整流器よりも集積回路適用において必要
とされる表面積が少なくて済む全波整流器を提供するこ
とである。
ころは、従来の整流器よりも集積回路適用において必要
とされる表面積が少なくて済む全波整流器を提供するこ
とである。
【０００４】本発明の別の目的とするところは、従来の
整流器よりもより精度が高く且つ速度が速い全波整流器
を提供することである。
整流器よりもより精度が高く且つ速度が速い全波整流器
を提供することである。
【０００５】
【課題を解決するための手段】本発明によれば、上述し
た目的を達成することの可能な全波整流器が提供され、
該整流器は、負入力端と正入力端と増幅器出力端とを具
備する増幅器を有すると共に、回路入力端と負入力端と
の間に接続した入力抵抗を有しており、更に回路出力端
へ接続した出力端子と負入力端へ接続した第一端子と増
幅器出力端へ接続した第二端子とを具備する電流ブリッ
ジ回路を有しており、該回路出力端が出力負荷を駆動す
る。該電流ブリッジ回路は第一カレントミラー回路と第
二カレントミラー回路とを有している。
た目的を達成することの可能な全波整流器が提供され、
該整流器は、負入力端と正入力端と増幅器出力端とを具
備する増幅器を有すると共に、回路入力端と負入力端と
の間に接続した入力抵抗を有しており、更に回路出力端
へ接続した出力端子と負入力端へ接続した第一端子と増
幅器出力端へ接続した第二端子とを具備する電流ブリッ
ジ回路を有しており、該回路出力端が出力負荷を駆動す
る。該電流ブリッジ回路は第一カレントミラー回路と第
二カレントミラー回路とを有している。
【０００６】本発明の別の側面によれば、増幅器入力端
へ接続した第一カレントミラー回路と増幅器出力端へ接
続した第二カレントミラー回路とを具備する全波増幅器
のフィードバック回路が提供される。
へ接続した第一カレントミラー回路と増幅器出力端へ接
続した第二カレントミラー回路とを具備する全波増幅器
のフィードバック回路が提供される。
【０００７】本発明の更に別の側面によれば、回路出力
端子を具備する回路の回路出力端において整流された信
号電流を供給するために回路入力端子へ印加される信号
電流を整流する方法が提供される。正の場合を検討する
と、回路入力端子への信号電流が０より大きい場合に
は、本発明方法では、回路入力端子からの信号電流の第
一部分を回路出力端子へ通過させ、且つ回路入力端子か
らの信号電流の第二部分を回路出力端へ通過させ、その
場合に回路入力端子へ通過する信号電流は信号電流の第
一及び第二部分の和に実質的に等しい。負の場合を検討
すると、回路入力端子への信号電流が０より小さい場合
には、本発明方法では、回路出力端子から回路出力端へ
通過するミラー電流を発生させながら回路出力端子から
の信号電流を回路入力端子へ通過させ、そのミラー電流
は実質的に信号電流の半分に等しい。
端子を具備する回路の回路出力端において整流された信
号電流を供給するために回路入力端子へ印加される信号
電流を整流する方法が提供される。正の場合を検討する
と、回路入力端子への信号電流が０より大きい場合に
は、本発明方法では、回路入力端子からの信号電流の第
一部分を回路出力端子へ通過させ、且つ回路入力端子か
らの信号電流の第二部分を回路出力端へ通過させ、その
場合に回路入力端子へ通過する信号電流は信号電流の第
一及び第二部分の和に実質的に等しい。負の場合を検討
すると、回路入力端子への信号電流が０より小さい場合
には、本発明方法では、回路出力端子から回路出力端へ
通過するミラー電流を発生させながら回路出力端子から
の信号電流を回路入力端子へ通過させ、そのミラー電流
は実質的に信号電流の半分に等しい。
【０００８】
【実施例】図１において、全波整流器１０は増幅器２０
と、入力抵抗ＲINと電流ブリッジ回路３０とを有してい
る。電流ブリッジ回路３０は、第一カレントミラー回路
４０と第二カレントミラー回路５０とを有している。電
流ブリッジ回路３０は、出力端子３２と、第一端子３４
と、第二端子３６とを有しており、端子３４，３６は増
幅器へ接続している。増幅器２０は、好適には、オペア
ンプと呼ばれるタイプの増幅器であって、それは、第一
端子３４へ接続される負入力端２２と、基準電圧ＶREF
へ接続される正入力端２４と、第二端子３６へ接続する
増幅器出力端２６とを有している。全波整流器１０は、
入力抵抗ＲINを介して負入力端２２へ接続された回路入
力端１２を有すると共に、出力端子３２へ接続した回路
出力端１４を有している。
と、入力抵抗ＲINと電流ブリッジ回路３０とを有してい
る。電流ブリッジ回路３０は、第一カレントミラー回路
４０と第二カレントミラー回路５０とを有している。電
流ブリッジ回路３０は、出力端子３２と、第一端子３４
と、第二端子３６とを有しており、端子３４，３６は増
幅器へ接続している。増幅器２０は、好適には、オペア
ンプと呼ばれるタイプの増幅器であって、それは、第一
端子３４へ接続される負入力端２２と、基準電圧ＶREF
へ接続される正入力端２４と、第二端子３６へ接続する
増幅器出力端２６とを有している。全波整流器１０は、
入力抵抗ＲINを介して負入力端２２へ接続された回路入
力端１２を有すると共に、出力端子３２へ接続した回路
出力端１４を有している。
【０００９】動作について説明すると、負入力端２２に
おける増幅器入力電圧ＥINは、増幅器２０の正入力端２
４へ接続された基準電圧ＶREF にほぼ等しい電圧レベル
にとどまる。これはオペアンプの基本的な特徴であっ
て、即ち、負入力端２２と正入力端２４との間の小さな
電圧差は増幅されて増幅器出力端２６において大きな出
力信号ＥOUT となり、且つフィードバック回路が増幅器
入力電圧ＥINが基準電圧ＶREF とほぼ等しいように制御
するために負のフィードバックを与えている。従って、
信号電流は回路入力端１２から負入力端２２（即ち、増
幅器入力端）へ流れ、それは電圧差ＶIN−ＥINに比例し
ており、それはＶIN−ＶREV でほぼ近似することが可能
である。この電流の実質的に全てが電流ブリッチ回路３
０を介して流れる。何故ならば、オペアンプの別の特性
は入力インピーダンスが高いことであり、従って負入力
端２２内へ又はそれから流れる電流は極めて小さいから
である。
おける増幅器入力電圧ＥINは、増幅器２０の正入力端２
４へ接続された基準電圧ＶREF にほぼ等しい電圧レベル
にとどまる。これはオペアンプの基本的な特徴であっ
て、即ち、負入力端２２と正入力端２４との間の小さな
電圧差は増幅されて増幅器出力端２６において大きな出
力信号ＥOUT となり、且つフィードバック回路が増幅器
入力電圧ＥINが基準電圧ＶREF とほぼ等しいように制御
するために負のフィードバックを与えている。従って、
信号電流は回路入力端１２から負入力端２２（即ち、増
幅器入力端）へ流れ、それは電圧差ＶIN−ＥINに比例し
ており、それはＶIN−ＶREV でほぼ近似することが可能
である。この電流の実質的に全てが電流ブリッチ回路３
０を介して流れる。何故ならば、オペアンプの別の特性
は入力インピーダンスが高いことであり、従って負入力
端２２内へ又はそれから流れる電流は極めて小さいから
である。
【００１０】ＶINがＶREF より大きい場合には、信号電
流は入力抵抗ＲINを介して回路入力端１２から負入力端
２２へ通過し次いで第一端子３４へ通過する。そこか
ら、信号電流の第一部分は、第一電流源４２を介してソ
ース端部からドレイン端部へ通過し、次いで第二端子３
６に到達し、そこから増幅器出力端２６へ流れる。一
方、信号電流の第二部分は、第二電流源４４を介してソ
ース端部からドレイン端部へ通過し、出力端子３２へ到
達し、そこから回路出力端１４へ流れる。第一カレント
ミラー回路４０は、好適には、第二電流源４４を介して
通過する電流の量が第一電流源４２を介して通過する電
流と等しいように構成されている。従って、第一端子３
４へ流れる信号電流は、等しく分割され、従ってその半
分が第一及び第二電流源４２，４４の各々を介して通過
する。理解される如く、その他の電流の分割割合を使用
することも可能である。
流は入力抵抗ＲINを介して回路入力端１２から負入力端
２２へ通過し次いで第一端子３４へ通過する。そこか
ら、信号電流の第一部分は、第一電流源４２を介してソ
ース端部からドレイン端部へ通過し、次いで第二端子３
６に到達し、そこから増幅器出力端２６へ流れる。一
方、信号電流の第二部分は、第二電流源４４を介してソ
ース端部からドレイン端部へ通過し、出力端子３２へ到
達し、そこから回路出力端１４へ流れる。第一カレント
ミラー回路４０は、好適には、第二電流源４４を介して
通過する電流の量が第一電流源４２を介して通過する電
流と等しいように構成されている。従って、第一端子３
４へ流れる信号電流は、等しく分割され、従ってその半
分が第一及び第二電流源４２，４４の各々を介して通過
する。理解される如く、その他の電流の分割割合を使用
することも可能である。
【００１１】信号電圧ＶINが基準電圧ＶREF よりも低い
場合には、入力抵抗ＲINを横断しての電圧降下によって
特性づけられる信号電流が増幅器出力端２６に供給され
且つ第二端子３６へ通過され、第三電流源５２を介して
ソース端部からドレイン端部へ通過し第一端子３４へ到
達し、そこから負入力端２２へ流れ、入力抵抗ＲINを介
して回路入力端１２へ流れる。第二カレントミラー回路
５０は、好適には、第三電流源５２を介して通過する電
流が第四電流源５４を介してソース端部からドレイン端
部へ通過するミラー電流を第三電流源５２を介して通過
する電流の半分であるように制御すべく構成されてい
る。信号電流に応答する第四電流源５４を介して通過す
るミラー電流が信号電流と相対的に第二電流源４４を介
して通過する電流と信号電流と相対的に同一の割合であ
る限り、第四電流源５４を介して通過する電流は、第三
電流源５２を介して通過する電流とは別の割合のものと
することが可能である。第四電流源５４を介して通過す
る電流は、出力端子３２へ通過し、そこから回路出力端
１４へ流れる。
場合には、入力抵抗ＲINを横断しての電圧降下によって
特性づけられる信号電流が増幅器出力端２６に供給され
且つ第二端子３６へ通過され、第三電流源５２を介して
ソース端部からドレイン端部へ通過し第一端子３４へ到
達し、そこから負入力端２２へ流れ、入力抵抗ＲINを介
して回路入力端１２へ流れる。第二カレントミラー回路
５０は、好適には、第三電流源５２を介して通過する電
流が第四電流源５４を介してソース端部からドレイン端
部へ通過するミラー電流を第三電流源５２を介して通過
する電流の半分であるように制御すべく構成されてい
る。信号電流に応答する第四電流源５４を介して通過す
るミラー電流が信号電流と相対的に第二電流源４４を介
して通過する電流と信号電流と相対的に同一の割合であ
る限り、第四電流源５４を介して通過する電流は、第三
電流源５２を介して通過する電流とは別の割合のものと
することが可能である。第四電流源５４を介して通過す
る電流は、出力端子３２へ通過し、そこから回路出力端
１４へ流れる。
【００１２】図２は電流ブリッジ回路３０（即ち、フィ
ードバック回路）の実施例を示している。第一カレント
ミラー回路は、トランジスタＱ１乃至Ｑ３によって表わ
されており、且つ第二カレントミラー回路はトランジス
タＱ４乃至Ｑ８によって表わされている。回路入力端子
３４は図１の第一端子３４であり、回路出力端子３６は
図１の第二端子３６であり、且つ回路出力端３２は図１
の出力端子３２である。回路入力端子３４における電圧
が回路出力端子３６における電圧よりも一層大きなもの
である場合には、電流がトランジスタＱ２を介して流れ
ると共にトランジスタＱ３のエミッタ・ベース接合を介
して流れ回路出力端３６へ流れる。トランジスタＱ１と
Ｑ２との間の対称的バランスのために、両方のトランジ
スタは、好適には、エミッタからコレクタへ該トランジ
スタを介して等しい量の（又は所定の比の異なった量）
信号電流の部分を通過させる。従って、信号電流の半分
が回路入力端子３４からトランジスタＱ１を介して回路
出力端子３６へ通過し、一方信号電流の他の半分は回路
入力端子３４からトランジスタＱ２を介し且つトランジ
スタＱ３を介してエミッタからコレクタへ流れ回路出力
端３２へ流れる。
ードバック回路）の実施例を示している。第一カレント
ミラー回路は、トランジスタＱ１乃至Ｑ３によって表わ
されており、且つ第二カレントミラー回路はトランジス
タＱ４乃至Ｑ８によって表わされている。回路入力端子
３４は図１の第一端子３４であり、回路出力端子３６は
図１の第二端子３６であり、且つ回路出力端３２は図１
の出力端子３２である。回路入力端子３４における電圧
が回路出力端子３６における電圧よりも一層大きなもの
である場合には、電流がトランジスタＱ２を介して流れ
ると共にトランジスタＱ３のエミッタ・ベース接合を介
して流れ回路出力端３６へ流れる。トランジスタＱ１と
Ｑ２との間の対称的バランスのために、両方のトランジ
スタは、好適には、エミッタからコレクタへ該トランジ
スタを介して等しい量の（又は所定の比の異なった量）
信号電流の部分を通過させる。従って、信号電流の半分
が回路入力端子３４からトランジスタＱ１を介して回路
出力端子３６へ通過し、一方信号電流の他の半分は回路
入力端子３４からトランジスタＱ２を介し且つトランジ
スタＱ３を介してエミッタからコレクタへ流れ回路出力
端３２へ流れる。
【００１３】一方、回路出力端子３６における電圧が回
路入力端子３４における電圧よりも一層大きなものであ
る場合には、信号電流がトランジスタＱ４を介してエミ
ッタからコレクタへ流れ且つ回路入力端子３４へ流れ
る。第二カレントミラー回路は、好適には、回路出力端
子３６からトランジスタＱ５を介してエミッタからコレ
クタへ且つそこからトランジスタＱ７を介してエミッタ
からコレクタへ且つそこから回路出力端３２へ流れる電
流が、トランジスタＱ４を介してエミッタからコレクタ
へ流れる信号電流の半分であるように構成されている。
トラジスタＱ６はトランジスタＱ５と並列しており且つ
トランジスタＱ８はトランジスタＱ７と並列であって
（トランジスタＱ８のコレクタを除く）、従ってトラン
ジスタＱ４を介して流れる信号電流は、トランジスタＱ
５及びＱ７を介して流れるミラー電流の大きさの二倍の
大きさである。
路入力端子３４における電圧よりも一層大きなものであ
る場合には、信号電流がトランジスタＱ４を介してエミ
ッタからコレクタへ流れ且つ回路入力端子３４へ流れ
る。第二カレントミラー回路は、好適には、回路出力端
子３６からトランジスタＱ５を介してエミッタからコレ
クタへ且つそこからトランジスタＱ７を介してエミッタ
からコレクタへ且つそこから回路出力端３２へ流れる電
流が、トランジスタＱ４を介してエミッタからコレクタ
へ流れる信号電流の半分であるように構成されている。
トラジスタＱ６はトランジスタＱ５と並列しており且つ
トランジスタＱ８はトランジスタＱ７と並列であって
（トランジスタＱ８のコレクタを除く）、従ってトラン
ジスタＱ４を介して流れる信号電流は、トランジスタＱ
５及びＱ７を介して流れるミラー電流の大きさの二倍の
大きさである。
【００１４】従って、ＶINがＶREF よりも大きい場合に
は、次式の関係が得られる。
は、次式の関係が得られる。
【００１５】 ＶOUT ／ＲOUT ＝（ＶIN−ＶREF ）／（２ＲIN） （１） 従って、ＶREF がＶINよりも大きい場合には、次式の関
係が得られる。
係が得られる。
【００１６】 ＶOUT ／ＲOUT ＝（ＶREF −ＶIN）／（２ＲIN） （２） 従って、入力信号に対応して全波整流信号が発生され
る。上述した整流器は、従来の整流器と比較してより高
い精度で且つより速い速度で動作する。何故ならば、電
流ミラーが直接的ベース駆動を有するために飽和するこ
とのないトランジスタを使用しているからである。更
に、従来の同等の技術を使用した場合と比較して、本発
明において必要とされる部品点数はより少ないものとな
っている。
る。上述した整流器は、従来の整流器と比較してより高
い精度で且つより速い速度で動作する。何故ならば、電
流ミラーが直接的ベース駆動を有するために飽和するこ
とのないトランジスタを使用しているからである。更
に、従来の同等の技術を使用した場合と比較して、本発
明において必要とされる部品点数はより少ないものとな
っている。
【００１７】以上、本発明の新規な全波整流器、フィー
ドバック回路及び信号整流方法の好適実施例について説
明したが、本発明はこれらの実施例にのみ限定されるべ
きものではなく、本発明の技術的範囲を逸脱することな
しに種々の変形が可能であることは勿論である。
ドバック回路及び信号整流方法の好適実施例について説
明したが、本発明はこれらの実施例にのみ限定されるべ
きものではなく、本発明の技術的範囲を逸脱することな
しに種々の変形が可能であることは勿論である。
【図１】 本発明の一実施例を示した概略図。
【図２】 本発明の一実施例を示した回路概略図。
【図３】 従来のダイオードブリッジ整流器を示した回
路概略図。
路概略図。
【図４】 従来のセンタータップ型変圧器全波整流器を
示した回路概略図。
示した回路概略図。
１０ 全波整流器 ２０ 増幅器 ３０ 電流ブリッジ回路 ４０ 第一カレントミラー回路 ５０ 第二カレントミラー回路
フロントページの続き (72)発明者 パオロ メネゴリ アメリカ合衆国， アリゾナ 85022， フェニックス， ノース セブンス スト リート 16220， ナンバー 1139 (72)発明者 マーク イー． ローバー アメリカ合衆国， アリゾナ 85022， フェニックス， ノース セブンス スト リート 16220， ナンバー 3417
Claims (20)
- 【請求項１】 回路入力端へ印加された信号に基づいて
回路出力端に整流信号を供給する整流器において、 負入力端と正入力端と増幅器出力端とを具備する増幅
器、 前記回路入力端と前記負入力端との間に接続した入力抵
抗、 前記回路出力端へ接続した接続端子と前記負入力端へ接
続した第一端子と前記増幅器出力端へ接続した第二端子
とを具備する電流ブリッジ回路、を有することを特徴と
する整流器。 - 【請求項２】 請求項１において、前記電流ブリッジ回
路が第一カレントミラー回路と第二カレントミラー回路
とを有することを特徴とする整流器。 - 【請求項３】 請求項２において、 前記第一カレントミラー回路が、第一電流源と第二電流
源とを有しており、前記第一及び第二電流源の各電流源
のソース端部が前記電流ブリッジ回路の第一端子へ接続
しており、前記第一電流源のドレイン端部が前記電流ブ
リッジ回路の第二端子へ接続しており、前記第二電流源
のドレイン端部が前記出力端子へ接続しており、 前記第二カレントミラー回路が第三電流源と第四電流源
とを有しており、前記第三及び第四電流源の各電流源の
ソース端部が前記電流ブリッジ回路の第二端子へ接続し
ており、前記第三電流源のドレイン端部が前記電流ブリ
ッジ回路の第一端子へ接続しており、前記第四電流源の
ドレイン端部が前記電流ブリッジ回路の出力端子へ接続
している、ことを特徴とする整流器。 - 【請求項４】 請求項３において、 前記第一カレントミラー回路が前記第二電流源を介して
流れる電流が前記第一電流源を介して流れる電流と実質
的に等しいように制御し、 前記第二カレントミラー回路が前記第四電流源を介して
流れる電流を前記第三電流源を介して流れる電流の実質
的に半分と等しい、 ことを特徴とする整流器。 - 【請求項５】 請求項１において、前記整流信号が整流
電流であり、且つ前記電流ブリッジ回路が、前記回路入
力端へ印加された信号が基準信号よりも大きい場合に第
一電流を前記回路出力端へ供給する手段と、前記回路入
力端へ印加された信号が前記基準信号より小さい場合に
第二電流を前記回路出力端へ供給する手段とを有してお
り、前記第一電流と第二電流とが結合して前記整流電流
を形成することを特徴とする整流器。 - 【請求項６】 請求項５において、前記第一電流供給手
段が、前記信号電流を検知する第一手段を有しており、
前記第一電流が前記信号電流の所定の部分を検知するた
めに前記第一手段によって制御されることを特徴とする
整流器。 - 【請求項７】 請求項６において、前記第二電流供給手
段が前記信号電流を検知するための第二手段を有してお
り、前記第二電流が前記信号電流の所定部分であるよう
に制御されることを特徴とする整流器。 - 【請求項８】 回路出力端において整流信号電流を供給
するために第一端子と第二端子とを具備する回路の前記
第一端子へ印加する信号電流を整流する方法において、 前記第一端子への信号電流が０より大きい場合には、前
記第一端子からの信号電流の第一部分を前記第二端子へ
通過させ且つ前記第一端子からの信号電流の第二部分を
前記回路出力端へ通過させ、 前記第一端子への信号電流が０より小さい場合には、前
記第二端子から前記回路出力端へ通過するミラー電流を
発生しながら前記第二端子からの信号電流を前記第一端
子へ通過させる、上記ステップを有することを特徴とす
る方法。 - 【請求項９】 請求項８において、更に、 前記信号電流の第二部分が前記信号電流の第一部分と実
質的に等しいように前記第一部分の通過ステップと前記
第二部分の通過ステップとを制御し、 前記ミラー電流が前記信号電流の実質的に半分に等しい
ように前記信号電流の通過ステップと前記ミラー電流の
発生ステップとを制御する、上記各ステップを有するこ
とを特徴とする方法。 - 【請求項１０】 請求項８において、更に、 前記信号電流の第一部分が前記信号電流の所定の部分で
あるように前記第一部分の通過ステップと前記第二部分
の通過ステップとを制御し、 前記信号電流の一部としてのミラー電流が前記信号電流
の所定の部分に実質的に等しいようにミラー電流の発生
ステップを制御する、上記各ステップを有することを特
徴とする方法。 - 【請求項１１】 回路入力端へ印加される信号電流に基
づいて回路出力端における負荷へ整流電流を供給する整
流器において、 前記回路入力端への信号電流が０より大きい場合に前記
負荷へ第一電流を供給する手段、 前記回路入力端への信号電流が０より小さい場合に前記
負荷へ第二電流を供給する手段、前記第一及び第二電流
は結合して前記整流電流を形成し、 前記第一電流供給手段と前記第二電流供給手段との間に
接続された増幅器、を有することを特徴とする整流器。 - 【請求項１２】 請求項１１において、更に、第一端部
と第二端部とを具備する抵抗が設けられており、前記第
一端部は回路電圧入力端へ接続しており、前記第二端部
は前記第一電流供給手段へ接続しており、従って前記第
一端部へ印加される信号電圧が基準電圧よりも大きい場
合には前記信号電流が０よりも大きく、且つ前記第一端
部における信号電圧が前記基準電圧よりも低い場合には
前記信号電流が０より低いことを特徴とする整流器。 - 【請求項１３】 請求項１１において、前記第一電流供
給手段及び第二電流供給手段のうちの一方が前記増幅器
の負入力端へ接続しており、且つ前記第一電流供給手段
及び第二電流供給手段のうちの他方が前記増幅器の増幅
器出力端へ接続していることを特徴とする整流器。 - 【請求項１４】 請求項１１において、前記第一電流供
給手段が前記信号電流を検知する第一手段を有してお
り、前記第一電流は前記信号電流の所定の部分であるよ
うに前記検知用の第一手段によって制御されることを特
徴とする整流器。 - 【請求項１５】 請求項１４において、前記第二電流供
給手段が前記信号電流を検知するための第二手段を有し
ており、前記第二電流は前記信号電流の所定の部分であ
るように前記検知用の第二手段によって制御されること
を特徴とする整流器。 - 【請求項１６】 請求項１１において、前記第一電流供
給手段が第一電流源と第二電流源とを具備する第一カレ
ントミラー回路を有しており、前記第一及び第二電流源
の各電流源のソース端部は前記回路入力端へ接続してお
り、前記第一電流源のドレイン端部は増幅器出力端へ接
続しており前記第二電流源のドレイン端部は前記回路出
力端へ接続していることを特徴とする整流器。 - 【請求項１７】 請求項１９において、前記第二電流供
給手段は第三電流源と第四電流源とを具備する第二カレ
ントミラー回路を有しており、前記第三及び第四電流源
の各電流源のソース端部は前記増幅器出力端へ接続して
おり、前記第三電流源のドレイン端部は前記回路入力端
へ接続しており、前記第四電流源のドレイン端部は前記
回路出力端へ接続していることを特徴とする整流器。 - 【請求項１８】 出力負荷を駆動するための回路出力端
を具備しており且つ増幅器入力端と増幅器出力端との間
に接続されているフィードバック回路において、第一カ
レントミラー回路と第二カレントミラー回路とを有する
ことを特徴とするフィードバック回路。 - 【請求項１９】 請求項１８において、前記第一カレン
トミラー回路が第一電流源と第二電流源とを有してお
り、前記第一及び第二電流源の各電流源のソース端部は
前記増幅器入力端へ接続しており前記第一電流源のドレ
イン端部は前記増幅器出力端へ接続しており、前記第二
電流源のドレイン端部は前記回路出力端へ接続してお
り、且つ前記第二カレントミラー回路は第三電流源と第
四電流源とを有しており、前記第三及び第四電流源の各
電流源のソース端部は前記増幅器出力端へ接続してお
り、前記第三電流源のドレイン端部は前記増幅器入力端
へ接続しており、前記第四電流源のドレイン端部は前記
回路出力端へ接続していることを特徴とするフィードバ
ック回路。 - 【請求項２０】 請求項１９において、前記第一カレン
トミラー回路が前記第二電流源を介して流れる電流が前
記第一電流源を介して流れる電流と実質的に等しいよう
に制御し、且つ前記第二カレントミラー回路が前記第四
電流源を介して流れる電流を前記第三電流源を介して流
れる電流の実質的に半分に等しいように制御することを
特徴とするフィードバック回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US981819 | 1992-11-25 | ||
| US07/981,819 US5349521A (en) | 1992-11-25 | 1992-11-25 | Full wave rectifier using a current mirror bridge |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06209576A true JPH06209576A (ja) | 1994-07-26 |
Family
ID=25528675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5295571A Pending JPH06209576A (ja) | 1992-11-25 | 1993-11-25 | カレントミラーブリッジを使用した全波整流器 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5349521A (ja) |
| EP (1) | EP0599593B1 (ja) |
| JP (1) | JPH06209576A (ja) |
| DE (1) | DE69311684T2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5540729A (en) * | 1994-12-19 | 1996-07-30 | Medtronic, Inc. | Movement powered medical pulse generator having a full-wave rectifier with dynamic bias |
| JP2908282B2 (ja) * | 1995-05-22 | 1999-06-21 | 日本電気移動通信株式会社 | 両波整流回路 |
| DE69525256T2 (de) * | 1995-10-09 | 2002-10-17 | Magneti Marelli Powertrain S.P.A., Turin/Torino | Gleichrichtschaltung |
| US5629641A (en) * | 1996-02-06 | 1997-05-13 | Advanced Micro Devices, Inc. | Differential CMOS current amplifier with controlled bandwidth and common mode distortion |
| US5821790A (en) * | 1996-04-24 | 1998-10-13 | Paragon Electric Company, Inc. | Power line synchronization conditioner |
| US6750702B2 (en) | 2001-12-21 | 2004-06-15 | International Business Machines Corporation | Limiting amplifier |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5899816A (ja) * | 1981-12-09 | 1983-06-14 | Nec Corp | 整流回路 |
| JPS58146863A (ja) * | 1982-02-25 | 1983-09-01 | Sony Corp | 絶対値検出回路 |
| US4485348A (en) * | 1982-06-01 | 1984-11-27 | Motorola, Inc. | Full wave envelope detector using current mirrors |
| US4523105A (en) * | 1982-09-27 | 1985-06-11 | Rca Corporation | Full wave rectifier circuit for small signals |
| US4636655A (en) * | 1983-11-11 | 1987-01-13 | Kabushiki Kaisha Toshiba | Circuit in which output circuit and operational amplifier equipped input circuit are electrically isolated |
| JPH0782043B2 (ja) * | 1986-02-21 | 1995-09-06 | 株式会社日立製作所 | 整流回路 |
| JPH0770975B2 (ja) * | 1988-01-26 | 1995-07-31 | シャープ株式会社 | 波形変換回路 |
| DE3831454A1 (de) * | 1988-09-16 | 1990-03-29 | Philips Patentverwaltung | Vollweg-gleichrichterschaltung |
-
1992
- 1992-11-25 US US07/981,819 patent/US5349521A/en not_active Expired - Lifetime
-
1993
- 1993-11-23 DE DE69311684T patent/DE69311684T2/de not_active Expired - Fee Related
- 1993-11-23 EP EP93309314A patent/EP0599593B1/en not_active Expired - Lifetime
- 1993-11-25 JP JP5295571A patent/JPH06209576A/ja active Pending
-
1994
- 1994-07-06 US US08/271,043 patent/US5477171A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5349521A (en) | 1994-09-20 |
| EP0599593A3 (en) | 1995-02-22 |
| DE69311684T2 (de) | 1997-12-18 |
| US5477171A (en) | 1995-12-19 |
| EP0599593B1 (en) | 1997-06-18 |
| DE69311684D1 (de) | 1997-07-24 |
| EP0599593A2 (en) | 1994-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4808907A (en) | Current regulator and method | |
| JPH03201818A (ja) | 比較回路 | |
| US4578633A (en) | Constant current source circuit | |
| JPH06209576A (ja) | カレントミラーブリッジを使用した全波整流器 | |
| KR20000075637A (ko) | 전류 리미터 회로 | |
| KR900001169B1 (ko) | 전류 미러회로 | |
| JP3178716B2 (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| KR900007414B1 (ko) | 모터 속도 제어장치 | |
| JPH0158684B2 (ja) | ||
| JP3221058B2 (ja) | 整流回路 | |
| JPH021868Y2 (ja) | ||
| JPH0753297Y2 (ja) | 差動増幅回路 | |
| JP3237288B2 (ja) | 全波整流回路 | |
| JPH0434567Y2 (ja) | ||
| KR960002702Y1 (ko) | 전파정류 회로 | |
| JPH05343933A (ja) | 電圧電流変換回路 | |
| JPS6354809A (ja) | バイアス回路 | |
| JPH0138979Y2 (ja) | ||
| JPH03270407A (ja) | 半導体集積回路 | |
| JPH0691402B2 (ja) | 出力クランプ回路 | |
| JPH0349461Y2 (ja) | ||
| JP3226105B2 (ja) | 演算整流回路 | |
| JPS62184515A (ja) | 電源回路 | |
| JPS61237504A (ja) | 整流回路 | |
| JPH0216042B2 (ja) |