JPH03270407A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH03270407A JPH03270407A JP7066290A JP7066290A JPH03270407A JP H03270407 A JPH03270407 A JP H03270407A JP 7066290 A JP7066290 A JP 7066290A JP 7066290 A JP7066290 A JP 7066290A JP H03270407 A JPH03270407 A JP H03270407A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- output
- output transistor
- mirror circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
外部負荷を駆動するドライバＩＣに関し、出力トランジ
スタを飽和させるためのベース電流を出力電流にともな
って変化させて必要最小限とすることにより低消費電力
化を図りながらチップサイズの小型化することを目的と
し、出力トランジスタに流れる出力電流を該出力トラン
ジスタとで第一のカレントミラー回路を構成する検出ト
ランジスタで検出し、その検出トランジスタのコレクタ
電流の増減に比例して出力電流が増減する第二のカレン
トミラー回路で前記出力トランジスタにベース電流を供
給するように構成する。
スタを飽和させるためのベース電流を出力電流にともな
って変化させて必要最小限とすることにより低消費電力
化を図りながらチップサイズの小型化することを目的と
し、出力トランジスタに流れる出力電流を該出力トラン
ジスタとで第一のカレントミラー回路を構成する検出ト
ランジスタで検出し、その検出トランジスタのコレクタ
電流の増減に比例して出力電流が増減する第二のカレン
トミラー回路で前記出力トランジスタにベース電流を供
給するように構成する。
この発明は外部負荷を駆動するドライバＩＣに関するも
のである。
のである。
モータ等の外部負荷を大電流で駆動するドライバＩＣは
低消費電力化が要求されている。このため、出力トラン
ジスタを飽和状態で使用しながらその出力トランジスタ
に供給するベース電流を少なくする必要がある。
低消費電力化が要求されている。このため、出力トラン
ジスタを飽和状態で使用しながらその出力トランジスタ
に供給するベース電流を少なくする必要がある。
従来のドライバＩＣを第５図に従って説明すると、ＮＰ
Ｎ ）ランジスタＴ ｒｌ、 Ｔ ｒ２はカレントミ
ラー回路を構成し、両トランジスタＴ ｒｌ、 Ｔ ｒ
２のコレクタは電流源Ｉｓを介して電源Ｖｃｃに接続さ
れ、トランジスタＴｒｉのエミッタは抵抗Ｒ１を介して
グランドＧに接続されるとともに、トランジスタＴｒ２
のエミッタは抵抗Ｒ２を介して後記出力トランジスタＴ
ｒ４のエミッタに接続されている。
Ｎ ）ランジスタＴ ｒｌ、 Ｔ ｒ２はカレントミ
ラー回路を構成し、両トランジスタＴ ｒｌ、 Ｔ ｒ
２のコレクタは電流源Ｉｓを介して電源Ｖｃｃに接続さ
れ、トランジスタＴｒｉのエミッタは抵抗Ｒ１を介して
グランドＧに接続されるとともに、トランジスタＴｒ２
のエミッタは抵抗Ｒ２を介して後記出力トランジスタＴ
ｒ４のエミッタに接続されている。
トランジスタＴｒ２のコレクタはダイオードＤを介して
ＮＰＮ）ランジスタＴｒ３のベースに接続され、そのト
ランジスタＴｒ３のベースは電流源Ｉｓを介して電源Ｖ
ｃｃに接続され、コレクタは電源Ｖｃｃに接続され、エ
ミッタはＮＰＮトランジスタによる出力トランジスタＴ
ｒ４のベースに接続されている。そして、出力トランジ
スタＴｒ４のコレクタには電源Ｖｃｃとの間に例えばモ
ータ等の負荷が接続され、エミッタは抵抗Ｒ３を介して
グランドＧに接続されている。この抵抗Ｒ３は出力トラ
ンジスタＴｒ４に負荷を駆動するための大きな出力電流
Ｉｏ （例えば１Ａ以上）を流す必要があるため、小
さな抵抗値で大電流を流すことが可能となるようにアル
ミ配線によるアルミ抵抗で形成されている。
ＮＰＮ）ランジスタＴｒ３のベースに接続され、そのト
ランジスタＴｒ３のベースは電流源Ｉｓを介して電源Ｖ
ｃｃに接続され、コレクタは電源Ｖｃｃに接続され、エ
ミッタはＮＰＮトランジスタによる出力トランジスタＴ
ｒ４のベースに接続されている。そして、出力トランジ
スタＴｒ４のコレクタには電源Ｖｃｃとの間に例えばモ
ータ等の負荷が接続され、エミッタは抵抗Ｒ３を介して
グランドＧに接続されている。この抵抗Ｒ３は出力トラ
ンジスタＴｒ４に負荷を駆動するための大きな出力電流
Ｉｏ （例えば１Ａ以上）を流す必要があるため、小
さな抵抗値で大電流を流すことが可能となるようにアル
ミ配線によるアルミ抵抗で形成されている。
このような構成のドライバＩＣでは、電源Ｖｃｃが投入
されるとトランジスタＴｒ３がオンして出力トランジス
タＴｒ４にベース電流ＩＢが供給され、そのベース電流
ＩＢに基づいて出力トランジスタＴｒ４が飽和状態でオ
ンされ、その出力電流Ｉｏに基づいて負荷が駆動される
。
されるとトランジスタＴｒ３がオンして出力トランジス
タＴｒ４にベース電流ＩＢが供給され、そのベース電流
ＩＢに基づいて出力トランジスタＴｒ４が飽和状態でオ
ンされ、その出力電流Ｉｏに基づいて負荷が駆動される
。
一方、電源Ｖｃｃの投入によりトランジスタＴ ｒｌ。
Ｔｒ２がオンされるが、トランジスタＴｒ２は出力トラ
ンジスタＴｒ４の出力電流Ｉｏが増大すると抵抗Ｒ３に
よりそのエミッタ電位が上昇してコレクタ電流が減少す
る。すると、ダイオードＤを介してトランジスタＴｒ３
に供給されるベース電流が増大するため、出力トランジ
スタＴｒ４に供給されるベース電流ＩＢが増大して出力
電流ＩＯが増大する。
ンジスタＴｒ４の出力電流Ｉｏが増大すると抵抗Ｒ３に
よりそのエミッタ電位が上昇してコレクタ電流が減少す
る。すると、ダイオードＤを介してトランジスタＴｒ３
に供給されるベース電流が増大するため、出力トランジ
スタＴｒ４に供給されるベース電流ＩＢが増大して出力
電流ＩＯが増大する。
従って、第６図に示す出力トランジスタＴｒ４の出力特
性Ｓｌのように、出力トランジスタＴｒ４は出力電流Ｉ
ｏが一定値以上となると負荷インピーダンスの変化に基
づく出力電流■０の変化に基づいてベース電流ＩＢが自
動的に変化し、同出力トランジスタＴｒ４を飽和させる
ための最小のベース電流ＩＢが常に供給されて消費電力
の低減を図るように構成されている。
性Ｓｌのように、出力トランジスタＴｒ４は出力電流Ｉ
ｏが一定値以上となると負荷インピーダンスの変化に基
づく出力電流■０の変化に基づいてベース電流ＩＢが自
動的に変化し、同出力トランジスタＴｒ４を飽和させる
ための最小のベース電流ＩＢが常に供給されて消費電力
の低減を図るように構成されている。
ところが、上記のような回路構成ではアルミ抵抗Ｒ３を
形成するために大きな面積が必要となるため、チップサ
イズが大きくなってコストアップの要因となるという問
題点があった。
形成するために大きな面積が必要となるため、チップサ
イズが大きくなってコストアップの要因となるという問
題点があった。
この発明の目的は、出力トランジスタを飽和させるため
のベース電流を出力電流にともなって変化させて必要最
小限とすることにより低消費電力化を図りながらチップ
サイズの小型化を可能とするドライバＩＣを提供するに
ある。
のベース電流を出力電流にともなって変化させて必要最
小限とすることにより低消費電力化を図りながらチップ
サイズの小型化を可能とするドライバＩＣを提供するに
ある。
第１図は本発明の原理説明図である。すなわち、出力ト
ランジスタＴｒ４に流れる出力電流Ｉｏを該出力トラン
ジスタＴｒ４とで第一のカレントミラー回路１を構成す
る検出トランジスタＴｒ５で検出し、その検出トランジ
スタＴｒ５のコレクタ電点の増減に比例して出力電流が
増減する第二のカレントミラー回路２で前記出力トラン
ジスタＴｒ４にベース電流ＩＢを供給している。
ランジスタＴｒ４に流れる出力電流Ｉｏを該出力トラン
ジスタＴｒ４とで第一のカレントミラー回路１を構成す
る検出トランジスタＴｒ５で検出し、その検出トランジ
スタＴｒ５のコレクタ電点の増減に比例して出力電流が
増減する第二のカレントミラー回路２で前記出力トラン
ジスタＴｒ４にベース電流ＩＢを供給している。
出力トランジスタＴｒ４に流れる出力電流ＩＯは第一の
カレントミラー回路１から出力電流■０の増減に比例し
た小電流として出力され、その小電流に基づいて第二の
カレントミラー回路２で出力トランジスタＴｒ４へのベ
ース電流ＩＢが供給されている。
カレントミラー回路１から出力電流■０の増減に比例し
た小電流として出力され、その小電流に基づいて第二の
カレントミラー回路２で出力トランジスタＴｒ４へのベ
ース電流ＩＢが供給されている。
以下、この発明を出力回路に具体化した第一の実施例を
第２図に従って説明する。なお、前記実施例と同一構成
部分は同一番号を付してその説明を省略する。
第２図に従って説明する。なお、前記実施例と同一構成
部分は同一番号を付してその説明を省略する。
この実施例はトランジスタＴｒｉ−Ｔｒ４及びダイオー
ドＤ及び抵抗Ｒ１，Ｒ２は前記従来例と同一構成であり
、前記従来例で出力トランジスタＴｒ４のエミッタに接
続されていたアルミ抵抗Ｒ３は省略されている。そして
、出力トランジスタＴｒ４のベースはＮＰＮ ）ランジ
スタＴｒ５のベースに接続され、同トランジスタＴｒ５
のエミッタは抵抗Ｒ４を介してグランドＧに接続されて
いる。従って、トランジスタＴ ｒ４． Ｔ ｒ５は
カレントミラー回路を構成してトランジスタＴｒ５は出
力トランジスタＴｒ４のコレクタ電流を検出する検出ト
ランジスタとして作用し、両トランジスタＴ ｒ４．
Ｔ ｒ５のコレクタ電流比は１０：１程度に設定され
て抵抗Ｒ４は拡散抵抗で形成されている。
ドＤ及び抵抗Ｒ１，Ｒ２は前記従来例と同一構成であり
、前記従来例で出力トランジスタＴｒ４のエミッタに接
続されていたアルミ抵抗Ｒ３は省略されている。そして
、出力トランジスタＴｒ４のベースはＮＰＮ ）ランジ
スタＴｒ５のベースに接続され、同トランジスタＴｒ５
のエミッタは抵抗Ｒ４を介してグランドＧに接続されて
いる。従って、トランジスタＴ ｒ４． Ｔ ｒ５は
カレントミラー回路を構成してトランジスタＴｒ５は出
力トランジスタＴｒ４のコレクタ電流を検出する検出ト
ランジスタとして作用し、両トランジスタＴ ｒ４．
Ｔ ｒ５のコレクタ電流比は１０：１程度に設定され
て抵抗Ｒ４は拡散抵抗で形成されている。
トランジスタＴｒ５のコレクタはＰＮＰ ）ランジスタ
Ｔｒ７とともにカレントミラー回路を構成するＰＮＰト
ランジスタＴｒ６のコレクタに接続され、両トランジス
タＴ ｒ６． Ｔ ｒ７のエミッタは電源Ｖｃｃに接
続されている。また、トランジスタＴｒ７のコレクタは
拡散抵抗Ｒ５を介してグランドＧに接続されるとともに
、抵抗Ｒ２を介して前記トランジスタＴｒ２のエミッタ
に接続されている。そして、両トランジスタＴ ｒ６．
Ｔ ｒ７のコレクタ電流比は抵抗Ｒ４とＲ５の比に基
づいてｌＯ：１程度に設定されている。
Ｔｒ７とともにカレントミラー回路を構成するＰＮＰト
ランジスタＴｒ６のコレクタに接続され、両トランジス
タＴ ｒ６． Ｔ ｒ７のエミッタは電源Ｖｃｃに接
続されている。また、トランジスタＴｒ７のコレクタは
拡散抵抗Ｒ５を介してグランドＧに接続されるとともに
、抵抗Ｒ２を介して前記トランジスタＴｒ２のエミッタ
に接続されている。そして、両トランジスタＴ ｒ６．
Ｔ ｒ７のコレクタ電流比は抵抗Ｒ４とＲ５の比に基
づいてｌＯ：１程度に設定されている。
さて、このように構成された駆動回路では電源Ｖｃｃが
投入されるとトランジスタＴｒ３にベース電流が供給さ
れ、同トランジスタＴｒ３から出力トランジスタＴｒ４
にベース電流ＩＢが供給されて出力電流Ｉｏで負荷が駆
動される。
投入されるとトランジスタＴｒ３にベース電流が供給さ
れ、同トランジスタＴｒ３から出力トランジスタＴｒ４
にベース電流ＩＢが供給されて出力電流Ｉｏで負荷が駆
動される。
一方、出力トランジスタＴｒ４に出力電流ＩＯが流れる
とトランジスタＴｒ６からトランジスタＴｒ５に出力電
流Ｉｏに応じたコレクタ電流が流れ、そのトランジスタ
Ｔｒ６のコレクタ電流に応じてトランジスタＴｒ７にコ
レクタ電流が流れる。そして、負荷インピーダンスの変
化により出力電流Ｉｏが増大すると、トランジスタＴ
ｒ５． Ｔ ｒ６のコレラ″り電流が増大し、これに
ともなってトランジスタＴｒ７のコレクタ電流が増大す
る。すると、トランジスタＴｒ２のエミッタ電位が上昇
してトランジスタＴｒ２のコレクタ電流が減少し、これ
にともなってダイオードＤを介したトランジスタＴｒ３
へのベース電流の供給が増大する。この結果、出力トラ
ンジスタＴｒ４へのベース電流ＩＢの供給が増大して同
出力トランジスタＴｒ４の飽和状態が維持される。
とトランジスタＴｒ６からトランジスタＴｒ５に出力電
流Ｉｏに応じたコレクタ電流が流れ、そのトランジスタ
Ｔｒ６のコレクタ電流に応じてトランジスタＴｒ７にコ
レクタ電流が流れる。そして、負荷インピーダンスの変
化により出力電流Ｉｏが増大すると、トランジスタＴ
ｒ５． Ｔ ｒ６のコレラ″り電流が増大し、これに
ともなってトランジスタＴｒ７のコレクタ電流が増大す
る。すると、トランジスタＴｒ２のエミッタ電位が上昇
してトランジスタＴｒ２のコレクタ電流が減少し、これ
にともなってダイオードＤを介したトランジスタＴｒ３
へのベース電流の供給が増大する。この結果、出力トラ
ンジスタＴｒ４へのベース電流ＩＢの供給が増大して同
出力トランジスタＴｒ４の飽和状態が維持される。
また、出力電流Ｉｏが減少する場合には出力トランジス
タＴｒ４へのベース電流ＩＨの供給が減少して出力トラ
ンジスタＴｒ４の飽和状態を維持するために必要なベー
ス電流ＩＢが供給される。従って、出力トランジスタＴ
ｒ４は第６図に示す前記従来例の出力特性Ｓ１と同様に
動作する。
タＴｒ４へのベース電流ＩＨの供給が減少して出力トラ
ンジスタＴｒ４の飽和状態を維持するために必要なベー
ス電流ＩＢが供給される。従って、出力トランジスタＴ
ｒ４は第６図に示す前記従来例の出力特性Ｓ１と同様に
動作する。
以上のようにこの実施例では、出力トランジスタＴｒ４
には同出力トランジスタＴｒ４の出力電流Ｉｏの変化に
応じて同出力トランジスタＴｒ４を飽和状態に維持する
ために必要な最小限のベース電流ＩＢを供給して低消費
電力化を図ることができる。そして、出力電流Ｉｏは出
力トランジスタＴｒ４とともにカレントミラー回路を構
成するトランジスタＴｒ５で検出され、そのトランジス
タＴｒ５に接続される抵抗Ｒ４及びその次段のカレント
ミラー回路に接続される抵抗Ｒ５には大電流を流す必要
はないので、両抵抗Ｒ５，Ｒ６を拡散抵抗により小さな
面積で形成することができる。
には同出力トランジスタＴｒ４の出力電流Ｉｏの変化に
応じて同出力トランジスタＴｒ４を飽和状態に維持する
ために必要な最小限のベース電流ＩＢを供給して低消費
電力化を図ることができる。そして、出力電流Ｉｏは出
力トランジスタＴｒ４とともにカレントミラー回路を構
成するトランジスタＴｒ５で検出され、そのトランジス
タＴｒ５に接続される抵抗Ｒ４及びその次段のカレント
ミラー回路に接続される抵抗Ｒ５には大電流を流す必要
はないので、両抵抗Ｒ５，Ｒ６を拡散抵抗により小さな
面積で形成することができる。
次に、この発明を具体化した第二の実施例を第３図に従
って説明する。
って説明する。
この実施例はカレントミラー回路を構成するＰＮＰトラ
ンジスタＴ ｒ８． Ｔ ｒ９のエミッタが電源ＶＣＣ
に接続され、トランジスタＴｒ８のコレクタが前記実施
例のトランジスタＴｒ５のコレクタに接続され、トラン
ジスタＴｒ９のコレクタが前記実施例トランジスタＴｒ
３のベースに接続されている。
ンジスタＴ ｒ８． Ｔ ｒ９のエミッタが電源ＶＣＣ
に接続され、トランジスタＴｒ８のコレクタが前記実施
例のトランジスタＴｒ５のコレクタに接続され、トラン
ジスタＴｒ９のコレクタが前記実施例トランジスタＴｒ
３のベースに接続されている。
このような構成では負荷インピーダンスの変化により出
力トランジスタＴｒ４の出力電流Ｉｏが増減すると、ト
ランジスタＴ ｒ５． Ｔ ｒ８のコレクタ電流が増
減し、トランジスタＴｒ８のコレクタ電流の増減にとも
なってトランジスタＴｒ９のコレクタ電流が増減し、そ
の増減に基づいてトランジスタＴｒ３を介して出力トラ
ンジスタＴｒ４のベース電流ＩＢが増減し、第４図に示
すような出力トランジスタＴｒ４の出力特性Ｓ２で前記
実施例と同様な作用を成す。そして、抵抗Ｒ４は前記実
施例と同様に小面積の拡散抵抗で形成することができる
。
力トランジスタＴｒ４の出力電流Ｉｏが増減すると、ト
ランジスタＴ ｒ５． Ｔ ｒ８のコレクタ電流が増
減し、トランジスタＴｒ８のコレクタ電流の増減にとも
なってトランジスタＴｒ９のコレクタ電流が増減し、そ
の増減に基づいてトランジスタＴｒ３を介して出力トラ
ンジスタＴｒ４のベース電流ＩＢが増減し、第４図に示
すような出力トランジスタＴｒ４の出力特性Ｓ２で前記
実施例と同様な作用を成す。そして、抵抗Ｒ４は前記実
施例と同様に小面積の拡散抵抗で形成することができる
。
以上詳述したように、この発明はドライバＩＣの出力ト
ランジスタを飽和させるためのベース電流を必要最小限
として低消費電力化を図りながらチップサイズの小型化
を可能とすることができる優れた効果を発揮する。
ランジスタを飽和させるためのベース電流を必要最小限
として低消費電力化を図りながらチップサイズの小型化
を可能とすることができる優れた効果を発揮する。
ある。
図中、
１は第一のカレントミラー回路、
２は第二のカレントミラー回路、
Ｔｒ４は出力トランジスタ、
Ｔｒ５は検出トランジスタ、
Ｉｏは出力電流、
ＩＢはベース電流である。
第１図は本発明の原理説明図、
第２図は本発明を具体化した第一の実施例を示す回路図
第３図は本発明の第二の実施例を示す回路図、第４図は
第二の実施例の出力トランジスタの特性図、 第５図は従来例を示す回路図、 第６図は従来例の出力トランジスタの特性図で第３図 本発明の第二の実施例を示す回路図 第４図 第二の実施例の出力トランジスタの特性図図面その２ 合図面無し 第５図 従来例を示す回路図 第 ６ 図 ｆ１来例の出力トランジスタの特性図
第二の実施例の出力トランジスタの特性図、 第５図は従来例を示す回路図、 第６図は従来例の出力トランジスタの特性図で第３図 本発明の第二の実施例を示す回路図 第４図 第二の実施例の出力トランジスタの特性図図面その２ 合図面無し 第５図 従来例を示す回路図 第 ６ 図 ｆ１来例の出力トランジスタの特性図
Claims (1)
- １、出力トランジスタ（Ｔｒ４）に流れる出力電流（Ｉ
＿０）を該出力トランジスタ（Ｔｒ４）とで第一のカレ
ントミラー回路（１）を構成する検出トランジスタ（Ｔ
ｒ５）で検出し、その検出トランジスタ（Ｔｒ５）のコ
レクタ電流の増減に比例して出力電流が増減する第二の
カレントミラー回路（２）で前記出力トランジスタ（Ｔ
ｒ４）にベース電流（ＩＢ）を供給することを特徴とす
る半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7066290A JPH03270407A (ja) | 1990-03-20 | 1990-03-20 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7066290A JPH03270407A (ja) | 1990-03-20 | 1990-03-20 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03270407A true JPH03270407A (ja) | 1991-12-02 |
Family
ID=13438099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7066290A Pending JPH03270407A (ja) | 1990-03-20 | 1990-03-20 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03270407A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19620564C1 (de) * | 1996-05-22 | 1997-07-10 | Telefunken Microelectron | Integrierte Schaltungsanordnung mit einem als npn-Transistor ausgebildeten Open-Collector-Transistor |
-
1990
- 1990-03-20 JP JP7066290A patent/JPH03270407A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19620564C1 (de) * | 1996-05-22 | 1997-07-10 | Telefunken Microelectron | Integrierte Schaltungsanordnung mit einem als npn-Transistor ausgebildeten Open-Collector-Transistor |
| EP0809360A3 (de) * | 1996-05-22 | 1998-07-15 | TEMIC TELEFUNKEN microelectronic GmbH | Integrierte Schaltungsanordnung mit einem als npn-Transistor ausgebildeten Open-Collector-Transistor |
| US5973513A (en) * | 1996-05-22 | 1999-10-26 | Anton Koch | Integrated circuit arrangement with an open-collector transistor designed as npn transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63208324A (ja) | 半導体集積回路装置 | |
| JPH03270407A (ja) | 半導体集積回路 | |
| US6417733B1 (en) | High output voltage swing class AB operational amplifier output stage | |
| US4498041A (en) | Constant current source circuit | |
| JPH06209576A (ja) | カレントミラーブリッジを使用した全波整流器 | |
| US5568090A (en) | Amplifier circuit with dynamic output stage biasing | |
| US4560919A (en) | Constant-voltage circuit insensitive to source change | |
| JPH0158684B2 (ja) | ||
| JPS63231514A (ja) | 半導体集積回路 | |
| JPH021868Y2 (ja) | ||
| JPS63186576A (ja) | モータ速度制御装置 | |
| JPH07263967A (ja) | 出力回路 | |
| JPH0413692Y2 (ja) | ||
| JPH0753297Y2 (ja) | 差動増幅回路 | |
| JP3063345B2 (ja) | 飽和防止回路 | |
| JP3682668B2 (ja) | バンドギャップリファレンス回路 | |
| JPH079449Y2 (ja) | 増幅器 | |
| JP3469639B2 (ja) | 増幅回路 | |
| JPH0150925B2 (ja) | ||
| JPH01115205A (ja) | 最大値出力回路 | |
| JPH04278611A (ja) | 定電流回路 | |
| JPH0549126B2 (ja) | ||
| JPH033658A (ja) | 半導体装置 | |
| JPH09319442A (ja) | 電源回路 | |
| JPH0498683A (ja) | 差動増幅回路 |