JPH0770975B2 - 波形変換回路 - Google Patents
波形変換回路Info
- Publication number
- JPH0770975B2 JPH0770975B2 JP63015450A JP1545088A JPH0770975B2 JP H0770975 B2 JPH0770975 B2 JP H0770975B2 JP 63015450 A JP63015450 A JP 63015450A JP 1545088 A JP1545088 A JP 1545088A JP H0770975 B2 JPH0770975 B2 JP H0770975B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- constant current
- emitter follower
- output
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Manipulation Of Pulses (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えば赤外線リモコンの受光回路においてキ
ャリア信号の除去等を行う波形変換回路に関するもので
ある。
ャリア信号の除去等を行う波形変換回路に関するもので
ある。
従来の波形変換回路を第３図及び第４図に基づいて説明
する。
する。
第３図に示す波形変換回路は、赤外線リモコンの受光回
路において、100％AM変調されたパルス位置変調信号か
らキャリア信号を除去するための回路である。
路において、100％AM変調されたパルス位置変調信号か
らキャリア信号を除去するための回路である。
第４図に示すように“1000"のデータを送る場合、図示
しない赤外線リモコンでは、このデータを示すパルス位
置変調信号が38KHzのキャリア信号により100％のAM変調
を行われて発信される。受光回路では、これを受光して
入力信号電圧Vinとする。この入力信号電圧Vinは、第１
エミッタフォロワ回路11と第２エミッタフォロワ回路12
とにそれぞれ入力される。第１エミッタフォロワ回路11
は、エミッタフォロワのトランジスタQ21からなり、エ
ミッタ側に第１定電流回路13を接続して定電流I11を供
給することにより、入力信号電圧Vinのインピーダンス
変換を行う。第２エミッタフォロワ回路12は、エミッタ
フォロワのトランジスタQ22からなり、エミッタ側に抵
抗R11を介して第２定電流回路14を接続し定電流I12を供
給することにより、入力信号電圧Vinのインピーダンス
変換を行う。また、これらの定電流回路13・14が供給す
る定電流I11・I12は、レベルを揃えるために、同じ電流
値になるように設定されている。このため、第２エミッ
タフォロワ回路12では、入力信号電圧Vinの波形が抵抗R
11における電圧降下分だけレベルシフトされて出力され
ることになる。なお、この抵抗R11での電圧降下は、出
力側に流れる電流を無視すれば一定と考えることができ
る。
しない赤外線リモコンでは、このデータを示すパルス位
置変調信号が38KHzのキャリア信号により100％のAM変調
を行われて発信される。受光回路では、これを受光して
入力信号電圧Vinとする。この入力信号電圧Vinは、第１
エミッタフォロワ回路11と第２エミッタフォロワ回路12
とにそれぞれ入力される。第１エミッタフォロワ回路11
は、エミッタフォロワのトランジスタQ21からなり、エ
ミッタ側に第１定電流回路13を接続して定電流I11を供
給することにより、入力信号電圧Vinのインピーダンス
変換を行う。第２エミッタフォロワ回路12は、エミッタ
フォロワのトランジスタQ22からなり、エミッタ側に抵
抗R11を介して第２定電流回路14を接続し定電流I12を供
給することにより、入力信号電圧Vinのインピーダンス
変換を行う。また、これらの定電流回路13・14が供給す
る定電流I11・I12は、レベルを揃えるために、同じ電流
値になるように設定されている。このため、第２エミッ
タフォロワ回路12では、入力信号電圧Vinの波形が抵抗R
11における電圧降下分だけレベルシフトされて出力され
ることになる。なお、この抵抗R11での電圧降下は、出
力側に流れる電流を無視すれば一定と考えることができ
る。
第１エミッタフォロワ回路11の出力は、第１積分回路15
を介して比較回路16のマイナス入力に送られる。第１積
分回路15は抵抗R12及びコンデンサC11からなり、入力信
号電圧Vinの波形を積分するものである。そして、この
第１積分回路15は、時定数が長いので、入力レベルを示
すほぼ一定の信号を出力する。第２エミッタフォロワ回
路12の出力は、抵抗R13を介して比較回路16のプラス入
力に送られる。比較回路16では、第４図に示すこれらの
入力を比較して、レベルシフトされた入力信号電圧
Vinが第１積分回路15の出力信号レベルを超えた場合に
高レベルとなる２値信号を出力する。この比較回路16の
出力は、第２積分回路17を介して送り出され、波形変換
回路の出力信号電圧Voutとなる。第２積分回路17は、コ
ンデンサC12からなり、比較回路16の出力を積分する。
このため、出力信号電圧Voutは、第４図に示すように、
もとのパルス位置変調信号となり、キャリア信号を除去
することができる。
を介して比較回路16のマイナス入力に送られる。第１積
分回路15は抵抗R12及びコンデンサC11からなり、入力信
号電圧Vinの波形を積分するものである。そして、この
第１積分回路15は、時定数が長いので、入力レベルを示
すほぼ一定の信号を出力する。第２エミッタフォロワ回
路12の出力は、抵抗R13を介して比較回路16のプラス入
力に送られる。比較回路16では、第４図に示すこれらの
入力を比較して、レベルシフトされた入力信号電圧
Vinが第１積分回路15の出力信号レベルを超えた場合に
高レベルとなる２値信号を出力する。この比較回路16の
出力は、第２積分回路17を介して送り出され、波形変換
回路の出力信号電圧Voutとなる。第２積分回路17は、コ
ンデンサC12からなり、比較回路16の出力を積分する。
このため、出力信号電圧Voutは、第４図に示すように、
もとのパルス位置変調信号となり、キャリア信号を除去
することができる。
ところが、このような従来の波形変換回路では、第１積
分回路15の時定数を長くとるために、例えば10μＦ程度
の容量の大きなコンデンサC11が必要となる。そして、
このような容量の大きなコンデンサC11を得るには、電
解コンデンサが必要となる。このため、波形変換回路を
集積化した場合にも、外付けされたこの電解コンデンサ
が受光回路の小型化を困難にし、しかも、この電解コン
デンサの価格及び接続工数が受光回路のコストダウンの
障害になるという問題点を有していた。
分回路15の時定数を長くとるために、例えば10μＦ程度
の容量の大きなコンデンサC11が必要となる。そして、
このような容量の大きなコンデンサC11を得るには、電
解コンデンサが必要となる。このため、波形変換回路を
集積化した場合にも、外付けされたこの電解コンデンサ
が受光回路の小型化を困難にし、しかも、この電解コン
デンサの価格及び接続工数が受光回路のコストダウンの
障害になるという問題点を有していた。
また、第１積分回路15における抵抗R12の抵抗値を大き
くすれば、コンデンサC11の容量を小さくしても、同じ
時定数を得ることができる。しかしながら、抵抗値を大
きくして容量を小さくすれば、第１積分回路15のインピ
ーダンスが上昇する。そこで、第１定電流回路13が供給
する定電流I11を少なくすると、これに従って第２定電
流回路14が供給する定電流I12も少なくしなければなら
ない。このため、第２エミッタフォロワ回路12において
所定のレベルシフト電圧を得るには、抵抗R11の抵抗値
を大きくする必要が生じる。従って、波形変換回路を集
積化する場合、抵抗R11が大きい抵抗値を得るためにチ
ップ上の広い面積を占有することになるので、集積化が
困難になるという問題点も生じていた。
くすれば、コンデンサC11の容量を小さくしても、同じ
時定数を得ることができる。しかしながら、抵抗値を大
きくして容量を小さくすれば、第１積分回路15のインピ
ーダンスが上昇する。そこで、第１定電流回路13が供給
する定電流I11を少なくすると、これに従って第２定電
流回路14が供給する定電流I12も少なくしなければなら
ない。このため、第２エミッタフォロワ回路12において
所定のレベルシフト電圧を得るには、抵抗R11の抵抗値
を大きくする必要が生じる。従って、波形変換回路を集
積化する場合、抵抗R11が大きい抵抗値を得るためにチ
ップ上の広い面積を占有することになるので、集積化が
困難になるという問題点も生じていた。
本発明に係る波形変換回路は、上記問題点を解決するた
めに、ベースに同一の入力信号電圧を与えるとともに、
コレクタを同一の電源に接続する一方、エミッタ側にそ
れぞれ第１定電流手段及び第２定電流手段を設け、上記
入力信号電圧をそれぞれ独立にインピーダンス変換する
第１エミッタフォロワ回路及び第２エミッタフォロワ回
路と、第１エミッタフォロワ回路の出力電圧を積分する
第１積分回路と、この第１積分回路の出力と第２エミッ
タフォロワ回路の出力とを比較する比較回路と、この比
較回路の出力電圧を積分する第２積分回路とからなる波
形変換回路において、第１定電流手段によって第１エミ
ッタフォロワ回路に流れる電流が、第２定電流手段によ
って第２エミッタフォロワ回路に流れる電流よりも少な
い値に設定されたことを特徴としている。
めに、ベースに同一の入力信号電圧を与えるとともに、
コレクタを同一の電源に接続する一方、エミッタ側にそ
れぞれ第１定電流手段及び第２定電流手段を設け、上記
入力信号電圧をそれぞれ独立にインピーダンス変換する
第１エミッタフォロワ回路及び第２エミッタフォロワ回
路と、第１エミッタフォロワ回路の出力電圧を積分する
第１積分回路と、この第１積分回路の出力と第２エミッ
タフォロワ回路の出力とを比較する比較回路と、この比
較回路の出力電圧を積分する第２積分回路とからなる波
形変換回路において、第１定電流手段によって第１エミ
ッタフォロワ回路に流れる電流が、第２定電流手段によ
って第２エミッタフォロワ回路に流れる電流よりも少な
い値に設定されたことを特徴としている。
上記構成により第１エミッタフォロワ回路に流れる定電
流が第２エミッタフォロワ回路に流れる定電流よりも少
ない値になると、これらの定電流の比に基づいて、各エ
ミッタフォロワ回路を構成するトランジスタにおけるベ
ース−エミッタ間電圧に差が生じる。そこで、第１定電
流手段と第２定電流手段とによって供給される定電流の
比を適当に設定すれば、このベース−エミッタ間電圧の
差によってレベルシフト電圧を作り出すことができる。
このため、従来の波形変換回路における第２エミッタフ
ォロワ回路12の抵抗R11が必要なくなる。
流が第２エミッタフォロワ回路に流れる定電流よりも少
ない値になると、これらの定電流の比に基づいて、各エ
ミッタフォロワ回路を構成するトランジスタにおけるベ
ース−エミッタ間電圧に差が生じる。そこで、第１定電
流手段と第２定電流手段とによって供給される定電流の
比を適当に設定すれば、このベース−エミッタ間電圧の
差によってレベルシフト電圧を作り出すことができる。
このため、従来の波形変換回路における第２エミッタフ
ォロワ回路12の抵抗R11が必要なくなる。
また、このように定電流の比を設定すれば、第２定電流
手段が供給する定電流を従来の第２定電流回路14が供給
する定電流と同じ値にしても、第１定電流手段が供給す
る定電流をこれより小さくすることができる。このた
め、第１積分回路のインピーダンスを高くすることがで
きるので、時定数を維持したままでコンデンサの容量を
小さくすることができる。従って、この第１積分回路の
コンデンサを例えば比較的小型安価なセラミックチップ
コンデンサ等で構成することができるようになる。
手段が供給する定電流を従来の第２定電流回路14が供給
する定電流と同じ値にしても、第１定電流手段が供給す
る定電流をこれより小さくすることができる。このた
め、第１積分回路のインピーダンスを高くすることがで
きるので、時定数を維持したままでコンデンサの容量を
小さくすることができる。従って、この第１積分回路の
コンデンサを例えば比較的小型安価なセラミックチップ
コンデンサ等で構成することができるようになる。
本発明の一実施例を第１図及び第２図に基づいて説明す
れば、以下の通りである。
れば、以下の通りである。
本実施例の波形変換回路は、集積回路によって構成され
る。
る。
波形変換回路は、第１図に示すように、入力信号電圧V
inを第１エミッタフォロワ回路１と第２エミッタフォロ
ワ回路２とにおけるnpnトランジスタQ1・Q2のベースに
それぞれ入力するようになっている。これらのnpnトラ
ンジスタQ1・Q2は、コレクタを共に電源Vccに接続さ
れ、エミッタにそれぞれ第１定電流回路３と第２定電流
回路４とを接続して、それぞれエミッタフォロワ回路を
構成している。第１定電流回路３と第２定電流回路４と
は、それぞれ定電流I1・I2を供給する回路である。ただ
し、第１定電流回路３が供給する定電流I1は、第２定電
流回路４が供給する定電流I2よりも少ない値に設定され
ている。
inを第１エミッタフォロワ回路１と第２エミッタフォロ
ワ回路２とにおけるnpnトランジスタQ1・Q2のベースに
それぞれ入力するようになっている。これらのnpnトラ
ンジスタQ1・Q2は、コレクタを共に電源Vccに接続さ
れ、エミッタにそれぞれ第１定電流回路３と第２定電流
回路４とを接続して、それぞれエミッタフォロワ回路を
構成している。第１定電流回路３と第２定電流回路４と
は、それぞれ定電流I1・I2を供給する回路である。ただ
し、第１定電流回路３が供給する定電流I1は、第２定電
流回路４が供給する定電流I2よりも少ない値に設定され
ている。
これらの第１定電流回路３及び第２定電流回路４の一例
を第２図に基づいて簡単に説明する。
を第２図に基づいて簡単に説明する。
トランジスタQ3・Q4のカレントミラー回路は、これらの
定電流回路３・４の起動回路を構成する。即ち、電源V
ccが印加されると、抵抗R4を介してトランジスタQ3に電
流が流れる。すると、カレントミラー回路によりトラン
ジスタQ4にも同じ大きさの電流が流れる。しかしなが
ら、一旦電流が流れると、エミッタ側の抵抗R5で電圧降
下が発生し、トランジスタQ4がこの電流を流せなくなり
停止する。この動作により、回路が起動する。
定電流回路３・４の起動回路を構成する。即ち、電源V
ccが印加されると、抵抗R4を介してトランジスタQ3に電
流が流れる。すると、カレントミラー回路によりトラン
ジスタQ4にも同じ大きさの電流が流れる。しかしなが
ら、一旦電流が流れると、エミッタ側の抵抗R5で電圧降
下が発生し、トランジスタQ4がこの電流を流せなくなり
停止する。この動作により、回路が起動する。
トランジスタQ5〜Q9の各カレントミラー回路は、これら
の定電流回路３・４の本体をなす。前記起動回路により
電流が流れると、トランジスタQ5〜Q7のカレントミラー
回路により、同じ大きさの電流がトランジスタQ8・Q9に
それぞれ流れる。しかしながら、トランジスタQ8におけ
るエミッタ面積は、トランジスタQ9におけるエミッタ面
積の10倍となるように設定されているので、このトラン
ジスタQ8におけるベース−エミッタ間電圧は、トランジ
スタQ9におけるベース−エミッタ間電圧よりも小さくな
る。ここで、これらのトランジスタQ8・Q9を流れる電流
は、このベース−エミッタ間電圧の差を抵抗R6の抵抗値
で除した値となる。従って、この電流は、電源Vccに依
存せず、抵抗R6の抵抗値によって定まることになる。
の定電流回路３・４の本体をなす。前記起動回路により
電流が流れると、トランジスタQ5〜Q7のカレントミラー
回路により、同じ大きさの電流がトランジスタQ8・Q9に
それぞれ流れる。しかしながら、トランジスタQ8におけ
るエミッタ面積は、トランジスタQ9におけるエミッタ面
積の10倍となるように設定されているので、このトラン
ジスタQ8におけるベース−エミッタ間電圧は、トランジ
スタQ9におけるベース−エミッタ間電圧よりも小さくな
る。ここで、これらのトランジスタQ8・Q9を流れる電流
は、このベース−エミッタ間電圧の差を抵抗R6の抵抗値
で除した値となる。従って、この電流は、電源Vccに依
存せず、抵抗R6の抵抗値によって定まることになる。
従って、トランジスタQ10を介して同じ大きさの定電流
Ｉが流れると、トランジスタQ11とのカレントミラー回
路により、トランジスタQ12にもこれと同じ大きさの定
電流I2が流れる。そして、この定電流I2を供給する回路
が第２定電流回路４を構成することになる。また、トラ
ンジスタQ13にも定電流I1が流れるが、この定電流I
1は、定電流I2より小さく、これらの比が抵抗R7での電
圧降下によって定まる一定値となる。そして、この定電
流I1を供給する回路が第１定電流回路３を構成すること
になる。
Ｉが流れると、トランジスタQ11とのカレントミラー回
路により、トランジスタQ12にもこれと同じ大きさの定
電流I2が流れる。そして、この定電流I2を供給する回路
が第２定電流回路４を構成することになる。また、トラ
ンジスタQ13にも定電流I1が流れるが、この定電流I
1は、定電流I2より小さく、これらの比が抵抗R7での電
圧降下によって定まる一定値となる。そして、この定電
流I1を供給する回路が第１定電流回路３を構成すること
になる。
第１図に示すように、第１エミッタフォロワ回路１の出
力は、第１積分回路５を介して比較回路６のマイナス入
力に接続している。第１積分回路５は、抵抗R2及びコン
デンサC1からなり、波形を積分する回路である。第３図
に示した従来の第１積分回路15では、コンデンサC11と
して、10μＦ程度の電解コンデンサを用いていた。しか
しながら、本実施例の第１積分回路５におけるコンデン
サC1は、0.1μＦ程度の小型のセラミックチップコンデ
ンサを用いている。ただし、第１積分回路５の時定数は
従来の同様の長さが必要なので、コンデンサC1の容量を
小さくする代わりに抵抗R2の抵抗値を大きくしている。
このため第１積分回路５は、インピーダンスが上昇する
が、前述のようにその分だけ第１定電流回路３が供給す
る定電流I1を少なくしている。
力は、第１積分回路５を介して比較回路６のマイナス入
力に接続している。第１積分回路５は、抵抗R2及びコン
デンサC1からなり、波形を積分する回路である。第３図
に示した従来の第１積分回路15では、コンデンサC11と
して、10μＦ程度の電解コンデンサを用いていた。しか
しながら、本実施例の第１積分回路５におけるコンデン
サC1は、0.1μＦ程度の小型のセラミックチップコンデ
ンサを用いている。ただし、第１積分回路５の時定数は
従来の同様の長さが必要なので、コンデンサC1の容量を
小さくする代わりに抵抗R2の抵抗値を大きくしている。
このため第１積分回路５は、インピーダンスが上昇する
が、前述のようにその分だけ第１定電流回路３が供給す
る定電流I1を少なくしている。
第２エミッタフォロワ回路２出力は、抵抗R3を介して比
較回路６のプラス入力に接続している。比較回路６の入
力は、高インピーダンスではあるが、有限の値を持つ。
このため、マイナス入力側の第１積分回路15とバランス
をとるために抵抗R3が挿入されている。
較回路６のプラス入力に接続している。比較回路６の入
力は、高インピーダンスではあるが、有限の値を持つ。
このため、マイナス入力側の第１積分回路15とバランス
をとるために抵抗R3が挿入されている。
比較回路６は、両入力を比較して、プラス入力がマイナ
ス入力を超えた場合に高レベルとなる２値信号を出力す
る回路である。この比較回路６の出力は、第２積分回路
７に接続されている。第２積分回路７は、コンデンサC2
からなり、比較回路６の出力を積分する回路である。そ
して、この第２積分回路７の出力が波形変換回路の出力
となり、ここから出力信号電圧Voutが出力されることに
なる。
ス入力を超えた場合に高レベルとなる２値信号を出力す
る回路である。この比較回路６の出力は、第２積分回路
７に接続されている。第２積分回路７は、コンデンサC2
からなり、比較回路６の出力を積分する回路である。そ
して、この第２積分回路７の出力が波形変換回路の出力
となり、ここから出力信号電圧Voutが出力されることに
なる。
上記構成の波形変換回路の動作を説明する。
入力信号電圧Vinは、各エミッタフォロワ回路１・２に
おいて、エミッタフォロワを構成するnpnトランジスタQ
1・Q2のベースに入力され、インピーダンス変換され
る。ただし、この際、第１定電流回路３が供給する定電
流I1は、第２定電流回路４が供給する定電流I2よりも少
ない値に設定されている。このため、各npnトランジス
タQ1・Q2のベース−エミッタ間電圧に差が生じる。即
ち、npnトランジスタQ1・Q2のベース−エミッタ逆方向
飽和電流をそれぞれIE01・IE02とし、サーマルボルテー
ジVTとすると、各ベース−エミッタ間電圧VBE1、V
VE2は、次式・のように表される。
おいて、エミッタフォロワを構成するnpnトランジスタQ
1・Q2のベースに入力され、インピーダンス変換され
る。ただし、この際、第１定電流回路３が供給する定電
流I1は、第２定電流回路４が供給する定電流I2よりも少
ない値に設定されている。このため、各npnトランジス
タQ1・Q2のベース−エミッタ間電圧に差が生じる。即
ち、npnトランジスタQ1・Q2のベース−エミッタ逆方向
飽和電流をそれぞれIE01・IE02とし、サーマルボルテー
ジVTとすると、各ベース−エミッタ間電圧VBE1、V
VE2は、次式・のように表される。
VBE1＝VTln（I1/IE01） …… VBE2＝VTln（I2/IE02） …… なお、サーマルボルテージVTは、電子電荷をｑ、ボルツ
マン定数をｋ、絶対温度をＴとすると、次式で示される
ものである。
マン定数をｋ、絶対温度をＴとすると、次式で示される
ものである。
VT＝ｋ・T/q そして、各npnトランジスタQ1・Q2は、集積回路に組み
込まれるので、IE01＝IE02の関数を容易に得ることがで
きる。従って、式と式との差をとると、次式のよ
うになる。
込まれるので、IE01＝IE02の関数を容易に得ることがで
きる。従って、式と式との差をとると、次式のよ
うになる。
VBE2−VVE1＝VTln（I2/I1） …… つまり、定電流I1と定電流I2とが異なると、これらの比
に基づいて各npnトランジスタQ1・Q2のベース−エミッ
タ間電圧に差が生じることになる。そして、このベース
−エミッタ間電圧の差は、第１エミッタフォロワ回路１
に対する第２エミッタフォロワ回路２のレベルシフト電
圧とすることができる。従って、この式から、定電流
I1の値を定電流I2より少ない適当な値に設定することに
より、所定のレベルシフト電圧を得ている。なお、これ
により、従来の第２エミッタフォロワ回路12に設けたレ
ベルシフトのための抵抗R11が必要なくなる。
に基づいて各npnトランジスタQ1・Q2のベース−エミッ
タ間電圧に差が生じることになる。そして、このベース
−エミッタ間電圧の差は、第１エミッタフォロワ回路１
に対する第２エミッタフォロワ回路２のレベルシフト電
圧とすることができる。従って、この式から、定電流
I1の値を定電流I2より少ない適当な値に設定することに
より、所定のレベルシフト電圧を得ている。なお、これ
により、従来の第２エミッタフォロワ回路12に設けたレ
ベルシフトのための抵抗R11が必要なくなる。
第１エミッタフォロワ回路１の出力は、第１積分回路５
を介して比較回路６のマイナス入力に送られる。第１積
分回路５は、コンデンサC1の容量が小さくなっている
が、時定数は従来と同様に長く設定されているので、入
力レベルを示すほぼ一定の信号を出力する。また、第２
エミッタフォロワ回路２は、前述のように入力信号電圧
Vinをレベルシフトして、抵抗３を介して比較回路６の
プラス入力に送る。このため、比較回路６の両入力は、
第４図に示したものと同様の信号となる。従って、以下
は従来と同様に、比較回路６の出力が第２積分回路７に
送られ、出力信号電圧Voutとして波形変換回路から出力
されることになる。そして、この出力信号電圧Voutは、
もとのパルス位置変調信号となり、キャリア信号を除去
することができる。
を介して比較回路６のマイナス入力に送られる。第１積
分回路５は、コンデンサC1の容量が小さくなっている
が、時定数は従来と同様に長く設定されているので、入
力レベルを示すほぼ一定の信号を出力する。また、第２
エミッタフォロワ回路２は、前述のように入力信号電圧
Vinをレベルシフトして、抵抗３を介して比較回路６の
プラス入力に送る。このため、比較回路６の両入力は、
第４図に示したものと同様の信号となる。従って、以下
は従来と同様に、比較回路６の出力が第２積分回路７に
送られ、出力信号電圧Voutとして波形変換回路から出力
されることになる。そして、この出力信号電圧Voutは、
もとのパルス位置変調信号となり、キャリア信号を除去
することができる。
以上の構成により、第１積分回路５におけるコンデンサ
C1を小型かつ安価で組付け容易なセラミックチップコン
デンサで構成することができる。また、レベルシフトの
ために従来用いた抵抗R11が不要になるので、波形変換
回路の集積化の障害となることもない。
C1を小型かつ安価で組付け容易なセラミックチップコン
デンサで構成することができる。また、レベルシフトの
ために従来用いた抵抗R11が不要になるので、波形変換
回路の集積化の障害となることもない。
本発明に係る波形変換回路は、以上のように、ベースに
同一の入力信号電圧を与えるとともに、コレクタを同一
の電源に接続する一方、エミッタ側にそれぞれ第１定電
流手段及び第２定電流手段を設け、上記入力信号電圧を
それぞれ独立にインピーダンス変換する第１エミッタフ
ォロワ回路及び第２エミッタフォロワ回路と、第１エミ
ッタフォロワ回路の出力電圧を積分する第１積分回路
と、この第１積分回路の出力と第２エミッタフォロワ回
路の出力とを比較する比較回路と、この比較回路の出力
電圧を積分する第２積分回路とからなる波形変換回路に
おいて、第１定電流手段によって第１エミッタフォロワ
回路に流れる電流が、第２定電流手段によって第２エミ
ッタフォロワ回路に流れる電流よりも少ない値に設定さ
れた構成をなしている。
同一の入力信号電圧を与えるとともに、コレクタを同一
の電源に接続する一方、エミッタ側にそれぞれ第１定電
流手段及び第２定電流手段を設け、上記入力信号電圧を
それぞれ独立にインピーダンス変換する第１エミッタフ
ォロワ回路及び第２エミッタフォロワ回路と、第１エミ
ッタフォロワ回路の出力電圧を積分する第１積分回路
と、この第１積分回路の出力と第２エミッタフォロワ回
路の出力とを比較する比較回路と、この比較回路の出力
電圧を積分する第２積分回路とからなる波形変換回路に
おいて、第１定電流手段によって第１エミッタフォロワ
回路に流れる電流が、第２定電流手段によって第２エミ
ッタフォロワ回路に流れる電流よりも少ない値に設定さ
れた構成をなしている。
これにより、第１定電流手段が供給する定電流を少なく
することができるので、第１積分回路におけるコンデン
サの容量を小さくすることができる。また、各定電流手
段が供給する定電流の比に基づいてレベルシフト電圧を
作り出すことができるので、従来第２エミッタフォロワ
回路に設けていたレベルシフト用の抵抗が必要なくな
る。
することができるので、第１積分回路におけるコンデン
サの容量を小さくすることができる。また、各定電流手
段が供給する定電流の比に基づいてレベルシフト電圧を
作り出すことができるので、従来第２エミッタフォロワ
回路に設けていたレベルシフト用の抵抗が必要なくな
る。
従って、本発明の波形変換回路は、第１積分回路におけ
るコンデンサに小型で安価かつ組付け容易なのものとす
ることができるので、装置を小型化し製造コストを低減
することができるという効果を奏する。なお、第２エミ
ッタフォロワ回路におけるレベルシフト用の抵抗も不要
になるので、このように第１積分回路のコンデンサに小
容量のものを用いても、回路を集積化する際の障害にな
るようなことがない。
るコンデンサに小型で安価かつ組付け容易なのものとす
ることができるので、装置を小型化し製造コストを低減
することができるという効果を奏する。なお、第２エミ
ッタフォロワ回路におけるレベルシフト用の抵抗も不要
になるので、このように第１積分回路のコンデンサに小
容量のものを用いても、回路を集積化する際の障害にな
るようなことがない。
第１図乃至第２図は本発明の一実施例を示すものであっ
て、第１図は波形変換回路の回路図、第２図は定電流回
路の回路図である。第３図は従来例を示すものであっ
て、波形変換回路の回路図である。第４図は波形変換回
路の動作を示すためのタイムチャートである。 １は第１エミッタフォロワ回路、２は第２エミッタフォ
ロワ回路、３は第１定電流回路（第１定電流手段）、４
は第２定電流回路（第２定電流手段）、５は第１積分回
路、６は比較回路、７は第２積分回路、Vccは電源であ
る。
て、第１図は波形変換回路の回路図、第２図は定電流回
路の回路図である。第３図は従来例を示すものであっ
て、波形変換回路の回路図である。第４図は波形変換回
路の動作を示すためのタイムチャートである。 １は第１エミッタフォロワ回路、２は第２エミッタフォ
ロワ回路、３は第１定電流回路（第１定電流手段）、４
は第２定電流回路（第２定電流手段）、５は第１積分回
路、６は比較回路、７は第２積分回路、Vccは電源であ
る。
Claims (1)
- 【請求項１】ベースに同一の入力信号電圧を与えるとと
もに、コレクタを同一の電源に接続する一方、エミッタ
側にそれぞれ第１定電流手段及び第２定電流手段を設
け、上記入力信号電圧をそれぞれ独立にインピーダンス
変換する第１エミッタフォロワ回路及び第２エミッタフ
ォロワ回路と、第１エミッタフォロワ回路の出力電圧を
積分する第１積分回路と、この第１積分回路の出力と第
２エミッタフォロワ回路の出力とを比較する比較回路
と、この比較回路の出力電圧を積分する第２積分回路と
からなる波形変換回路において、第１定電流手段によっ
て第１エミッタフォロワ回路に流れる電流が、第２定電
流手段によって第２エミッタフォロワ回路に流れる電流
よりも少ない値に設定されたことを特徴とする波形変換
回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63015450A JPH0770975B2 (ja) | 1988-01-26 | 1988-01-26 | 波形変換回路 |
| US07/301,581 US4943736A (en) | 1988-01-26 | 1989-01-26 | Waveform converting apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63015450A JPH0770975B2 (ja) | 1988-01-26 | 1988-01-26 | 波形変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01190119A JPH01190119A (ja) | 1989-07-31 |
| JPH0770975B2 true JPH0770975B2 (ja) | 1995-07-31 |
Family
ID=11889137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63015450A Expired - Fee Related JPH0770975B2 (ja) | 1988-01-26 | 1988-01-26 | 波形変換回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4943736A (ja) |
| JP (1) | JPH0770975B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5043608A (en) * | 1989-08-24 | 1991-08-27 | Tektronix, Inc. | Avalanche photodiode non-linearity cancellation |
| JPH03198089A (ja) * | 1989-12-27 | 1991-08-29 | Sharp Corp | 液晶表示装置の駆動回路 |
| FI88829C (fi) * | 1990-03-29 | 1993-07-12 | Nokia Mobile Phones Ltd | Foerfarande och krets foer reducering av mikrofoni |
| US5276367A (en) * | 1990-05-14 | 1994-01-04 | Kabushiki Kaisha Komatsu Seisakusho | Offset drift reducing device for use in a differential amplification circuit |
| JPH04172004A (ja) * | 1990-11-06 | 1992-06-19 | Nec Corp | 差動回路 |
| JP2882163B2 (ja) * | 1992-02-26 | 1999-04-12 | 日本電気株式会社 | 比較器 |
| US5365120A (en) * | 1992-09-21 | 1994-11-15 | Motorola, Inc. | Data slicer with hold |
| US5349521A (en) * | 1992-11-25 | 1994-09-20 | Sgs-Thomson Microelectronics, Inc. | Full wave rectifier using a current mirror bridge |
| US5408194A (en) * | 1993-06-25 | 1995-04-18 | Synaptics, Incorporated | Adaptive analog minimum/maximum selector and subtractor circuit |
| GB2289177B (en) * | 1994-04-29 | 1998-04-15 | Plessey Semiconductors Ltd | Receiver arrangement |
| JPH09214257A (ja) * | 1996-01-30 | 1997-08-15 | Fujitsu Ltd | 動作点補償方式 |
| FR2806855B1 (fr) * | 2000-03-21 | 2002-06-21 | St Microelectronics Sa | Demodulateur d'un signal alternatif module en amplitude |
| US6362613B1 (en) * | 2000-11-13 | 2002-03-26 | Gain Technology Corporation | Integrated circuit with improved current mirror impedance and method of operation |
| JP5304642B2 (ja) * | 2007-03-29 | 2013-10-02 | 日本電気株式会社 | 光受信回路用信号増幅器 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2911171C2 (de) * | 1979-03-22 | 1982-06-09 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Schaltung für die Ansteuerung eines Stromquelletransistors |
| US4283673A (en) * | 1979-12-19 | 1981-08-11 | Signetics Corporation | Means for reducing current-gain modulation due to differences in collector-base voltages on a transistor pair |
| JPS58173927U (ja) * | 1982-05-17 | 1983-11-21 | 富士通テン株式会社 | ロ−バスフイルタ |
| JPS59122111A (ja) * | 1982-12-28 | 1984-07-14 | Toshiba Corp | ラツチ回路付き電圧比較器 |
| US4651038A (en) * | 1983-08-01 | 1987-03-17 | Fairchild Camera & Instrument Corporation | Gate having temperature-stabilized delay |
| DE3408220A1 (de) * | 1984-03-07 | 1985-09-12 | Telefunken electronic GmbH, 7100 Heilbronn | Steuerbarer integrator |
| US4740766A (en) * | 1987-09-04 | 1988-04-26 | Tektronix, Inc. | Precision tracking current generator |
-
1988
- 1988-01-26 JP JP63015450A patent/JPH0770975B2/ja not_active Expired - Fee Related
-
1989
- 1989-01-26 US US07/301,581 patent/US4943736A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4943736A (en) | 1990-07-24 |
| JPH01190119A (ja) | 1989-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0770975B2 (ja) | 波形変換回路 | |
| US4446499A (en) | Input protection circuit | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JP4315724B2 (ja) | バンドギャップ型基準電圧回路のスタートアップ回路 | |
| JPS58215815A (ja) | コンパレ−タ回路 | |
| JP2665840B2 (ja) | 電圧電流変換回路 | |
| JPH0124645Y2 (ja) | ||
| JP3036084B2 (ja) | 定電圧回路 | |
| JP2725290B2 (ja) | 電力増幅回路 | |
| JP2793194B2 (ja) | 定電流回路 | |
| JP2723703B2 (ja) | 演算回路 | |
| JPH0832157B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH054048Y2 (ja) | ||
| JPS5929397Y2 (ja) | 単安定回路 | |
| JPH0346574Y2 (ja) | ||
| JPS5811648B2 (ja) | デンアツデンタツカイロ | |
| JPH0680997B2 (ja) | 掛算回路 | |
| JPS58119014A (ja) | 電源装置 | |
| JPS6218111B2 (ja) | ||
| JPH0779245B2 (ja) | Ｄ／ａコンバータ回路 | |
| JPH0289298A (ja) | バッファ回路 | |
| JPH0428168B2 (ja) | ||
| JPS5857821A (ja) | スイッチ回路 | |
| JPH0211044B2 (ja) | ||
| JPS5850452B2 (ja) | パルス整形回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |