JPH0620975A - 炭素膜作製方法 - Google Patents

炭素膜作製方法

Info

Publication number
JPH0620975A
JPH0620975A JP26927092A JP26927092A JPH0620975A JP H0620975 A JPH0620975 A JP H0620975A JP 26927092 A JP26927092 A JP 26927092A JP 26927092 A JP26927092 A JP 26927092A JP H0620975 A JPH0620975 A JP H0620975A
Authority
JP
Japan
Prior art keywords
substrate
carbon
film
reaction
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP26927092A
Other languages
English (en)
Other versions
JPH0732141B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP4269270A priority Critical patent/JPH0732141B2/ja
Publication of JPH0620975A publication Critical patent/JPH0620975A/ja
Publication of JPH0732141B2 publication Critical patent/JPH0732141B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

(57)【要約】 【構成】 基板上に炭素膜を形成するに際し、反応容器
内壁または基板ホルダに対し、プラズマクリーニングを
行うことによって、不純物の除去を行う。また、基板上
に炭素膜を形成するに際し、予め反応容器内壁または基
板ホルダに真性または実質的に真性な炭素膜を形成する
ことにより、基板上に形成される炭素膜中に反応容器内
壁または基板ホルダより再放出された不純物が混入する
ことを防止する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はプラズマ気相法により、
再現性、特性のよい炭素または炭素を主成分とする膜を
作製する方法に関する。
【0002】本発明はプラズマ気相法により反応炉内に
設けられた基板上にP型およびN型の層を形成した後、
このNまたはP型不純物が次に作られるPまたはN型の
半導体層中に反応装置の内壁または基板のホルダにより
再放出され、これが1015〜1018cm-3の濃度で混入
されてしまうことを防止するため、この各工程の間に前
の回に作られた層上に真性または実質的に真性(以下I
層という)のコ−ティング用の膜を形成する工程(この
場合は次の工程の最初に作られる膜をコ−ティングして
もよい)により実質的に過去の履歴を除去してしまうこ
とを目的とする。
【0003】さらにまたは前回作られた層のうち、反応
装置の内壁、基板のホルダ等の表面に付着したものを水
素、CF4 等の弗素化合物反応性気体をプラズマ化する
ことにより除去してしまう工程を設けることを目的にし
ている。
【0004】かくすることにより再現性よくRUN−T
O−RUNの特性バラツキを少なくするとともに、その
得られた特性もきわめて優れたものとすることができる
という特徴を有する。
【0005】また本発明は反応炉内に設けられた基板上
に少なくともひとつの接合特にPIN、PI、NIまた
はPN接合を有する半導体装置において、反応炉の内壁
特にプラズマ原子または反応性気体が衝突する内壁より
不純物特に酸素、アルカリ金属原子が放出されることを
防ぐため、これらの表面に予め炭素または炭素を主成分
とする膜を形成することを目的としている。
【0006】
【従来の技術】従来プラズマCVD法に関しては、ひと
つの反応炉にてPIN接合等を有する半導体装置の作製
が行われていた。しかしこの接合を繰り返し行うと、全
くわけのわからない劣化、バラツキに悩まされてしま
い、半導体装置としての信頼性に不適当なものしかでき
なかった。
【0007】この原因を調べた結果、この最大の原因
は、反応炉内に付着している酸素、アルカリ金属が半導
体層中に混入して、電気伝導度の低下をもたらすもので
あり、酸素にあっては1PPMの混入であっても、暗伝
導度10-6( Ωcm)-1を10-8(Ωcm)-1と1/1
00にまで下げてしまっていた。またアルカリ金属にあ
っても、5PPMの混入において、P型、I型の伝導度
の低下または透明導電膜の伝導度の低下をもたらしてし
まった。
【0008】これらの混入を防ぐため、反応炉の内壁ま
た基板のホルダ(ボ−トともいう)の特にプラズマによ
る反応性気体にスパッタされる部分に対して、予め半導
体層を0.2〜2μの厚さに形成させ、コ−ティングし
てしまうことがきわめて重要であった。さらに再現性特
性劣化に対しては、ひとつの半導体装置の作製に対し、
その最後の工程がNまたはP型半導体層を作りまた次の
最初の工程にPまたはN型の半導体層を作ろうとした
時、1015〜1018cm-3の濃度に最初の不純物例えば
リンがP型半導体層中に混入してしまう。このためP型
半導体層は例えば1018〜1021cm-3の濃度にホウ素
を添加してP型層としてもその電気伝導度はリンの混入
により再結合中心が増加するためきわめて特性が悪く、
混入がない場合10-2〜10+1(Ωcm)-1に対し、1
-6〜10-4(Ωcm)-1と1/100〜1/1000
しか得られなかった。
【0009】このためPIN型光電変換装置においては
2〜4%の効率を各ランごとのバラツキを±200%も
有して得られたにすぎず好ましくなかった。
【0010】しかし本発明方法にあっては、8〜10%
の約3〜5倍の高い変換効率を得ることができるように
なった。
【0011】またこの不純物酸素ド−ピングの効果を少
なくするため、本発明人の出願になる特許願 半導体装
置作製方法 特許願56−55608(原表示53−1
52887 昭和53年12月10日出願)が知られて
いる。これは例えばPIN半導体装置を作ろうとする
時、各P層、I層、N層をそれぞれ独立の反応炉を作
り、基板をその層間を移動せしめることにより行わんと
するものである。この方法にあっては、本発明と同じ対
策を持つことができ、きわめて好ましい電気的特性を得
ることができる。しかしその場合、装置はひとつの室の
方法の3倍であり、製造コストが2.5〜3倍も高価に
なってしまう。さらに多量生産向きでない等の欠点を有
していた。
【0012】
【発明が解決しようとする課題】本発明はかかる反応炉
において、特に横型の反応炉において特に有効である。
また多量に基板上に半導体装置を作ろうとする時特に有
効であり、半導体装置ひとつあたりの装置の減価償却を
含めて、製造コストを縦型反応炉の1/100にできる
という大きな特徴を有している。
【0013】
【課題を解決するための手段】本発明は、プラズマ気相
法により反応容器内に設けられた基板上に炭素膜を形成
するに際し、プラズマ化させた水素、酸素、弗素化合物
またはその混合物気体により前記反応容器の内壁または
基板ホルダに形成された炭素膜または炭素を主成分とす
る膜をプラズマクリ−ニングし、この後、前記反応容器
内に基板を配設し、プラズマ気相法により炭素または炭
素を主成分とする膜を形成することを特徴とする炭素膜
作製方法、を第1の発明とし、さらにプラズマ気相法に
より反応炉内に配設された基板上に炭素膜または炭素を
主成分とする膜を形成するに際し、前記炭素膜を形成す
る前に前記反応炉内壁または基板ホルダの表面に真性ま
たは実質的に真性の炭素膜を形成するとともに、この後
前記反応炉内に基板を配設して炭素または炭素を主成分
とする膜を形成することを特徴とする炭素膜作製方法、
を第2の発明とするものである。
【0014】本発明はかかる多量生産用に横型に配置さ
れた反応炉または反応筒(10〜30cmφ、長さ1〜
5m)を用いる方法を中心として記す。かかる反応筒の
外側に一対の反応性気体をプラズマ化する電磁エネルギ
供給用の電極と該電極の外側にこの反応筒および電極を
囲んで加熱装置とを具備し、この反応炉内を炉方向に反
応性気体を流し、この気体の流れにそって基板を配置せ
しめたものである。
【0015】さらにかかる装置内に一対の電極により発
生する電磁界に垂直または平行に基板を配置し、これを
複数段または複数列配置して2〜20cm平方の基板例
えば10cm平方の基板を20段20列計400枚の被
形成面上に一度に膜特に炭素、炭化珪素膜を形成せしめ
ることを中心として記す。
【0016】本発明は炭素−珪素結合を有する水素化物
またはハロゲン化物(炭化珪化物気体)よりなる反応性
気体、アセチレン等の炭化水素を用いて被形成面上に非
単結晶の炭素、または炭素を主成分とする膜を0.05
〜1torrの反応圧力で100〜400℃の温度で形
成せしめるプラズマ気相法に関する。
【0017】本発明はさらにかかる反応性気体に3価の
不純物であるB、Al、Ga、Inを含む不純物気体例
えばジボラン(B2 6 )、5価の不純物を含む不純物
気体例えばフォスヒン(PH3 )またはアルシン(As
3 )を漸次添加して被形成面を有する基板上に密接し
てP型層、さらにI型層およびN型層をPINの順序に
て積層形成せしめ、これを繰り返し、安定して作製する
ことを目的としている。さらに本発明はプラズマ化する
電磁エネルギのパワ−により、アモルファス構造の半導
体(ASという)、5〜100Åの大きさの微結晶性を
有するセミアモルファス(半非晶質、以下SASとい
う)または5〜200Åの大きさのポリクリスタル(多
結晶、以下PCという)の構造を有する膜を作製せんと
するものである。さらにプラズマ反応に200〜500
Wという高いエネルギが必要な場合であっても、被形成
面上にはこのスピ−シスの実質的なプラズマエネルギを
得る距離を基板間の距離で制御したことを特徴とする。
【0018】このため本発明においては、その出発物質
である反応性気体に炭素を主成分とした炭化珪素を作ろ
うとした場合、炭素−珪素結合を有する材料を用いた。
すなわち炭素−珪素結合を有する水素化物またはハロゲ
ン化物例えばテトラメチルシラン(Si(CH3 4
(単にTMSという)、テトラエチルシラン(Si(C
2 5 4 )、Si(CH3 )xCl4-x(1≦x≦
3)、Si(CH3 )xH4-x(1≦x≦3)等の反応
性気体を用いて反応生成物中にSi−C結合を得やすく
している。
【0019】炭素を得ようとする時は、アセチレン(C
2 2 )またはエチレン(C2 4)を主として用い
た。こうすることにより、炭化珪素( SixC1-x)
(0≦x<0.5)または炭素(C)(これらを合わせ
るとSixC1-x(0≦x<0.5)と示すことができ
るため、以下炭化珪素という時はSixC1-x(0≦x
<0.5)を意味するものとする)を作製する。
【0020】さらにここに3価または5価の不純物を添
加して被形成面よりP型、I型(真性またはオ−トド−
ピング等を含む人為的に不純物を添加しない実質的に真
性)さらにN型の半導体または半絶縁体を作製した。
【0021】さらにかかる反応性気体を用いると、反応
炉を1気圧以下特に0.01〜10torr、代表的に
は0.3〜0.6torrの圧力下にて50W以下の電
磁エネルギにおいても、例えば0.01〜100MHz
特に500KHzまたは13.56MHzにおいて被膜
を形成することが可能である。即ち低エネルギプラズマ
CVD装置とすることができた。
【0022】さらに50〜500Wという高エネルギプ
ラズマ雰囲気とすると、形成された炭化珪素は微結晶化
し、その結果P型またはN型において、ホウ素またはリ
ンを0.1〜5%(ここでは(B2 6 またはPH3
/(炭化物気体または炭化珪化物気体の比をパ−セント
で示す)添加した場合、低エネルギでは電気伝導度は1
-9〜10-3(Ωcm)-1であったものが10-6〜10
+2(Ωcm)-1と約千倍にまで高めることができた。
【0023】さらにこの高エネルギ法を用いて得られた
炭化珪素は5〜200Åの大きさの微結晶構造を有せし
めることができた。かかる構造において、そのPまたは
N型の不純物のアクセプタまたはドナ−となるイオン化
率は97〜100%を有し、添加した不純物のすべてを
活性化することができた。
【0024】〔実施例〕以下に図面に従って本発明の実
施例を説明する。図1は本発明を用いたプラズマCVD
装置の概要を示す。図1において被形成面を有する基板
(1)は角型の石英ホルダにて保持され、図面では7段
2列計14枚の構成をさせている。基板およびホルダは
反応炉の前方の別室(29)に入口(30)より予め配
置され、バルブ(32)ロ−タリ−ポンプ(33)によ
り真空引きがなされる。さらに開閉扉(34)を開け
て、反応炉内に自動送り装置により導入され、さらにミ
キサ−用混合板(35)も同時配置される。これらは反
応炉、別室ともに真空状態においてなされ、反応炉内に
酸素(空気)が少しでも混入しないように努めた。さら
に開閉扉(34)を閉じたことにより、図面の如く電極
(9)、(10)の間に基板が配置された。
【0025】また図面は反応系を上方より眺めた構造を
示したものであり、基板(1)は互いに裏面を合わせて
垂直に配置させている。かくの如く重力を利用してフレ
イクを下部に除去することは、量産歩留まりを考慮する
時きわめて重要である。さらにこの基板(1)を折入さ
せた反応炉(25)には、この基板に垂直または平行
(特に平行にすると膜の均一性が得やすい)に電磁エネ
ルギの電界が図2(A)または(B)特に(B)の如く
に加わるように一対の電極(9)、(10)を上下また
は左右に配置して設けた。この電極の外側に電気炉
(5)が設けられており、基板(1)が100〜400
℃代表的には300℃に加熱されている。
【0026】反応性気体は水素またはヘリウムのキャリ
アガス例えばヘリウムを(13)より、3価の不純物で
あるジボランを(14)より、5価の不純物であるフォ
スヒンを(15)より、4価の添加物である珪化物気体
のシランを(16)より導入した。
【0027】また炭素−珪素結合を有する反応性気体T
MS(20)を用いると、初期状態で液体であるためス
テンレス容器(21)に保存される。この容器は電子恒
温槽(22)により所定の温度に制御されている。
【0028】このTMSは沸点が25℃であり、ロ−タ
リ−ポンプ(12)をバルブ(11)をへて排気させ、
反応炉内を0.01〜10torr特に0.02〜0.
4torrに保持させた。こうすることにより、1気圧
より低い圧力により結果として特に加熱しなくともTM
Sを気化させることができる。この気化したTMSを1
00%の濃度で流量計を介して反応炉に導入すること
は、従来の如く容器(21)をバブルして反応性気体を
放出するやり方に比較して、その流量制御が精度よく可
能であり、技術上重要である。実用上流量計が詰まった
場合、図面において(24)よりヘリウムを導入した。
【0029】また反応筒(25)またはホルダ(2)の
内壁または表面に付着した反応生成物を除去する場合は
(17)より弗素化合物気体CF4 または酸素との混合
気体CF4 +O2 (2〜5%)を導入し、電磁エネルギ
を加えてフッ素ラジカル、酸素ラジカルを発生させて気
相エッチングをして除去した。
【0030】さらにこのプラズマ放電においては、反応
性気体が混合室(8)をへて混合された後、励起室(2
6)において分解または反応をおこさしめ、反応生成物
を基板上に形成する空間反応を主として用いた。電磁エ
ネルギは電源(4)より直流または高周波を主として用
いた。
【0031】このようにして被形成面上に炭化珪素膜を
形成した。例えば基板温度300℃、高周波エネルギの
出力25W、シランまたはTMS 50cc/分、キャ
リアガスとしてのHe 250cc/分とした。(反応
性気体/He)5において160Å/分の膜成長速度を
得ることができた。
【0032】さらにこの膜形成には、PIN接合、PN
接合、PI、NI接合、PINPIN接合等をその必要
な厚さに必要な反応生成物を基板上に漸次積層して形成
させた。
【0033】このようにして被形成面上に膜を形成させ
てしまった後、反応性気体を反応筒より十分にパ−ジし
た後、開閉扉(34)を開け、ミキサ用混合板(3
5)、ジグ(3)上の基板を別室(29)に自動引き出
し管により反応筒および別室をともに真空(0.01t
orr以下)にして移動させた。さらに開閉扉(34)
を閉じた後、別室に(31)よりバルブを開けて空気を
充填し大気圧とした後、外部にジグおよび膜の形成され
た基板を取り出した。
【0034】以上の実施例より明らかな如く、本発明は
反応性気体をミキサ(8)にて混合した後、排気口
(6)に層状(ミクロにはプラズマ化された状態ではラ
ンダム運動をしていた)に流し、この流れに平行に基板
を配置して被形成面上にその膜厚が±5%以内のバラツ
キで0.1〜3μの厚さに膜を形成せしめたことを特徴
としている。
【0035】図2は図1の図面における排気口(6)方
向よりみた基板(1)の配置と電極(9)、(10)と
の関係を示す。図面において(A)は基板を水平、電極
(9)、(10)による電磁界を水平方向に配置したも
ので、この場合一度に導入できる基板の枚数を増やすこ
とができる。
【0036】図2(B)は電極(9)、(10)による
電磁界、基板(1)ともに垂直にしたもので、基板の配
置数が(A)の2倍になる。図3は本発明の半導体装置
作製方法の操作手順チャ−トを示したものである。
【0037】図面において“0”である(49)は反応
炉の真空引きによる0.01torr以下の保持を示
す。さらに“1”の(40)は本発明による反応炉また
は反応筒およびホルダに炭素または炭化珪素のコ−ティ
ングを示す。
【0038】このコ−ティングはその詳細を示すと図3
(B)、(C)である。図3(B)は真空引き(49)
により0.01torr以下にし、10〜30分保持し
た後、水素を電磁エネルギにより0〜30分、30〜5
0Wの出力によりプラズマクリ−ニングを行い、吸着、
水分、酸素を除去した。さらにその水素を除去した後、
(51)によりヘリウムを同時に30〜50Wの出力に
より10〜30分プラズマ化し、さらに表面の水素を除
去した。この水素プラズマ発生(50)に対しては、水
素中に1〜5%の濃度でHClまたはClを添加して行
うと、塩素ラジカルが同時に発生し、このラジカルが石
英等ホルダの内側に存在しているナトリウムの如きアル
カリ金属を吸いだす効果を有する。このためバックグラ
ウンドレベルでのナトリウム、水分、酸素の濃度を形成
された膜中にて1014cm-3以下にすることができ、き
わめて重要な前処理工程であった。
【0039】この塩素を添加した場合、さらにこの壁面
に残留吸着した塩素を除去するため(51)の不活性気
体によるスパッタリングによる除去も有効であった。か
かる石英等の反応容器は内壁を十分プラズマクリ−ニン
グすることによりこの容器内壁に不純物のプラズマで放
出しやすい状態をおさえる膜を十分密着させることがで
きる。かくすると、この膜を数十μの厚さまで形成して
も残留応力等により壁面からこの保護膜が剥がれフレ−
ク(粉)となり被膜中に注入することを防ぐことができ
る。
【0040】この後これらの系を真空引きした後、炭化
物気体であるエチレンまたは炭化珪素化物であるTMS
を導入し、プラズマエネルギにより分解して、0.1〜
2μ代表的には0.2〜0.5μの厚さに形成させた。
これらの膜形成をさせる際、高い電磁エネルギが加わる
領域即ち不純物が再放出されやすい領域に特に厚くつき
やすく、二重に好ましい結果をもたらした。
【0041】かかる本発明の複雑な前処理工程を行わな
い場合であっても、図3(C)に示す如く真空引きの
後、炭素または炭化珪素を(52)において同様に0.
1〜2μ形成し、反応炉壁からの酸素、アルカリ金属の
再放出を防ぐことが有効であった。
【0042】また図3(A)においては、半導体装置の
作製のため、基板のコ−ティング、系の真空引き(4
1)さらにPまたはN型半導体の作製(42)、I型半
導体層の作製(43)、N型層の作製(44)を行い、
第1の装置を作製(48)した。この装置は前記したP
I、NI、PIN、PN等の接合を少なくとも1つ有す
るディバイス設計仕様によって作られなければならない
ことはいうまでもない。
【0043】さらにこの後、この系に対し、反応炉のみ
またはこの反応炉とホルダとを挿入設置された反応系に
対し(46)に示すI型半導体層または(42)に示す
層と同じ層のコ−ティングにより前の装置作製の際用い
られた工程(44)の履歴が次のランに対して影響を与
えないようにした。その詳細は図3(B)、(C)、
(D)、(E)に示す。
【0044】即ち図3(B)は前記した前処理と同じく
真空引き(49)水素プラズマ放電(50)、ヘリウム
プラズマ処理(51)、半導体装置のランの最初の工程
の半導体層を形成する工程(52)を有する。しかしこ
の(50)(51)がすでに(A)での(46)で行わ
れているため、一般には(C)の(52)での0.1〜
2μの厚さの半導体層の作製で十分であった。
【0045】またこの前の装置の作製(40)すなわち
前のランでの履歴をなくすため、(D)、(E)に示す
プラズマエッチング工程を行ってもよい。すなわち図3
(B)は真空引き(49)CF4 またはCF4 +O(約
5%)を図1での(17)より導入し、20分〜1時間
プラズマエッチング(53)を行った。さらに真空引き
をしてその後C、Fの残留物を除去するため水素プラズ
マ処理(50)を10〜30分、さらにこのI層に0.
05〜0.5μのI型または次の工程の最初のランの半
導体層(42)と同様の導電型、成分の半導体層の作製
を行った。この方法が最も徹底して再現性を保証するこ
とができた。
【0046】簡単な方法としては(E)に示す(49)
の真空引き、プラズマエッチング(53)残部吸着ガス
の除去(50)の工程を行った。
【0047】かくすることにより第1の半導体装置の作
製(48)の最後工程(44)と次の工程(48)の最
初の工程(42)との間でPまたはN型の不純物が互い
に(42)にて混入する可能性を除去することができ
た。
【0048】かかる本発明の方法によりその効果を評価
した結果を図4に示す。図4は本発明方法を用いて作ら
れた光電変換装置の結果である。この場合基板として金
属例えばステンレス基板または透光性基板であるガラス
上にITOを500〜2000Å、さらにこの上に酸化
スズまたは酸化アンチモンを100〜500Åの厚さに
形成させた多重膜の電極を有する基板を用いた。この上
にP型炭素を主成分とする炭化珪素(SixC1-X
≦X<1)(例えばX=0.3〜0.5)を100〜3
00Åの厚さにまたこの上面に真性または実質的に真性
のASまたはSASの珪素を0.4〜0.7μの厚さ
に、さらにこの上面にN型炭素を主成分とする炭化珪素
(SixC1-X 0≦X<1)(例えばX=0.3〜
0.5)を100〜300Åの厚さに形成させたPIN
構造を有せしめた。このP、I、N型半導体の仕様は図
3(A)のチャ−トにおける(42)、(43)、(4
4)、(42)・・・・に対応させた。
【0049】さらにこの後この工程にITOを600〜
800Åの厚さにまたはアルミニウム金属膜を真空蒸着
法で形成して光電変換装置を作った。その変換効率を図
4(A)に示す。
【0050】1cm2 のセルの大きさでAM1(100
mW/cm2 )の条件にて前処理(40)をいれない場
合(71)の3%が、また前処理を行うと(70)の値
が得られた。さらに中間の(46)の工程を加えること
によるラン(製造日毎)の効率の変化(60)になりま
ったく加えないと(61)が得られた。
【0051】(60)はその効率が11〜9%を得るこ
とができるのに対し、本発明方法を用いない場合1〜4
%しかなかった。
【0052】さらにこのセル面積を100cm2 にする
と、本発明方法を用いると7〜9%の効率を得ることが
できるのに際し、本発明方法を用いないと0〜3%であ
った。特にダイオ−ド特性がないものが30%以上を有
し、製造不可能であった。
【0053】図4(B)は特に表面程にてP型の半導体
を作る工程でI型の珪素半導体を作った場合の電気伝導
度の値を示す。
【0054】前工程でP型半導体を作り、本発明方法の
中間処理法の前処理を行わない時、AM1の光照射によ
る電気伝導度が(65)である。暗伝導度(64)と逆
の場合もみられ、またその値も10-6〜10-4で大きな
バラツキがあった。他方本発明の前処理をおこなわた場
合、光伝導度(70)、暗伝導度(70’)が得られ
た。また中間処理を行った時は光伝導度(62)、暗伝
導度(63)が得られた。これらは本発明におけるド−
ピング効果防止がいかに重要であるかを明確に示したも
のである。
【0055】以上の説明より明らかな如く、本発明は同
一反応筒を用いて光電変換装置または発光素子のみなら
ず、電界効果半導体装置、フォトセンサアレ−等の各種
の半導体装置を作製する上にきわめて重要な製造装置お
よび製造方法を提供したものであり、これにより従来縦
型のプラズマCVD装置にて10cm平方を4枚作ると
同じ時間で、100〜500枚の基板上に非単結晶半導
体膜を作ることができ、きわめて多量生産向きである。
さらに本発明の如き電極構造または基板の配置をするこ
とにより、PIN構造を有する光電変換装置において1
0%以上の変換効率を繰り返し安定して得ることがで
き、その膜質においてもきわめて優れたものであった。
【0056】本発明においては炭化珪素(SixC1-X
0≦X<0.5)を中心として記した。本発明は図1
に示す横型のプラズマCVD装置を中心として示した。
しかしその電極の作り方を誘電型としたり、またア−ク
放電を利用するプラズマCVD装置であっても本発明は
有効である。また縦型、縦横型のベルジャ−型のプラズ
マCVD装置であっても同様に本発明方法を適用するこ
とができる。
【0057】
【効果】本発明の構成をとることにより、不要な不純物
の混入を防ぐ作用をゆうせしめる炭素膜を効率よく得る
ことができた。
【図面の簡単な説明】
【図1】 実施例において用いたプラズマ気相装置であ
る。
【図2】 図1の一部を示す。
【図3】 図1の装置を用い、本発明方法のプラズマ気
相法を用いるチャ−トである。
【図4】 図3のチャ−トに従って得られた光電変換装
置の効率および本発明方法のド−ピング防止効果を示す
他の資料である。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】プラズマ気相法により反応容器内に設けら
    れた基板上に炭素膜を形成するに際し、プラズマ化させ
    た水素、酸素、弗素化合物またはその混合物気体により
    前記反応容器の内壁または基板ホルダに形成された炭素
    膜または炭素を主成分とする膜をプラズマクリ−ニング
    し、この後、前記反応容器内に基板を配設し、プラズマ
    気相法により炭素または炭素を主成分とする膜を形成す
    ることを特徴とする炭素膜作製方法。
  2. 【請求項2】プラズマ気相法により反応炉内に配設され
    た基板上に炭素膜または炭素を主成分とする膜を形成す
    るに際し、前記炭素膜を形成する前に前記反応炉内壁ま
    たは基板ホルダの表面に真性または実質的に真性の炭素
    膜を形成するとともに、この後前記反応炉内に基板を配
    設して炭素または炭素を主成分とする膜を形成すること
    を特徴とする炭素膜作製方法。
JP4269270A 1992-09-11 1992-09-11 炭素膜作製方法 Expired - Lifetime JPH0732141B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4269270A JPH0732141B2 (ja) 1992-09-11 1992-09-11 炭素膜作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4269270A JPH0732141B2 (ja) 1992-09-11 1992-09-11 炭素膜作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP8159121A Division JP2805611B2 (ja) 1996-05-31 1996-05-31 被膜作製方法

Publications (2)

Publication Number Publication Date
JPH0620975A true JPH0620975A (ja) 1994-01-28
JPH0732141B2 JPH0732141B2 (ja) 1995-04-10

Family

ID=17470018

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4269270A Expired - Lifetime JPH0732141B2 (ja) 1992-09-11 1992-09-11 炭素膜作製方法

Country Status (1)

Country Link
JP (1) JPH0732141B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6267075B1 (en) * 1998-07-09 2001-07-31 Yield Engineering Systems, Inc. Apparatus for cleaning items using gas plasma
WO2008035678A1 (en) * 2006-09-19 2008-03-27 Tokyo Electron Limited Plasma cleaning process and plasma cvd method
WO2024166678A1 (ja) * 2023-02-07 2024-08-15 東京エレクトロン株式会社 成膜方法および基板処理装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5329065A (en) * 1976-08-31 1978-03-17 Toshiba Corp Vapour phase reaction unit of semiconductor
JPS5892218A (ja) * 1981-11-28 1983-06-01 Semiconductor Energy Lab Co Ltd 半導体装置作製方法
JPS63267430A (ja) * 1987-04-27 1988-11-04 Toshiba Corp 反応室内の清浄方法
JPH02119126A (ja) * 1989-08-25 1990-05-07 Semiconductor Energy Lab Co Ltd 半導体装置作製方法
JPH056877A (ja) * 1991-06-14 1993-01-14 Semiconductor Energy Lab Co Ltd 炭素被膜のエツチング方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5329065A (en) * 1976-08-31 1978-03-17 Toshiba Corp Vapour phase reaction unit of semiconductor
JPS5892218A (ja) * 1981-11-28 1983-06-01 Semiconductor Energy Lab Co Ltd 半導体装置作製方法
JPS63267430A (ja) * 1987-04-27 1988-11-04 Toshiba Corp 反応室内の清浄方法
JPH02119126A (ja) * 1989-08-25 1990-05-07 Semiconductor Energy Lab Co Ltd 半導体装置作製方法
JPH056877A (ja) * 1991-06-14 1993-01-14 Semiconductor Energy Lab Co Ltd 炭素被膜のエツチング方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6267075B1 (en) * 1998-07-09 2001-07-31 Yield Engineering Systems, Inc. Apparatus for cleaning items using gas plasma
WO2008035678A1 (en) * 2006-09-19 2008-03-27 Tokyo Electron Limited Plasma cleaning process and plasma cvd method
US8366953B2 (en) 2006-09-19 2013-02-05 Tokyo Electron Limited Plasma cleaning method and plasma CVD method
JP5241499B2 (ja) * 2006-09-19 2013-07-17 東京エレクトロン株式会社 プラズマクリーニング方法、プラズマcvd方法、およびプラズマ処理装置
WO2024166678A1 (ja) * 2023-02-07 2024-08-15 東京エレクトロン株式会社 成膜方法および基板処理装置

Also Published As

Publication number Publication date
JPH0732141B2 (ja) 1995-04-10

Similar Documents

Publication Publication Date Title
JPH0341978B2 (ja)
JP4214585B2 (ja) 半導体デバイス、半導体デバイスの製造方法及び製造装置
US6755151B2 (en) Hot-filament chemical vapor deposition chamber and process with multiple gas inlets
US7741144B2 (en) Plasma treatment between deposition processes
CN101836299B (zh) 用于薄膜太阳能应用的微晶硅沉积
JPH0512850B2 (ja)
JPH01298164A (ja) 機能性堆積膜の形成方法
JP4126812B2 (ja) 光半導体素子
JPH0620975A (ja) 炭素膜作製方法
JP2802747B2 (ja) プラズマ処理方法
JP2805611B2 (ja) 被膜作製方法
JP2573108B2 (ja) プラズマ処理方法
JPH02119126A (ja) 半導体装置作製方法
JPH08195348A (ja) 半導体装置製造装置
JP2002246622A (ja) 結晶系シリコン薄膜光起電力素子、その製造方法、及びその評価方法
JPH0458173B2 (ja)
Cramarossa et al. Deposition techniques and applications of amorphous silicon films
JP4106849B2 (ja) 太陽電池
JPH04355970A (ja) 太陽電池の製造方法
JPH01275761A (ja) 堆積膜形成装置
JPH0332210B2 (ja)
JPH0522375B2 (ja)
JP3791462B2 (ja) 非晶質光半導体の製造方法
JPH05343713A (ja) 非晶質太陽電池の製造方法
JPS62219970A (ja) 薄膜半導体素子の製造方法