JPH0341978B2 - - Google Patents

Info

Publication number
JPH0341978B2
JPH0341978B2 JP56191267A JP19126781A JPH0341978B2 JP H0341978 B2 JPH0341978 B2 JP H0341978B2 JP 56191267 A JP56191267 A JP 56191267A JP 19126781 A JP19126781 A JP 19126781A JP H0341978 B2 JPH0341978 B2 JP H0341978B2
Authority
JP
Japan
Prior art keywords
reactor
semiconductor layer
substrate
plasma
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56191267A
Other languages
English (en)
Other versions
JPS5892217A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP56191267A priority Critical patent/JPS5892217A/ja
Publication of JPS5892217A publication Critical patent/JPS5892217A/ja
Publication of JPH0341978B2 publication Critical patent/JPH0341978B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34Deposited materials, e.g. layers
    • H10P14/3402Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411Silicon, silicon germanium or germanium
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Description

【発明の詳細な説明】 本発明はプラズマ気相法により、再現法、特性
のよい半導体装置を作製する方法に関する。
本発明はプラズマ気相法により反応炉内に設け
られた基板上にP型およびN型の半導体層を有す
る第1の半導体装置を形成した後、この半導体装
置のNまたはP型不純物が次に作られるPまたは
N型の半導体層中に反応装置の内壁または基板の
ホルダーより再放出され、これが1015〜1018cm-3
の濃度で混入されてしまうことを防止するため、
この各工程の間に前回作られた半導体層上に真性
または実質的に真性(以下I層という)のコーテ
イング用の被膜を形成する工程(この場合は次の
工程の最初に作られる被膜をコーテイングしても
よい)により実質的に過去の履歴を除去してしま
うことを目的としている。
さらにまたは前回作られた半導体層のうち、反
応装置の内壁、基板のホルダー等の表面に付着し
たものをCF4等の反応性気体をプラズマ化するこ
とにより除去してしまう工程を設けることを目的
とする。
かくすることにより再現性よくRUN−TO−
RUNの特性バラツキを少くするとともに、その
得られた特性もきわめてすぐれたものとすること
ができるという特徴を有する。
また本発明は反応炉内に設けられた基板上に少
くともひとつの接合特にPIN、PI、NIまたはPN
接合を有する半導体装置において、反応炉の内壁
特にプラズマ原子または反応性気体が衝突する内
壁より不純物特に酸素、アルカリ金属原子が放出
されることを防ぐため、これらの表面にあらかじ
め真性または実質的に真性の半導体層例えば非単
結晶珪素を形成することを目的としている。
本発明はこれらの実質的に除去するためのコー
テイングにより再放出を防ぐため、半導体層を半
導体装置の作製に必要な電磁エネルギの出力Po
例えば5〜100W、温度Ta例えば200〜320℃に対
し、Po−10W(但し最低5Wとする)〜Po+30W
の範囲、またTo−50℃〜To+50℃特に好ましく
はPo、Toと同じまたは概略同じ条件にて作製
し、0.2〜1μの厚さに形成せしめることを特徴と
している。
従来プラズマCVD法に関しては、ひとつの反
応炉にてPIN接合等を有する半導体装置の作製が
行なわれていた。しかしこの接合をくりかえし行
なうと、全くわけのわからない劣化、バラツキに
悩まされてしまい、半導体装置としての信頼性に
不適当なものしかできなかつた。
この原因を調べた結果、この最大の原因は、反
応炉内に付着している酸素、アルカリ金属が半導
体層中に混入して、電気伝導度の低下をもたらす
のであり、酸素にあつては−1PPMの混入であつ
ても、暗伝導度10-6(Ωcm)-1を10-8(Ωcm)-1と1/
100にまで下げてしまつていた。
またアルカリ金属にあつても、5PPMの混入に
おいて、P型、I型の伝導度の低下または透明導
電膜の電導度の低下をもたらしてしまつた。
これらの混入を防ぐため、反応炉の内壁また基
板のホルダー(ボートともいう)の特にプラズマ
による反応性気体にスパツタされる部分に対し
て、あらかじめ半導体層を0.2〜2μの厚さに形成
させ、コーテイングしてしまうことがきわめて重
要であつた、さらに再現性特性劣化に対しては、
ひとつの半導体装置の作製に対し、その最後の工
程がNまたはP型半導体層を作りまた次の最初の
工程にPまたはN型の半導体層を作ろうとした
時、1015〜1018cm-3の濃度に最初の不純物例えば
リンがP型半導体層中に混入してしまう。このた
めP型半導体層は例えば1018〜1021cm-3の濃度に
ホウ素を添加してP型層としてもその電気伝導度
はリンの混入により再結合中心が増加するためき
わめて特性が悪く、混入がない場合10-2〜10+6
(Ωcm)-1に対し、10-6〜10-4(Ωcm)-1と1/100〜
1/1000しか得られなかつた。
このためPIN型光電変換装置においては2〜4
%の効率を各ランごとのバヲツキを±200%も有
して得られたにすぎず好ましくなかつた。
しかし本発明方法にあつては、8〜10%の約3
〜5倍の高い変換効率を得ることができるように
なつた。
またこの不純物酸素ドーピングの効果を少くす
るため、本発明人の出願になる特許願 半導体装
置作製方法56−55608(原表示53−152887昭和53年
12月10日出願)が知られている。これは例えば
PIN半導体装置を作ろうとする時、各P層、I
層、N層をそれぞれ独立の反応炉を作り、基板を
その層間を移動せしめることにより行わんとする
ものである。この方法にあつては、本発明と同じ
対策を持つことができ、きわめて好ましい電気的
特性を得ることができる。しかしその場合、装置
はひとつの室の方式の3倍であり、製造コストが
2.5〜3倍も高価になつてしまう。さらに多量生
産向きでない等の欠点を有していた。
本発明はかかる反応炉において、特に横型の反
応炉において特に有効である。また多量に基板上
に半導体装置を作ろうとする時特に有効であり、
半導体装置ひとつあたりの装置の減価償却を含め
て、製造コストをたて型反応炉の1/100にできる
という大きな特徴を有している。
すなわち本発明はかかる多量生産用に横型に配
置された反応炉または反応筒(10〜30cmφ 、長さ
1〜5m)用いる方法を中心として記す。
かかる反応筒の外側に一対の反応性気体をプラ
ズマ化する電磁エネルギ供給用の電極と該電極の
外側にこの反応筒および電極を囲んで加熱装置と
を具備し、この反応炉内を炉方向に反応性気体を
流し、この気体の流れにそつて基板を配置せしめ
たものである。
さらにかかる装置内に一対の電極により発生す
る電磁界に垂直または平行に基板を配置し、これ
を複数段または複数列配置して2〜20cm□ の基板
例えば10cm□ の基板を20段20列計400まいの被形
成面上に一度に被膜特に珪素、炭素炭化珪素また
は珪化ゲルマニユーム、ゲルマニユーム被膜すな
わち4価の元素を中心とした半導体膜を形成せし
めることを中心として記す。
本発明は炭素−珪素結合を有する水素化物また
はハロゲン化物(炭化珪化物気体)よりなる反応
性気体、シラン(SinH2o+2n1)の如き珪化
物気体またはアセチレン等の炭化水素を用いて被
成形面上に非単結晶の炭化珪素、珪素または炭素
を主成分とする被膜を0.05〜1torrの反応炉圧力
で100〜400℃の温度で形成せしめるプラズマ気相
法に関する。
本発明はさらにかかる反応性気体に価の不純
物であるB、Al、Ga、Inを含む不純物気体例え
ばジボラン(B2H6)、V価の不純物を含む不純物
気体例えばフオスヒン(PH3)またはアルシン
(AsH3)漸次添加して被形成面を有する基板上
に密接してP型層、さらにI型層およびN型層を
PINの順序にて積層形成せしめ、これをくりかえ
し、安定して作製することを目的としている。さ
らに本発明はフラズマ化する電磁エネルギのパワ
ーにより、アモルフアス構造の半導体(ASとい
う)、5〜100Aの大きさの微結晶性を有するセミ
アモルフアス(半非晶質、以下SASという)ま
たは5〜200Aの大きさのマイクロポリクリスタ
ル(微多結晶、以下PCという)の構造を有する
半導体の如き非単結晶半導体膜を作製せんとする
ものである。さらに強い電磁エネルギを与える場
合、基板表面ではスパツターされた電気的に欠陥
だらけのアモルフアス構造になりやすい。かかる
欠陥構造をなくすため、基板は互いに10〜40mm代
表的には20〜25mm離間し、プラズマ反応に200〜
500Wという高いエネルギが必要な場合であつて
も、被形成面上にはこのスピーシスの実質的なプ
ラズマエネルギを得る距離を基板間の距離で制御
し、実質的に2〜20Wという弱いパワーで被膜化
せしめると同等の特性を有せしめたことを特徴と
する。
このため本発明においては、その出発物質であ
る反応性気体に炭化珪素(SixC1-110<x<1)
を作ろうとした場合、炭素−珪素結合を有する材
料を用いた。すなわち炭素−珪素結合を有する水
素化物またはハロゲン化物例えばテトラメチルシ
ラン(Si(CH34)(単にTMSという)、テトラエ
チルシラン(Si(C2H54)、Si(CH3)xcl4-x(1
x3)Si(CH3)xH4-x(1x3)等の反応
性気体を用いて反応生成物中にSi−C結合を得や
すくしている。
また珪素を主成分とする被膜を得ようとする時
はSinH2o+2(n1)のシラン、SiF4またはこれ
らの混合気体を用いた。炭素を得ようとする時
は、アセチレン(C2H1)またはエチレン
(C2H4)を主として用いた。こうすることによ
り、珪素(Si)、炭化珪素(SixC1-x0<x<1)
または炭素(C)(これらを合わせるとSixC1-x(0
x1)と示すことができるため、以下炭化珪素
という時はSixC1-x(0x1)を意味するもの
とする)を作製する。
さらにここに価または価の不純物を添加し
て被形成面よりP型、I型(真性またはオートド
ーピング等を含む人為的に不純物を添加しない実
質的に真性)さらにN型の半導体または半絶縁体
を作製した。
さらにかかる反応性気体を用いると、反応炉を
1気圧以下特に0.01〜10torr、代表的には0.3〜
0.6torrの圧力下にて50W以下の電磁エネルギに
おいても、例えば0.01〜100MHz特に500KHzまた
は13.56MHzにおいて被膜を形成することが可能
である。即ち低エネルギプラズマCVD装置とす
ることができた。
さらに50〜500Wという高エネルギプラズマ雰
囲気とすると、形成された炭化珪素は微結晶化
し、その結果P型またはN型において、ホウ素ま
たはリンを0.1〜5%(ここでは(B2H6または
PH3)/(炭化物気体または炭化珪化物気体+珪
化物気体)の比をパーセントで示す)添加した場
合、低エネルギでは電気伝導度は10-9〜10-3(Ω
cm)-1であつたものが10-6〜10+2(Ωcm)-1と約千
倍にまで高めることができた。
さらにこの高エネルギ法を用いて得られた炭化
珪素は5〜200Aの大きさの微結晶構造を有する
いわゆるSAS構造を有せしめることができた。
かかるSASにおいて、そのまたはN型の不純物
のアクセプタまたはドナーとなるイオン化率を97
〜100%を有し、添加した不純物のすべてを活性
化することができた。
以下に図面に従つて本発明のプラズマ気相法を
説明する。
第1図は本発明を用いたプラズマCVD装置の
概要を示す。
第1図において被形成面を有する基板1は角型
の石英ホルダーにて保持され、図面では7段2列
計14まいの構成をさせている。基板およびホルダ
ーは反応炉の前方の別室29に入口30より予め
設置され、バルブ32ロータリーポンプ33によ
り真空びきがなされる。さらに開閉とびら34を
開けて、反応炉内に自動送り装置により導入さ
れ、さらにミキサー用混合板35も同時配置され
る。これらは反応炉、別室ともに真空状態におい
てなされ、反応炉内に酸素(空気)が少しでも混
入しないように務めた。さらに開閉とびら34を
閉じたことにより、図面の如く電極9,10の間
に基板が配置された。
各基板は10〜40mm代表的には20〜25mmの間かく
をおいて配列されており、このホルダーによる反
応性気体は反応炉25の前方にミキサ8を設け層
流とし、さらにこれらの反応性気体が基板の間の
空隙に均一に注入するように設けてある。被形成
面は基板の下面または互いに裏面を重ね合わせて
垂直に配置された側面である。
また図面は反応系を上方よりながめた構造を示
したものであり、基板1は互いに裏面を合わせて
垂直に配置させている。かくの如く重力を利用し
てフレイクを下部に除去することは、量産歩留り
を考慮する時きわめて重要である。さらにこの基
板1を折入させた反応炉25には、この基板に垂
直または平行(特に平行にすると被膜の均一性が
得やすい)に電磁エネルギの電界が第2図Aまた
はB特にBの如くに加わるように一対の電極9,
10を上下または左右に配置して設けた。この電
極の外側に電気炉5が設けられており、基板1が
100〜400℃代表的には300℃に加熱されている。
反応性気体は水素またはヘリユームのキヤリア
ガス例えばヘリユームを13より、価の不純物
であるジボラン14より、価の不純物であるフ
オスヒン15より、価の添加物である珪化物気
体のシラン16より導入した。
また炭素−珪素結合を有する反応性気体TMS
20を用いると、初期状態で液体であるためステ
ンレス容器21に保存される。この容器は電子恒
温層22により所定の温度に制御されている。
このTMSは沸点が25℃であり、ロータリーポ
ンプ12をバルブ11をへて排気させ、反応炉内
を0.01〜10torr特に0.02〜0.4torrに保持させた。
こうすることにより、1気圧より低い圧力により
結果として特に加熱しなくてもTMSを気化させ
ることができる。この気化したTMSを100%の濃
度で流量計を介して反応炉に導入することは、従
来の如く容器21をバブルして反応性気体を放出
するやり方に比較して、その流量制御が精度よく
可能であり、技術上重要である。
実用上流量計がつまつた場合、図面において2
4よりヘリユームを導入した。
また反応筒25またはホルダー2の内壁または
表面に付着した反応生成物を除去する場合は17
よりCE4またはCF4+O2(2〜5%)を導入し、
電磁エネルギを加えてフツ素ラジカルを発生させ
て気相エツチングをして除去した。
さらにこのプラズマ放電においては、反応性気
体が混合室8をへて混合された後、励起室26に
おいて分解または反応をおこさしめ、反応生成物
を基板上に形成する空間反応を主として用いた。
電磁エネルギは電源4より直流または高周波を主
として用いた。
このようにして被形成面上に炭化珪素被膜を形
成した。例えば基板温度300℃、高周波エネルギ
の出力25W、シランまたはTMS50c.c./分キヤリ
アガスとしてのHe250c.c.分とした。(反応性気
体/He)5において160A/分の被膜成長速度を
得ることができた。
さらにこの被膜形成には、PIN接合、PN接合、
PI、NI接合、PINPIN接合等をその必要な厚さ
に必要な反応生成物を基板上に漸次積層して形成
させた。
このようにして被形成面上に被膜を形成させて
しまつた後、反応性気体を反応筒より十分にパー
ジした後、開閉とびら34を開け、ミキサ用混合
板35、ジグ3上の基板を別室29に自動引出し
管により反応筒および別室をともに真空
(0.01torr以下)にして移動させた。さらに開閉
とびら34を閉じた後、別室に31よりバルブを
開けて空気を充填し大気圧とした後、外部にジグ
および被膜の形成された基板をとり出した。
以上の実施例より明らかな如く、本発明は反応
性気体をミキサ8にて混合した後、排気口6に層
状(ミクロにはプラズマ化された状態ではランダ
ム運動をしていた)に流し、この流れに平行に基
板を配置して被形成面上にの膜厚が±5%以内の
バラツキで0.1〜3μの厚さに被膜を形成せしめた
ことを特徴としている。
さらにこの際プラズマをグロー放電法を利用し
ておこさせるが、その電極を反応筒の外側に配置
せしめ、多量の基板に均一にプラズマがおこるよ
うにしたことを特徴としている。
また被膜の形成に際し、図面の如く7段2列で
はなく、20段20列の如く反応筒を長くする場合、
0.4torrではなくさらに0.2、0.1、0.05torrとより
低圧にすることが、その膜質の均一性特に最前列
と最後列との均一性を得しめる上に重要である。
またこの反応筒内に酸素等の制御できない酸化
物気体の混入を防ぐため、別室を設け、この別室
を介して大気中での作業と結合せしめたことは、
得られた被膜の特性の再現性を得るのにきわめて
重要であつた。
第2図は第1図の図面における排気口6方向よ
りみた基板1の配置と電極9,10との関係を示
す。図面においてAは基板を水平、電極9,10
による電磁界を水平方向に配置したもので、この
場合一度に導入できる基板の枚数をふやすことが
できる。
第2図Bは電極9,10による電磁界、基板1
ともに垂直にしたもので、基板の配置数がAの2
倍になる。
第3図は本発明の半導体装置作製方法の操作手
順チヤートを示したものである。
図面において“0”である49は反応炉の真空
引による0.01torr以下の保持を示す。さらに
“1”の40は本発明による反応炉または反応筒
およびホルダーに珪素または炭化珪素のコーテイ
ングを示す。
このコーテイングはその詳細を示すと第3図
B,Cである。第3図Bは真空引49により
0.01torr以下にし、10〜30分保持した後、水素を
電磁エネルギにより0〜30分30〜50Wの出力によ
りプラズマクリーニングを行ない、吸着、水分、
酸素を除去した。さらにその水素を除去した後、
51によりヘリユームを同時に30〜50Wの出力に
より10〜30分プラズマ化し、さらに表面の水素を
除去した。この水素プラズマ発生50に対して
は、水素中に1〜5%の濃度でHClまたはClを添
加して行なうと、塩素ラジカルが同時に発生し、
このラジカル石英等ホルダーの内側に存在してい
るナトリユームの如きアルカリ金属をすい出す効
果を有する。このためバツクグラウンドレベルで
のナトリユーム、水分、酸素の濃度を形成された
被膜中にて1014cm-3以下にすることができ、きわ
めて重要な前処理工程であつた。
この塩素を添加した場合、さらにこの壁面に残
留吸着した塩素を除去するため51の不活性気体
によるスパツタリングによる除去も有効であつ
た。
この後これらの系を真空引した後、珪化物気体
であるシランまたは炭化珪素化物であるTMSを
導入し、プラズマエネルギにより分解して、0.1
〜2μ代表的には0.2〜0.5μの厚さに形成させた。
これらの被膜形成をさせる際、高い電磁エネルギ
が加わる領域すなわち不純物が再放出されやすい
領域に特に厚くつきやすく、二重に好ましい結果
をもたらせた。
かかる本発明の複雑な前処理工程を行わない場
合であつても、第3図Cに示す如く真空引の後、
珪素または炭化珪素を52において同様に0.1〜
2μ形成し、反応炉壁からの酸素、アルカリ金属
の再放出を防ぐことが有効であつた。
また第3図Aにおいては半導体装置の作製のた
め、基板のコーテイング、系の真空引41さらに
PまたはN型半導体の作製42、I型半導体層の
作製43、N型半導体層の作製44を行い、第1
の半導体装置を作製48した。この半導体装置は
前記したPI、NI、PIN、PN等の接合を少くとも
1つ有するデイバイス設計仕様によつて作らなけ
ればならないことはいうまでもない。
さらにこの後、この系に対し、反応炉のみまた
はこの反応炉とホルダーを挿入設置された反応系
に対し46に示すI型半導体層または42′に示
す半導体層と同じ半導体層のコーテイングにより
前の半導体装置作製の際用いられた工程44のり
れきが次のランに対して影響を与えないようにし
た。その詳細は第3図B,C,D,Eに示す。
すなわち第3図Bは前記した前処理と同じく真
空引49水素プラズマ放電50、ヘリユームプラ
ズマ処理51、半導体装置のランの最初の工程の
半導体層を形成する工程52を有する。しかしこ
の50,51がすでにAでの46で行われている
ため、一般にはCの52での0.1〜2μの厚さの半
導体層の作製で十分であつた。
またこの前の半導体装置の作製40すなわち前
のランでの履歴をなくすため、D,Eに示すプラ
ズマエツチング工程を行つてもよい。すなわち第
3図Bは真空引49CF4またはCF4+O2(約5%)
を第1図での17より導入し、20分〜1時間プラ
ズマエツチング53を行なつた。さらに真空引を
してその後C、Fの残留物を除去するため水素プ
ラズマ処理50を10〜30分、さらにこのI層に
0.05〜0.5μのI型または次の工程の最初のランの
半導体層42′と同様の導電型、成分の半導体層
の作製を行なつた。この方法が最も徹底して再現
性を保証することができた。
簡単な方法としてはEに示す49の真空引、プ
ラズマエツチング53残部吸着ガスの除去50の
工程を行なつた。
かくすることにより第1の半導体装置の作製4
8の最後工程44と次の工程48′の最初の工程
42′との間でPまたはN型の不純物が互いに4
2′にて混入する可能性を除去することができた。
また44での炭素、ゲルマニユーム等の添加物
を42′にて混入することも防ぐことができた。
かかる本発明の方法によりその効果を評価した
結果を第4図に示す。
第4図は本発明方法を用いて作られた光電変換
装置の結果である。この場合基板として金属例え
ばステンレス基板または透光性基板であるガラス
上にITOを500〜2000A、さらにこの上に酸化ス
ズまたは酸化アンチモンを100〜500Aの厚さに形
成させた多重膜の電極を有する基板を用いた。こ
の上にP型炭化珪素(SixC1-x0x1)(例え
ばx=0.3〜0.5)を100〜300Aの厚さにまたこの
上面に真性または実質的に真性のASまたはSAS
の珪素を0.4〜0.7μの厚さに、さらにこの上面に
N型炭化珪素(SixC1-x0x1例えばx=0.3
〜0.5)を100〜300Aの厚さに形成させたPIN構
造を有せしめた。このP、I、N型半導体の仕様
は第3図Aのチヤートにおける42,43,4
4,42′…に対応させた。
さらにこの後この工程にITOを600〜800Aの厚
さにまたはアルミニユーム金属膜を真空蒸着法で
形成して光電変換装置を作つた。その変換効率を
第4図Aに示す。
1cm2のセルの大きさでAM1(100mW/cm2)の
条件にて前処理40をいれない場合71の3%
が、また前処理を行なうと70の値が得られた。
さらに中間の46の工程を加えることによるラン
(製造 )の効率の変化60になり全く加えな
いと61が得らえた。
60はその効率が11〜9%を得ることができる
のに対し、本発明方法を用いない場合1〜4%し
かなかつた。
さらにこのセル面積を100cm2にすると、本発明
方法を用いると7〜9%の効率を得ることができ
るのに際し、本発明方法を用いないと0〜3%で
あつた。特にダイオード特性がないものが30%以
上を有し、製造不可能であつた。
第4図Bは特に表面程にてP型の半導体を作る
工程でI型の珪素半導体を作つた場合の電気伝導
度の値を示す。
前工程でP型半導体を作り、本発明方法の中間
処理法の前処理を行なわない時、AM1の光照射
による電気伝導度が65である。暗伝導度64と
逆の場合もみられ、またその値も10-6〜10-4で大
きな、バラツキがあつた。他方本発明の前処理を
行なつた場合、光伝導度70、暗伝導度70′が
得られた。また中間処理を行なつた時に光伝導度
62、暗伝導度63が得られた。これらは本発明
におけるドーピング効果防止がいかに重要である
かを明確に示したものである。
以上の説明より明らかな如く、本発明は同一反
応筒を用いて光電変換装置または発光素子のみな
らず、電界効果半導体装置、フオトセンサアレー
等の各種の半導体装置を作製する上にきわめて重
要な製造装置および製造方法を提供したものであ
り、これにより従来たて型のプラズマCD装置に
て10cm□ を4まい作ると同じ時間で、100〜500ま
いの基板上に非単結晶半導体膜を作ることがで
き、きわめて多量生産向きである。さらに本発明
の如き電極構造または基板の配置をすることによ
り、PIN構造を有する光電変換装置において10%
以上の変換効率をくりかえし安定して得ることが
でき、その膜質においてもきわめてすぐれたもの
であつた。
本発明においては、炭化珪素(SixC1-x0x
1)を中心として記した。しかし反応性気体を
ゲルマンを用いると、SixGe1-x(0x1)を
得ることができ、第1のPIN構造を珪素と炭化珪
素によりさらに第2のPIN構造を珪素と珪化ゲル
マニユームによりPINPIN構造いわゆるタンデム
構造を得ることも可能である。
本発明は第1図に示す横型のプラズマCVD装
置を中心として示した。しかしその電極の作り方
を誘電型としたり、またアーク放電を利用するプ
ラズマCVD装置であつても本発明は有効である。
またたて型、たて横型のベルジヤー型のプラズマ
CVD装置であつても同様に本発明方法を適用す
ることができる。
【図面の簡単な説明】
第1図は本発明のプラズマ気相装置である。第
2図は第1図の一部を示す。第3図は第1図の装
置を用い、本発明方法のプラズマ気相法を用いる
チヤートである。第4図Aは第3図のチヤートに
従つて得られた光電変換装置の効率およびBは本
発明方法のドーピング防止効果を示す他の資料で
ある。

Claims (1)

  1. 【特許請求の範囲】 1 プラズマ気相法により反応炉内に配設された
    基板上にPまたはN型の半導体層を形成するに際
    し、上記半導体層を成形する前に、前記反応炉内
    壁または基板ホルダーの表面に、真性または実質
    的に真性の半導体層または次に形成すべき導電型
    と同じ導電型の半導体層を形成することにより、
    前工程で形成された半導体層中のPまたはN型の
    不純物、若しくは反応炉内壁よりの酸素、アルカ
    リ金属等の不純物が、新たに形成すべき基板上の
    半導体層中へ混入するのを防止することを特徴と
    する半導体装置作製方法。 2 特許請求の範囲第1項において、反応炉、ま
    たは反応炉および反応炉に設置した基板ホルダー
    に対する真性または実質的に真性の半導体層の形
    成が半導体層の作製温度T0に対しT0−50℃〜T0
    +50℃の範囲で行われることを特徴とする半導体
    装置作製方法。
JP56191267A 1981-11-28 1981-11-28 半導体装置作製方法 Granted JPS5892217A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56191267A JPS5892217A (ja) 1981-11-28 1981-11-28 半導体装置作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56191267A JPS5892217A (ja) 1981-11-28 1981-11-28 半導体装置作製方法

Publications (2)

Publication Number Publication Date
JPS5892217A JPS5892217A (ja) 1983-06-01
JPH0341978B2 true JPH0341978B2 (ja) 1991-06-25

Family

ID=16271694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56191267A Granted JPS5892217A (ja) 1981-11-28 1981-11-28 半導体装置作製方法

Country Status (1)

Country Link
JP (1) JPS5892217A (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59115574A (ja) 1982-12-23 1984-07-04 Semiconductor Energy Lab Co Ltd 光電変換装置作製方法
US5468653A (en) * 1982-08-24 1995-11-21 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method of making the same
US6664566B1 (en) 1982-08-24 2003-12-16 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method of making the same
USRE37441E1 (en) 1982-08-24 2001-11-13 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device
US5391893A (en) * 1985-05-07 1995-02-21 Semicoductor Energy Laboratory Co., Ltd. Nonsingle crystal semiconductor and a semiconductor device using such semiconductor
JPH06105794B2 (ja) * 1983-10-18 1994-12-21 株式会社半導体エネルギー研究所 炭化珪素半導体作製方法
JPS59165468A (ja) * 1983-03-10 1984-09-18 Shin Etsu Chem Co Ltd 太陽電池用窓枠材の製造方法
JPS60130822A (ja) * 1983-12-19 1985-07-12 Semiconductor Energy Lab Co Ltd 発光半導体装置の作製方法
JPS60130821A (ja) * 1983-12-19 1985-07-12 Semiconductor Energy Lab Co Ltd 半導体装置作製方法
JPS60154521A (ja) * 1984-01-23 1985-08-14 Semiconductor Energy Lab Co Ltd 炭化珪素被膜作製方法
US4727044A (en) 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
US7038238B1 (en) 1985-05-07 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a non-single crystalline semiconductor layer
JPS62113482A (ja) * 1985-11-12 1987-05-25 Sanyo Electric Co Ltd 光起電力装置
US4845043A (en) * 1987-04-23 1989-07-04 Catalano Anthony W Method for fabricating photovoltaic device having improved short wavelength photoresponse
JPH01212478A (ja) * 1988-02-19 1989-08-25 Semiconductor Energy Lab Co Ltd 光電変換装置
KR950013784B1 (ko) * 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP2814161B2 (ja) 1992-04-28 1998-10-22 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置およびその駆動方法
US6693681B1 (en) 1992-04-28 2004-02-17 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
JP3571404B2 (ja) * 1995-03-03 2004-09-29 アネルバ株式会社 プラズマcvd装置及びその場クリーニング後処理方法
US5599732A (en) * 1995-08-21 1997-02-04 Northwestern University Method for growing III-V semiconductor films using a coated reaction chamber
US6020035A (en) 1996-10-29 2000-02-01 Applied Materials, Inc. Film to tie up loose fluorine in the chamber after a clean process
TW460943B (en) * 1997-06-11 2001-10-21 Applied Materials Inc Reduction of mobile ion and metal contamination in HDP-CVD chambers using chamber seasoning film depositions
US7109114B2 (en) 2004-05-07 2006-09-19 Applied Materials, Inc. HDP-CVD seasoning process for high power HDP-CVD gapfil to improve particle performance
KR101455304B1 (ko) 2007-10-05 2014-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막트랜지스터, 및 박막트랜지스터를 가지는 표시장치, 및그들의 제작방법
JP5311957B2 (ja) 2007-10-23 2013-10-09 株式会社半導体エネルギー研究所 表示装置及びその作製方法
JP5311955B2 (ja) 2007-11-01 2013-10-09 株式会社半導体エネルギー研究所 表示装置の作製方法
KR101523353B1 (ko) 2007-12-03 2015-05-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막트랜지스터 및 반도체 장치
TWI481029B (zh) 2007-12-03 2015-04-11 半導體能源研究所股份有限公司 半導體裝置
EP2073255B1 (en) 2007-12-21 2016-08-10 Semiconductor Energy Laboratory Co., Ltd. Diode and display device comprising the diode
WO2009128522A1 (en) 2008-04-18 2009-10-22 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method for manufacturing the same
US8138032B2 (en) 2008-04-18 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor having microcrystalline semiconductor film
JP5416460B2 (ja) 2008-04-18 2014-02-12 株式会社半導体エネルギー研究所 薄膜トランジスタおよび薄膜トランジスタの作製方法
US8053294B2 (en) 2008-04-21 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor by controlling generation of crystal nuclei of microcrystalline semiconductor film
JP5542364B2 (ja) 2008-04-25 2014-07-09 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
EP2291856A4 (en) 2008-06-27 2015-09-23 Semiconductor Energy Lab THIN FILM TRANSISTOR
US8283667B2 (en) 2008-09-05 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
JP5498762B2 (ja) 2008-11-17 2014-05-21 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
WO2010103906A1 (en) 2009-03-09 2010-09-16 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
JP5888802B2 (ja) 2009-05-28 2016-03-22 株式会社半導体エネルギー研究所 トランジスタを有する装置
TWI538218B (zh) 2010-09-14 2016-06-11 半導體能源研究所股份有限公司 薄膜電晶體
US8338240B2 (en) 2010-10-01 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing transistor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55138237A (en) * 1979-04-13 1980-10-28 Fujitsu Ltd Manufacture of semiconductor device
JPS55154781A (en) * 1979-05-22 1980-12-02 Shunpei Yamazaki Semiconductor device

Also Published As

Publication number Publication date
JPS5892217A (ja) 1983-06-01

Similar Documents

Publication Publication Date Title
JPH0341978B2 (ja)
JPH0512850B2 (ja)
CN101842875A (zh) 在沉积处理间实施的等离子处理
CN101836299A (zh) 用于薄膜太阳能应用的微晶硅沉积
JPH0143449B2 (ja)
JPH02119126A (ja) 半導体装置作製方法
JP2802747B2 (ja) プラズマ処理方法
US4766091A (en) Method for producing an electronic device having a multi-layer structure
JP2805611B2 (ja) 被膜作製方法
JPH0620975A (ja) 炭素膜作製方法
JP2573108B2 (ja) プラズマ処理方法
JPH08195348A (ja) 半導体装置製造装置
JPH0332210B2 (ja)
JPS5952833A (ja) プラズマ気相反応装置
JP3126176B2 (ja) 半導体薄膜
JPS5864023A (ja) プラズマ気相法
JPH0332209B2 (ja)
JPS61189625A (ja) 堆積膜形成法
JPH0519833B2 (ja)
JPS6189624A (ja) 堆積膜形成法
JPS6188514A (ja) 堆積膜形成法
JPH01278782A (ja) 光起電力素子の製造方法
JPS62219970A (ja) 薄膜半導体素子の製造方法
JPS61102027A (ja) 堆積膜形成法
JPS61183924A (ja) 堆積膜形成法