JPS5892218A - 半導体装置作製方法 - Google Patents
半導体装置作製方法Info
- Publication number
- JPS5892218A JPS5892218A JP56191268A JP19126881A JPS5892218A JP S5892218 A JPS5892218 A JP S5892218A JP 56191268 A JP56191268 A JP 56191268A JP 19126881 A JP19126881 A JP 19126881A JP S5892218 A JPS5892218 A JP S5892218A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- type
- semiconductor layer
- reaction
- manufacture
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3408—Silicon carbide
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
Landscapes
- Photovoltaic Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はプラズマ気相法によシ、再現性、特性のよい半
導体装置を作製する方法に関する。
導体装置を作製する方法に関する。
本発明はプラズマ気相法によシ反応炉内に設けられた基
板上にP型およびN型の半導体層を有する第1の半導体
装置を形成した後、この半導体装置のNまたはP型不純
物が次に作られるPまたはN型の半導体層中に反応装置
の内壁まため、この各工程の間に前回作られた半導体層
上に真性または実質的に真性(以下1層という)のコー
ティング用の被膜を形成する工程(この場合は次の工程
の最初に作られる被膜歳irシコーティングしてもよい
)Kよシ実質的に過去の履歴を除去してしまうことを目
的としている〇さらKまたは前回作られた半導体層のう
ち、反応装置の内壁、基板のホルダー等の表面に付着し
たものをay等の反応性気体をプラズマ化するととKよ
シ除去してしまう工程を設けることを目的とする。
板上にP型およびN型の半導体層を有する第1の半導体
装置を形成した後、この半導体装置のNまたはP型不純
物が次に作られるPまたはN型の半導体層中に反応装置
の内壁まため、この各工程の間に前回作られた半導体層
上に真性または実質的に真性(以下1層という)のコー
ティング用の被膜を形成する工程(この場合は次の工程
の最初に作られる被膜歳irシコーティングしてもよい
)Kよシ実質的に過去の履歴を除去してしまうことを目
的としている〇さらKまたは前回作られた半導体層のう
ち、反応装置の内壁、基板のホルダー等の表面に付着し
たものをay等の反応性気体をプラズマ化するととKよ
シ除去してしまう工程を設けることを目的とする。
もきわめてすぐれたものとすることがで話るという特徴
を有する。
を有する。
また本発明は反応炉内に設けられた基板上に少くともひ
とつの接合特にP工層、P工、N工またはPN接合を有
する半導体装置において、反応炉の内壁特にプラズマ原
子または反応性気体が衝突する内壁よシネ細物特に酸素
、アルカリ金属原子が放出されることを防ぐため、これ
らの表面にあらかじめ真性または実質的に真性の半導体
層例えば非単結晶珪素を形成することを目的としている
。
とつの接合特にP工層、P工、N工またはPN接合を有
する半導体装置において、反応炉の内壁特にプラズマ原
子または反応性気体が衝突する内壁よシネ細物特に酸素
、アルカリ金属原子が放出されることを防ぐため、これ
らの表面にあらかじめ真性または実質的に真性の半導体
層例えば非単結晶珪素を形成することを目的としている
。
本発明はこれらの実質的に除去するためのコーティング
によシ再放出を防ぐため、半導体層を半導体装置の作製
に必要な電磁エネルギの出力Po例えば5〜100W、
i度To例えば200〜320°Cに対し、PO−10
W(但し最低5wとする)〜P。
によシ再放出を防ぐため、半導体層を半導体装置の作製
に必要な電磁エネルギの出力Po例えば5〜100W、
i度To例えば200〜320°Cに対し、PO−10
W(但し最低5wとする)〜P。
+30Wの範囲、またTo−50’0−To+50@O
特に好ましくけPo、 Toと同じまたは概略同じ条件
にて作製し、0.2〜1μの厚さに形成せしめることを
特徴としている。
特に好ましくけPo、 Toと同じまたは概略同じ条件
にて作製し、0.2〜1μの厚さに形成せしめることを
特徴としている。
従来プラズマCVD法に関しては、ひとつの反応炉にて
PIN接合等を有する半導体装置の作製が行なわれてい
た0しかしこの接合を〈シがえし行なうと、全くわけの
わからない劣化、バラツキに悩まされてしまい、半導体
装置としての信頼性に不適当なものしかできなかった。
PIN接合等を有する半導体装置の作製が行なわれてい
た0しかしこの接合を〈シがえし行なうと、全くわけの
わからない劣化、バラツキに悩まされてしまい、半導体
装置としての信頼性に不適当なものしかできなかった。
この原因を調べた結果、仁の最大の原因は、反応炉内に
付着している酸素、アルカリ金属が半導体層中に混入し
て、電気伝導度の低下をもたらすものであり、酸素にあ
ってはlPPMの混入であっても、暗示導度IC1’
(、i c m)を1M (rLc m5’と1/10
0Kまで下げてしまってに走。
付着している酸素、アルカリ金属が半導体層中に混入し
て、電気伝導度の低下をもたらすものであり、酸素にあ
ってはlPPMの混入であっても、暗示導度IC1’
(、i c m)を1M (rLc m5’と1/10
0Kまで下げてしまってに走。
またアルカリ金属にあっても、5PPMの混入において
、P型、I型の伝導度の低下また透明導電膜の伝導度の
低下をもたらしてしまった。
、P型、I型の伝導度の低下また透明導電膜の伝導度の
低下をもたらしてしまった。
これらの混入を防ぐため、反応炉の内壁また基板のホル
ダー(ボートともいう)の特にプラズマによる反応性気
体にスパッタされる部分に対して、あらかじめ半導体層
を0.2〜2μの厚さに形成させ、コーティングしてし
まうことがきわめて重要であった。さらに再現性特性劣
化に対しては、ひとつの半導体装置の作製に対し、その
最後の工程がKまたはP型半導体層を作シまた次の最初
の工程にPまたはN型の半導体層を作ろうとした時、1
0〜10 c m’の濃度に最初の不純物例えばリンが
P型半導体層中に混入してしまう。このためP型半導体
層は例えば10〜10amの濃度にホウ素を添加してP
型層としてもその電気伝導度はリンの混入によシ再結合
中心が増加するためきわめて特性が悪く、混入がない場
合1d〜16′(ACm)Iに対し、10−xl O”
(AOm)’と1/100〜1/10001.か得ら
れなかつ友。
ダー(ボートともいう)の特にプラズマによる反応性気
体にスパッタされる部分に対して、あらかじめ半導体層
を0.2〜2μの厚さに形成させ、コーティングしてし
まうことがきわめて重要であった。さらに再現性特性劣
化に対しては、ひとつの半導体装置の作製に対し、その
最後の工程がKまたはP型半導体層を作シまた次の最初
の工程にPまたはN型の半導体層を作ろうとした時、1
0〜10 c m’の濃度に最初の不純物例えばリンが
P型半導体層中に混入してしまう。このためP型半導体
層は例えば10〜10amの濃度にホウ素を添加してP
型層としてもその電気伝導度はリンの混入によシ再結合
中心が増加するためきわめて特性が悪く、混入がない場
合1d〜16′(ACm)Iに対し、10−xl O”
(AOm)’と1/100〜1/10001.か得ら
れなかつ友。
このためPIN型光電変換装置においては2〜4%の効
率を各ランごとのバラツキを±200チも有して得られ
たにすぎず好ましくなかっ九〇しかし本発明方法にあっ
ては、8〜10%の約3〜5倍の高い変換効率を得るこ
とができるようになった。
率を各ランごとのバラツキを±200チも有して得られ
たにすぎず好ましくなかっ九〇しかし本発明方法にあっ
ては、8〜10%の約3〜5倍の高い変換効率を得るこ
とができるようになった。
またこの不純物酸素ドーピングの効果を少くするため、
本発明人の出願になる特許願 半導体装置作製方法 5
6−55608(態表示53−15288’/昭和53
年12月10日出願)が知られている。これは例えばP
工N半導体装置を作ろうとする時、各P層、1層、N層
をそれぞれ独立の反応炉を作シ、基板をその層間を移動
せしめることによシ行わんとするものである。この方法
にあっては、本発明と同じ対策を持つことができ、きわ
めて好ましい電気的特性を得ることができる。しかしそ
の場合、装置はひとつの室の方式の3倍であシ、製造コ
ストが2.5〜3倍も高価になってしまう。さらに多量
生産向きでない等の欠点を有していた。
本発明人の出願になる特許願 半導体装置作製方法 5
6−55608(態表示53−15288’/昭和53
年12月10日出願)が知られている。これは例えばP
工N半導体装置を作ろうとする時、各P層、1層、N層
をそれぞれ独立の反応炉を作シ、基板をその層間を移動
せしめることによシ行わんとするものである。この方法
にあっては、本発明と同じ対策を持つことができ、きわ
めて好ましい電気的特性を得ることができる。しかしそ
の場合、装置はひとつの室の方式の3倍であシ、製造コ
ストが2.5〜3倍も高価になってしまう。さらに多量
生産向きでない等の欠点を有していた。
本発明けかかる反応デルτおいて、特に横型の反応炉に
おいて特に有効である。また多量に基板上に半導体装置
を特徴とする特に有効であり、半導体装置ひとつあたシ
の装置の減価償却を含めて、製造コストをたて型反応炉
の1/100にできるという大きな特徴を有している。
おいて特に有効である。また多量に基板上に半導体装置
を特徴とする特に有効であり、半導体装置ひとつあたシ
の装置の減価償却を含めて、製造コストをたて型反応炉
の1/100にできるという大きな特徴を有している。
すなわち本発明はかかる多量生産用に横型に配置された
反応炉または反応筒(10〜30 c us、長さ1〜
5m)を用いる方法を中心として記す。
反応炉または反応筒(10〜30 c us、長さ1〜
5m)を用いる方法を中心として記す。
かかる反応筒の外側に一対の反応性気体をプラズマ化す
る電磁エネルギ供給用の電極と該電極の外側にこの反応
筒および電極を囲んで加熱装置とを具備し、この反応炉
内を炉方向に反応性気体を流し、この気体の流れにそっ
て基板を配置せしめ九ものである。
る電磁エネルギ供給用の電極と該電極の外側にこの反応
筒および電極を囲んで加熱装置とを具備し、この反応炉
内を炉方向に反応性気体を流し、この気体の流れにそっ
て基板を配置せしめ九ものである。
さらにかかる装置内に一対の電極によ多発生する電磁界
に垂直または平行に基板を配置し、これを複数段または
樋数列配置して2〜20c♂の基板例、えば10 c
m’の基板を20段20列計400まいの被形成面上に
一度に被膜特に珪素、炭素炭化珪素または珪化ゲルマニ
ューム、ゲルマニューム鼓膜すなわち4価の元素を中心
とした半導体膜を形成せしめることを中心として記す。
に垂直または平行に基板を配置し、これを複数段または
樋数列配置して2〜20c♂の基板例、えば10 c
m’の基板を20段20列計400まいの被形成面上に
一度に被膜特に珪素、炭素炭化珪素または珪化ゲルマニ
ューム、ゲルマニューム鼓膜すなわち4価の元素を中心
とした半導体膜を形成せしめることを中心として記す。
本発明は炭素−珪素結合を有する水素化物またはハロゲ
ン化物(炭化珪化物気体)よりなる反応性気体、シラン
(stnu n 1)の如き珪化物気体またはアセチ
レン等の炭化水素を用いて被形成面上に非単結晶の炭化
珪素、珪素または炭素を主成分とする被膜を0.05〜
1tOrrの反応炉圧力で100〜400°Cの温度で
形成せしめるプラズマ気相法にj′、1する。
ン化物(炭化珪化物気体)よりなる反応性気体、シラン
(stnu n 1)の如き珪化物気体またはアセチ
レン等の炭化水素を用いて被形成面上に非単結晶の炭化
珪素、珪素または炭素を主成分とする被膜を0.05〜
1tOrrの反応炉圧力で100〜400°Cの温度で
形成せしめるプラズマ気相法にj′、1する。
本発明はさらにかかる反応性気体に膳価の不純物である
B、 AI、 Ga、Inを含む不純物気体例えばジボ
ラン(B局、V価の不純物を含む不純物気体例えばフオ
スヒン(pa)またはアルシン(A s H,)を漸次
添加して被形成面を有する基板上に密接してP型層、さ
らに工型層およびN型層をP工Nの順序に−C積層形成
せしめ、これをくシかえし、安定して作製することを目
的としている。さらに本発明はプラズマ化する電磁エネ
ルギのパワーによシ、アモルファス構造の半導体(ム8
という)、5〜100ムの大きさの微結晶性を有するセ
ミアモルファス(半非晶質、以]8A8という)を九は
5〜200Aの大きさのマイクロポリクリスタル(微多
結晶、以下PCという)の構造を有する半導体の如き非
単結晶半導体層を作製せんとするものである。さらrc
強い電磁エネルギを与える場合、基板表面ではスパッタ
ーされた電気的に欠陥だらけのアモルファス構造tζな
シやすい0かかる欠陥構造をなくすため、基板は互いに
10w40mm代表的には20〜25mm離間し、プラ
ズマ反応に200〜500Wという高いエネルギが必要
な場合であっても、被形成面上にはこのスビーシスの実
質的なプラズマエネルギを得る距離を基板間の距離で制
御し、実質的に2〜aOWという弱いパワーで被膜化せ
しめると同等の特性を有せしめたことを特徴とする。
B、 AI、 Ga、Inを含む不純物気体例えばジボ
ラン(B局、V価の不純物を含む不純物気体例えばフオ
スヒン(pa)またはアルシン(A s H,)を漸次
添加して被形成面を有する基板上に密接してP型層、さ
らに工型層およびN型層をP工Nの順序に−C積層形成
せしめ、これをくシかえし、安定して作製することを目
的としている。さらに本発明はプラズマ化する電磁エネ
ルギのパワーによシ、アモルファス構造の半導体(ム8
という)、5〜100ムの大きさの微結晶性を有するセ
ミアモルファス(半非晶質、以]8A8という)を九は
5〜200Aの大きさのマイクロポリクリスタル(微多
結晶、以下PCという)の構造を有する半導体の如き非
単結晶半導体層を作製せんとするものである。さらrc
強い電磁エネルギを与える場合、基板表面ではスパッタ
ーされた電気的に欠陥だらけのアモルファス構造tζな
シやすい0かかる欠陥構造をなくすため、基板は互いに
10w40mm代表的には20〜25mm離間し、プラ
ズマ反応に200〜500Wという高いエネルギが必要
な場合であっても、被形成面上にはこのスビーシスの実
質的なプラズマエネルギを得る距離を基板間の距離で制
御し、実質的に2〜aOWという弱いパワーで被膜化せ
しめると同等の特性を有せしめたことを特徴とする。
このため本発明においては、その出発物質である反応性
気体に炭化珪素(8iXO/−X Oα〈1)を作ろう
とした場合、炭素−珪素結合を有する材料を用い友。す
なわち炭素−珪素結合を有する水素化物またはノ・ロゲ
ン化物例えばテトラエチルシラン(al(c砧)弾K
TMEIという)、テトラエチルシラン(s 1(a、
Q) 、 s 1(oQ xo1*t(Is x= 3
)Si(CQX111tχ1’−xε3)等の反応性気
体を用いて反応生成物中に81−0結合を得やすくして
いる。
気体に炭化珪素(8iXO/−X Oα〈1)を作ろう
とした場合、炭素−珪素結合を有する材料を用い友。す
なわち炭素−珪素結合を有する水素化物またはノ・ロゲ
ン化物例えばテトラエチルシラン(al(c砧)弾K
TMEIという)、テトラエチルシラン(s 1(a、
Q) 、 s 1(oQ xo1*t(Is x= 3
)Si(CQX111tχ1’−xε3)等の反応性気
体を用いて反応生成物中に81−0結合を得やすくして
いる。
また珪素を主成分とする被膜を得ようとする時は81n
Ht−、Cn2N)のシラン、81F9またはこれらの
混合気体を用いた。炭素を得ようとする時は、アセチレ
ン(0、幻またはエチレン(0鳥を主として用いた。こ
うすることによシ、珪素(S 1> 、炭【珪素(El
i x 07−、 O<x< 1)または炭素(0)
(これらを合わせるとs 1x 0r−r (o≦X≦
1)と示すことができるため、以下炭化珪素という時は
81XC,、(OtX41)を意味するものとする)を
作製する。
Ht−、Cn2N)のシラン、81F9またはこれらの
混合気体を用いた。炭素を得ようとする時は、アセチレ
ン(0、幻またはエチレン(0鳥を主として用いた。こ
うすることによシ、珪素(S 1> 、炭【珪素(El
i x 07−、 O<x< 1)または炭素(0)
(これらを合わせるとs 1x 0r−r (o≦X≦
1)と示すことができるため、以下炭化珪素という時は
81XC,、(OtX41)を意味するものとする)を
作製する。
さらにここに璽価または7価の不純物を添加して被形成
面よりP型、1型(真性またはオートドーピング等を含
む人為的に不純物を添加しない実質的に真性)さらKN
型の半導体または半絶縁体を作製した。
面よりP型、1型(真性またはオートドーピング等を含
む人為的に不純物を添加しない実質的に真性)さらKN
型の半導体または半絶縁体を作製した。
さらにかかる反応性気体を用いると、反応炉を1気圧以
下特に0.01〜10tOrr、代表的には0.3〜O
,5torrの圧力下にて50W以下の電磁エネルギに
おいても、例えば0.01〜100MHz特K !SO
OICHg tたは13.56MHzにおいて被膜を形
成することが可能である。即ち低エネルギプラズマ、O
VD装置とすることができた。
下特に0.01〜10tOrr、代表的には0.3〜O
,5torrの圧力下にて50W以下の電磁エネルギに
おいても、例えば0.01〜100MHz特K !SO
OICHg tたは13.56MHzにおいて被膜を形
成することが可能である。即ち低エネルギプラズマ、O
VD装置とすることができた。
サラWc5o〜600Wという高エネルギプラズマ雰囲
気とすると、形成された炭化珪素は微結晶化し、その結
果P型またはN型において、ホウ素またはリンを0.1
〜5%(ここでは(BHまたはPIE) / (炭化物
気体または炭化珪化物気体+珪化物気体)の比をパーセ
ントで示す)添加した場合、低エネルギでは電気伝導度
は10〜1o←cm)′であったものが10〜10(、
nam)’と約千倍にまで高めることができた。
気とすると、形成された炭化珪素は微結晶化し、その結
果P型またはN型において、ホウ素またはリンを0.1
〜5%(ここでは(BHまたはPIE) / (炭化物
気体または炭化珪化物気体+珪化物気体)の比をパーセ
ントで示す)添加した場合、低エネルギでは電気伝導度
は10〜1o←cm)′であったものが10〜10(、
nam)’と約千倍にまで高めることができた。
さらKこの高エネルギ法を用いて得られた炭化珪素は5
〜200Aの大きさの微結晶構造を有するいわゆる日ム
B構造を有せしめることができた。
〜200Aの大きさの微結晶構造を有するいわゆる日ム
B構造を有せしめることができた。
かかるBARにおいて、そのPまたはN型の不純物のア
クセプタまたはドナーとなるイオン化率を91〜100
チを有し、添加した不純物のすべてを活性化することが
できた。
クセプタまたはドナーとなるイオン化率を91〜100
チを有し、添加した不純物のすべてを活性化することが
できた。
以下に図面に従って本発明のプラズマ気相法を説明する
。
。
第1図は本発明を用いたプラズマ0VD装置の概要を示
す。
す。
第1図において被形成面を有する基板(1)は角型の石
英ホルダーにて保持され、図面では1段2列計14まい
の構成をさせている。基板およびホルダーは反応炉の前
方の別室−に入口(3o)よシ予め設置され、パルプ(
32)ロータリーポンプ(33)によシ真空びきがなさ
れる。さらに開閉とびら(3荀を開けて、反応炉内に自
動送シ装置によシ導入され、さらにミキサー用混合板(
3ツも同時配置される。これらは反応炉、別室ともに真
空状態においてなされ、反応炉内に酸素(空気)が少し
でも混入しないように務めた。
英ホルダーにて保持され、図面では1段2列計14まい
の構成をさせている。基板およびホルダーは反応炉の前
方の別室−に入口(3o)よシ予め設置され、パルプ(
32)ロータリーポンプ(33)によシ真空びきがなさ
れる。さらに開閉とびら(3荀を開けて、反応炉内に自
動送シ装置によシ導入され、さらにミキサー用混合板(
3ツも同時配置される。これらは反応炉、別室ともに真
空状態においてなされ、反応炉内に酸素(空気)が少し
でも混入しないように務めた。
さらに開閉とびら(34)を閉じたことによシ、図面の
如く電極(9)、Cl0)の間に基板が配置された0各
基板はNo〜40mm代表的には20〜25mmの間か
くをおいて配列されておシ、このホルダーによる反応性
気体は反応炉(ハ)の前方にミキサ(8)を設は層流と
し、さらにこれらの反応性気体が基板の間の空隙に均一
に注入するように設けである。被形成面は基板の下面ま
たは互いに裏面を重ね合わせて垂直に配置された側面で
ある。
如く電極(9)、Cl0)の間に基板が配置された0各
基板はNo〜40mm代表的には20〜25mmの間か
くをおいて配列されておシ、このホルダーによる反応性
気体は反応炉(ハ)の前方にミキサ(8)を設は層流と
し、さらにこれらの反応性気体が基板の間の空隙に均一
に注入するように設けである。被形成面は基板の下面ま
たは互いに裏面を重ね合わせて垂直に配置された側面で
ある。
また図面は反応系を上方よシながめた構造を示したもの
であシ、基板(1)は互いに裏面を合わせて垂直に配置
させている0かくの如く重力を利用してフレイクを下部
に除去することは、量産歩留りを考慮する時きわめて重
要である。さらにこの基板(荀を折入させた反応炉(2
)には、この基板に垂直または平行(特に平行にすると
被膜の均一性が得やすい)に電磁エネルギの電界が第2
図■または(B)特K CB)の如くに加わるように一
対の電極(9)ρO)を上下または左右に配置して設け
た0との電極の外側に電気炉(6)が設けられておシ、
基板(1)が100−400°C代表的には300°C
に加熱されている。
であシ、基板(1)は互いに裏面を合わせて垂直に配置
させている0かくの如く重力を利用してフレイクを下部
に除去することは、量産歩留りを考慮する時きわめて重
要である。さらにこの基板(荀を折入させた反応炉(2
)には、この基板に垂直または平行(特に平行にすると
被膜の均一性が得やすい)に電磁エネルギの電界が第2
図■または(B)特K CB)の如くに加わるように一
対の電極(9)ρO)を上下または左右に配置して設け
た0との電極の外側に電気炉(6)が設けられておシ、
基板(1)が100−400°C代表的には300°C
に加熱されている。
反応性気体は水素またはへリュームのキャリアガス例え
ばヘリュームを(至)よシ、璽価の不純物である。&≦
にセ一/◇◆より、7価の不純物であるフオスヒンを(
l→よシ、■価の添加物である珪化物気体のシランを0
時より導入した。
ばヘリュームを(至)よシ、璽価の不純物である。&≦
にセ一/◇◆より、7価の不純物であるフオスヒンを(
l→よシ、■価の添加物である珪化物気体のシランを0
時より導入した。
また炭素−珪素結合を有する反応性気体TM8(至)を
用いると、初期状態で液体であるためステンレス容器Q
υに保存される。この容器は電子恒温層(イ)により所
定の温度に制御されている。
用いると、初期状態で液体であるためステンレス容器Q
υに保存される。この容器は電子恒温層(イ)により所
定の温度に制御されている。
このTM8は沸点が2660であり、p−タリーポンプ
0′4をパルプ(1カをへて排気させ、反応炉内を0.
01〜1OtOrr特に0.02〜0.4torrに保
持させた。こうすることによシ、1気圧よシ低い圧力に
よシ結果として特に加熱しなくても7M8を気化させる
ことができる。この気化した7M8を1oo−の濃度で
流量計を介して反応炉に導入することは、従来の如く容
器学力をバブルして反応性気体を放出するやυ方に比較
して、その流量制御が精度よく可能でちゃ、技術上重要
であるO 実用上流量計がつまった場合、図面において(ハ)よシ
ヘリエームを導入した。
0′4をパルプ(1カをへて排気させ、反応炉内を0.
01〜1OtOrr特に0.02〜0.4torrに保
持させた。こうすることによシ、1気圧よシ低い圧力に
よシ結果として特に加熱しなくても7M8を気化させる
ことができる。この気化した7M8を1oo−の濃度で
流量計を介して反応炉に導入することは、従来の如く容
器学力をバブルして反応性気体を放出するやυ方に比較
して、その流量制御が精度よく可能でちゃ、技術上重要
であるO 実用上流量計がつまった場合、図面において(ハ)よシ
ヘリエームを導入した。
また反応筒01またはホルダー(2)の内壁または表面
に付着した反応生成物を除去する場合は卯よル01.ま
たはOF、+ O,(2〜6チ)を導入し、電磁エネル
ギを加えてフッ素ラジカルを発生させて気相エツチング
をして除去した。
に付着した反応生成物を除去する場合は卯よル01.ま
たはOF、+ O,(2〜6チ)を導入し、電磁エネル
ギを加えてフッ素ラジカルを発生させて気相エツチング
をして除去した。
さらにこのプラズマ放電においては、反応性気体が混合
室(8)をへて混合された後、励起室(ハ)において分
解または反応をおこさしめ、反応生成物を基板上に形成
する空間反応を主として用い九。電磁エネルギは電源(
4)よシ直流または高周波を主として用いた。
室(8)をへて混合された後、励起室(ハ)において分
解または反応をおこさしめ、反応生成物を基板上に形成
する空間反応を主として用い九。電磁エネルギは電源(
4)よシ直流または高周波を主として用いた。
このようにして被形成面上に炭化珪素被膜を形成した。
例えば基板温度300”O,高周波エネルギの出力26
W1 シランまたはテM850cc、イ分キャリアガス
としてのHe 250ecZ分とした。
W1 シランまたはテM850cc、イ分キャリアガス
としてのHe 250ecZ分とした。
(反応性気体/He)5において160ム/分の被膜成
長速度を得ることができた。
長速度を得ることができた。
さらにこの被膜形成には、FIN接合、pH接合、P工
、Nx接合、P工NP111接合等をその必要な厚さに
必要な反応生成物を基板上に漸次積層して形成させた。
、Nx接合、P工NP111接合等をその必要な厚さに
必要な反応生成物を基板上に漸次積層して形成させた。
このようにして被形成面上に被膜を形成させ倫
てしまった後、反応 を反応筒よシ十分にパージし
た後、開閉とびら(34)を開け、ミキサ用混合板(3
5) 、ジグ(3)上の基板を別室−に自動引出し管に
よシ反応筒および別室をともに真空(0,(ltorr
以下)Kして移動させた。さらに開閉とびら(34)を
閉じた後、別室に(31)よりパルプを開けて空気を充
填し大気圧とした後、外部にジグおよび被膜の形成され
た基板をとル出したO 以上の実施例よシ明らかな如く、本発明は反応性気体を
ミキサ(8)にて混合した後、排気口(6)1層状(き
りpにはプラズマ化された状態ではランダム運動をして
いた)K流し1この流れに平行に基板を配置して被形成
面上にその膜厚が±5%以内のパラツキで0.1〜3μ
の厚さに被膜を形成せしめたことを特徴としているOさ
らにこの際プラズマをグロー放軍法を利用しておこさせ
るが、その電極を反応筒の外側に配置せしめ、多量の基
板に均一にプラズマがおこるようにしたことを特徴とし
ている01+被膜の形成に際し、図面の如く1段2列で
はなく、20段20列の如く反応筒を長くする場合、0
.4’tOrrではなくさらKO02,0,1,0、0
5torrとよシ低圧にすることが、その膜質の均−性
特に最前列と最後列との均一性を得しめる上に重要であ
る0 またこの反応筒内に酸素等の制御できない酸化物気体の
混入を防ぐため、別室を設け、この別室を介して大気中
での作業と結合せしめたことけ、得られた被膜の特性の
再現性を得るのにきわめて重要であった。
た後、開閉とびら(34)を開け、ミキサ用混合板(3
5) 、ジグ(3)上の基板を別室−に自動引出し管に
よシ反応筒および別室をともに真空(0,(ltorr
以下)Kして移動させた。さらに開閉とびら(34)を
閉じた後、別室に(31)よりパルプを開けて空気を充
填し大気圧とした後、外部にジグおよび被膜の形成され
た基板をとル出したO 以上の実施例よシ明らかな如く、本発明は反応性気体を
ミキサ(8)にて混合した後、排気口(6)1層状(き
りpにはプラズマ化された状態ではランダム運動をして
いた)K流し1この流れに平行に基板を配置して被形成
面上にその膜厚が±5%以内のパラツキで0.1〜3μ
の厚さに被膜を形成せしめたことを特徴としているOさ
らにこの際プラズマをグロー放軍法を利用しておこさせ
るが、その電極を反応筒の外側に配置せしめ、多量の基
板に均一にプラズマがおこるようにしたことを特徴とし
ている01+被膜の形成に際し、図面の如く1段2列で
はなく、20段20列の如く反応筒を長くする場合、0
.4’tOrrではなくさらKO02,0,1,0、0
5torrとよシ低圧にすることが、その膜質の均−性
特に最前列と最後列との均一性を得しめる上に重要であ
る0 またこの反応筒内に酸素等の制御できない酸化物気体の
混入を防ぐため、別室を設け、この別室を介して大気中
での作業と結合せしめたことけ、得られた被膜の特性の
再現性を得るのにきわめて重要であった。
第2図は第1図の図面における排気口(6)方向よシみ
た基板(1)の配置と電極<9)、(1のとの関係を示
す。図面において体)は基板を水平、電極(9号(10
)による電磁界を水平方向に配置したもので、この場合
一度に導入できる基板の枚数をふやすことができる。
た基板(1)の配置と電極<9)、(1のとの関係を示
す。図面において体)は基板を水平、電極(9号(10
)による電磁界を水平方向に配置したもので、この場合
一度に導入できる基板の枚数をふやすことができる。
第2図CB)は電極(鴨(10)による電磁界、基板側
)ともに垂直にしたもので、基板の配置数が(4)の2
倍になる。
)ともに垂直にしたもので、基板の配置数が(4)の2
倍になる。
第3図は本発明の半導体装置作製方法の操作手順チャー
トを示したものである。
トを示したものである。
図面において0″である0りは反応炉の真空引によるO
、 oxtorr以下の保持を示す。さらにa1″の0
0)は本発明による反応炉または反応筒およびホルダー
に珪素または炭化珪素のコーテイングを示す。
、 oxtorr以下の保持を示す。さらにa1″の0
0)は本発明による反応炉または反応筒およびホルダー
に珪素または炭化珪素のコーテイングを示す。
このコーティングはその詳細を示すと第3図(B)、(
0)である。第3図(9)は真空引(49)により0.
01torr以下KL、10〜30分保持した後、水素
を電磁エネルギによ#)0〜30分30〜50Wの出力
によりプラズマクリーニングを行ない、吸着、水分、酸
素を除去した。さらにその水素を除去した後、←)によ
りヘリュームを同時に30〜50Wの出力によシュ0〜
30分プラズマ化し、さらに表面の水素を除去した。こ
の水素プラズマ発生(5o)に対しては、水素中に1〜
5%の濃度でHoe、または01を添加して行なうと、
塩素ラジカルが同時に発生し、このラジカルが石英等ホ
ルダーの内側に存在しているナトリュームの如きアルカ
リ金騙をすい出す効果を有する。このためパックグラウ
ンドレベルでのナトリューム、水分、酸素の濃度を形成
された被膜中にて1ocm以下にすることができ、きわ
めて重要な前処理工程であった〇 この塩素を添加した場合、さらにこの壁面に残留吸着し
た塩素を除去するため(51)の不活性気体によるスパ
ッタリングによる除去も有効であった。
0)である。第3図(9)は真空引(49)により0.
01torr以下KL、10〜30分保持した後、水素
を電磁エネルギによ#)0〜30分30〜50Wの出力
によりプラズマクリーニングを行ない、吸着、水分、酸
素を除去した。さらにその水素を除去した後、←)によ
りヘリュームを同時に30〜50Wの出力によシュ0〜
30分プラズマ化し、さらに表面の水素を除去した。こ
の水素プラズマ発生(5o)に対しては、水素中に1〜
5%の濃度でHoe、または01を添加して行なうと、
塩素ラジカルが同時に発生し、このラジカルが石英等ホ
ルダーの内側に存在しているナトリュームの如きアルカ
リ金騙をすい出す効果を有する。このためパックグラウ
ンドレベルでのナトリューム、水分、酸素の濃度を形成
された被膜中にて1ocm以下にすることができ、きわ
めて重要な前処理工程であった〇 この塩素を添加した場合、さらにこの壁面に残留吸着し
た塩素を除去するため(51)の不活性気体によるスパ
ッタリングによる除去も有効であった。
この後これらの系を真空引した後、珪化物気体であるシ
ランまたは炭化珪素化物であるτMBを導入し、プラズ
マエネルギによシ分解して、0.1〜2μ代表的には0
.2〜0.5pの厚さに形成させた。これらの被膜形成
をさせる際、高い電磁エネルギが力ねわる領域すなわち
不純物が再放出されやすい領域に特に厚くつきゃすく、
二重に好ましい結果をもたらせた。
ランまたは炭化珪素化物であるτMBを導入し、プラズ
マエネルギによシ分解して、0.1〜2μ代表的には0
.2〜0.5pの厚さに形成させた。これらの被膜形成
をさせる際、高い電磁エネルギが力ねわる領域すなわち
不純物が再放出されやすい領域に特に厚くつきゃすく、
二重に好ましい結果をもたらせた。
かかる本発明の複雑な前処理工程を行わない場合であっ
ても、第3図(0) K示す如く真空引の後、珪素また
は炭化珪素を(52)において同様に0.1〜2μ形成
し、反応炉壁がらの酸素、アルカリ金稿の再放出を防ぐ
ことが有効でめった。
ても、第3図(0) K示す如く真空引の後、珪素また
は炭化珪素を(52)において同様に0.1〜2μ形成
し、反応炉壁がらの酸素、アルカリ金稿の再放出を防ぐ
ことが有効でめった。
また第3図(A) t、cおいては半導体装置の作製の
ため、基板のコーティング、系の真空引(4])さらに
PまたはN型半導体0作m(42)、工型半導体層の作
製(ai、y型半導体層の作製04)を行い、第1の半
導体装置を作製α8)シた。この半導体装置は前記した
p工、NX、 P工層、PN等の接合を少くとも1つ有
するディバイス設計仕kKよって作られなければならな
いことはいうまでもない。
ため、基板のコーティング、系の真空引(4])さらに
PまたはN型半導体0作m(42)、工型半導体層の作
製(ai、y型半導体層の作製04)を行い、第1の半
導体装置を作製α8)シた。この半導体装置は前記した
p工、NX、 P工層、PN等の接合を少くとも1つ有
するディバイス設計仕kKよって作られなければならな
いことはいうまでもない。
さらKこの後、この系に対し、反応炉のみまたけこの反
応炉とホルダーを挿入設置された反応系に対しく46)
K示す工型半導体層またはC2)に示す半導体層と同じ
半導体層のコーティングにワ にした。その詳細は第3図鴨(O入%(6)に示す。
応炉とホルダーを挿入設置された反応系に対しく46)
K示す工型半導体層またはC2)に示す半導体層と同じ
半導体層のコーティングにワ にした。その詳細は第3図鴨(O入%(6)に示す。
すなわち第3図φ)は前記しfCill h ILと同
じく真空引(49)水素プラズマ放電(5o)ヘリュー
ムプラズi処理(51)、)4f4ryのランの最初の
工程の半導体層を形成する工程(52)を有する。しか
しこの(50) (5])がすでに■での06)で行わ
れているため、一般には(0)の(52)での0.1〜
2μの厚さの半導体層の作製で十分であった。
じく真空引(49)水素プラズマ放電(5o)ヘリュー
ムプラズi処理(51)、)4f4ryのランの最初の
工程の半導体層を形成する工程(52)を有する。しか
しこの(50) (5])がすでに■での06)で行わ
れているため、一般には(0)の(52)での0.1〜
2μの厚さの半導体層の作製で十分であった。
t7’?この前の半導体装置の作製(4o)すなわち前
のランでの履歴をなくす九め、鮪(IOK示すプラズマ
エツチング工程を行ってもよい0すなわち第3図(B)
は真空引(49)OIFま九は01P+OQl’J5%
)を第1図でのα力より導入し、20分〜1時間プラズ
マエツチング(5■を行なった。さらに真空引をしてそ
の後C1アの残留物を除去するため水素プラズマ処理(
50)を10〜30分、さらにとの1層に0.05〜0
.5μの1型または次の工程の最初のランの半導体層(
42)と同様の導電型、成分簡単な方法としては(6)
に示す(4G)の真空引、プラズマエツチング(5段残
部吸着ガスの除去(6o)C程を行なった。
のランでの履歴をなくす九め、鮪(IOK示すプラズマ
エツチング工程を行ってもよい0すなわち第3図(B)
は真空引(49)OIFま九は01P+OQl’J5%
)を第1図でのα力より導入し、20分〜1時間プラズ
マエツチング(5■を行なった。さらに真空引をしてそ
の後C1アの残留物を除去するため水素プラズマ処理(
50)を10〜30分、さらにとの1層に0.05〜0
.5μの1型または次の工程の最初のランの半導体層(
42)と同様の導電型、成分簡単な方法としては(6)
に示す(4G)の真空引、プラズマエツチング(5段残
部吸着ガスの除去(6o)C程を行なった。
かくすることにより第1の半導体装置の作製(4B)の
最後工程c4)と次の工程(48)の最初の工程(42
)との間でPまたはN型の不純物が互いK(42)にて
混入する可能性を除去することができた。
最後工程c4)と次の工程(48)の最初の工程(42
)との間でPまたはN型の不純物が互いK(42)にて
混入する可能性を除去することができた。
また0荀での炭素、ゲル!二予−ム等の添加物を02)
Kて混入することも防ぐことができた。
Kて混入することも防ぐことができた。
かかる本発明の方法によりその効果を評価した結果を第
4図に示す0 第4図は本発明方法を用いて作られた光電変換装置の結
果である0この場合基板として金属例えばステンレス基
板または透光性基板であるガラス上にエテOを500〜
2000ム、さらにこの上に酸化スズまたは酸化アンチ
モンを100〜500ムの厚さに形成させた多重膜の電
極を有する基板を用いたOこの上KP型型化化珪素st
xc、、 O(X’−1)(例えばx* 0.3〜0.
5)を100〜300ムの厚さにまたこの1藺に真性ま
たは実質的に真性のムSまたは8ム8の珪素を0.4〜
0.′7μの厚さに、さらにこの上面KM型型化化珪素
sixo、−、oごXCX例えば!、0.3〜0.5)
を100〜300ムの厚さに形成さ、(1,(44)、
(42i)・・・に対応させた。
4図に示す0 第4図は本発明方法を用いて作られた光電変換装置の結
果である0この場合基板として金属例えばステンレス基
板または透光性基板であるガラス上にエテOを500〜
2000ム、さらにこの上に酸化スズまたは酸化アンチ
モンを100〜500ムの厚さに形成させた多重膜の電
極を有する基板を用いたOこの上KP型型化化珪素st
xc、、 O(X’−1)(例えばx* 0.3〜0.
5)を100〜300ムの厚さにまたこの1藺に真性ま
たは実質的に真性のムSまたは8ム8の珪素を0.4〜
0.′7μの厚さに、さらにこの上面KM型型化化珪素
sixo、−、oごXCX例えば!、0.3〜0.5)
を100〜300ムの厚さに形成さ、(1,(44)、
(42i)・・・に対応させた。
さらにこの後この工程にITOを600〜800ムの厚
さKまたはアルミニューム金属膜を真空蒸着法で形成し
て光電変換装置を作った。その変換効率を第4図(A)
に示す。
さKまたはアルミニューム金属膜を真空蒸着法で形成し
て光電変換装置を作った。その変換効率を第4図(A)
に示す。
xcmのセルの大きさでムM 1(l OOmW/c
j)の条件にて前処理00)をいれない場合Qυの3−
が、また前処理を行なうと00)の値が得られた。さら
に中間の06)の工程を加えることによるランL( (製造1〕鼻)のA14−の奪合(60)になシ全く加
えないと(6])が得られた。
j)の条件にて前処理00)をいれない場合Qυの3−
が、また前処理を行なうと00)の値が得られた。さら
に中間の06)の工程を加えることによるランL( (製造1〕鼻)のA14−の奪合(60)になシ全く加
えないと(6])が得られた。
(60)はその効率が11〜9チを得ることができるの
に対し、本発明方法を用いない場合1〜4チしがなかっ
た。
に対し、本発明方法を用いない場合1〜4チしがなかっ
た。
さらにこのセル面積をxooem”にすると、本発明方
法を用いると7〜9チの効率を得ることができるのに際
し、本発明方法を用いないと0〜391+であった。特
にダイオード特性がないものが30チ以上を有し、製造
不可能であり九。
法を用いると7〜9チの効率を得ることができるのに際
し、本発明方法を用いないと0〜391+であった。特
にダイオード特性がないものが30チ以上を有し、製造
不可能であり九。
第4図φ)は特に表面程にてP型の半導体を作る工程で
1型の珪素半導体を作った場合の電気伝導度の値を示す
。
1型の珪素半導体を作った場合の電気伝導度の値を示す
。
前工程でP型半導体を作シ、本発明方法の中間処理法の
前処理を行なわない時、ムM1の光照射による電気伝導
度が(65)である。暗伝導度(64)漣の場合セ1卜
ゐ一′またその値も10〜10で大きにパラツキがあっ
た0他方本発明の前処理を行なった場合、光示”導度Q
O)、暗伝導度(1d)力監得られた。まえ中間処理を
行なった時す伝導度(6つ、暗伝導度(63)が得られ
た0これらは本発明におけるドーピング効果防止がいか
に重要であるかを明確に示したものであるO 以上の説明より明らかな如く、本発明は同一反応筒を用
いて光電変換装置または発光素子のみならず、電界効果
半導体装置、フォトセンサアレー等の各種の半導体装置
を作製する上にきわめて重要な製造装置および製造方法
を提供したものであり、これにより従来たて型のプラズ
マ0マD装fllftcc1ocm′を4まい作ると同
じ時間で、100〜500まいの基板上に非単結晶半導
体膜を作ることができ、きわめて多量生産向きである。
前処理を行なわない時、ムM1の光照射による電気伝導
度が(65)である。暗伝導度(64)漣の場合セ1卜
ゐ一′またその値も10〜10で大きにパラツキがあっ
た0他方本発明の前処理を行なった場合、光示”導度Q
O)、暗伝導度(1d)力監得られた。まえ中間処理を
行なった時す伝導度(6つ、暗伝導度(63)が得られ
た0これらは本発明におけるドーピング効果防止がいか
に重要であるかを明確に示したものであるO 以上の説明より明らかな如く、本発明は同一反応筒を用
いて光電変換装置または発光素子のみならず、電界効果
半導体装置、フォトセンサアレー等の各種の半導体装置
を作製する上にきわめて重要な製造装置および製造方法
を提供したものであり、これにより従来たて型のプラズ
マ0マD装fllftcc1ocm′を4まい作ると同
じ時間で、100〜500まいの基板上に非単結晶半導
体膜を作ることができ、きわめて多量生産向きである。
さらに本発明の如き電極構造または基板の配置をするこ
とによfi、PIN構造を有する光電変換装置において
10チ以上の変換効率をくシかえし安定して得ることが
でき、その膜質においてもきわめてすぐれたものであっ
た。
とによfi、PIN構造を有する光電変換装置において
10チ以上の変換効率をくシかえし安定して得ることが
でき、その膜質においてもきわめてすぐれたものであっ
た。
本発明においては、炭化珪素φiXO+−KO(x41
)を中心として記した。しかし反応性気体をゲルマンを
用いると、5ixGe、−(0!−x(−りを得ること
力文でき、第1のP工N構造を珪素と炭化珪素によシさ
らに第2のP工N構造を珪素と珪化ゲルマニュームによ
りP工NPIN構造いわゆるタンデム構造を得ることも
可能である。
)を中心として記した。しかし反応性気体をゲルマンを
用いると、5ixGe、−(0!−x(−りを得ること
力文でき、第1のP工N構造を珪素と炭化珪素によシさ
らに第2のP工N構造を珪素と珪化ゲルマニュームによ
りP工NPIN構造いわゆるタンデム構造を得ることも
可能である。
本発明は第1図に示す横型のグラズマOVD装置を中心
として示した。しかしその電極の作シ方を誘電型とした
り、またアーク放電を利用するプラズマ0VD装置であ
っても本発明は有効である。またたて型、れ1偵型のペ
ルジャー型のプラズマ0VD装置であっても同様に本発
明方法を適用することができる。
として示した。しかしその電極の作シ方を誘電型とした
り、またアーク放電を利用するプラズマ0VD装置であ
っても本発明は有効である。またたて型、れ1偵型のペ
ルジャー型のプラズマ0VD装置であっても同様に本発
明方法を適用することができる。
【図面の簡単な説明】
第1図は本発明のプラズマ気相装置である。
第2図は第1図の一部を示す。
第S図は第1図の装置を用い、本発明方法のプラズマ気
相法を用いるチャートである。
相法を用いるチャートである。
Claims (1)
- 【特許請求の範囲】 1、 プラズマ気相法により反応炉内に設けられた基板
上に少くともひとつの接合を有する半導体装置を形成す
るに際し、前記反応炉の内壁または半導体層が形成され
る領域にあらかじめ真性または実質的に真性の半導体層
を形成することを特徴とする半導体装置作製方法。 2、特許請求の範囲第1項において、真性または実質的
に真性の半導体層は接合を有する半導体装置の作製に用
いられる電磁エネルギPoに対し、PO−10WA−P
O+30Wの範囲の電磁エネルギを加えて形成せしめる
ことを特徴とする半導体装置作製方法。 3、特許請求の範囲第1項において、真性または実質的
に真性の半導体層は接合を有す □る半導体装置を作製
することを特徴とする半導体装置作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56191268A JPS5892218A (ja) | 1981-11-28 | 1981-11-28 | 半導体装置作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56191268A JPS5892218A (ja) | 1981-11-28 | 1981-11-28 | 半導体装置作製方法 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1219302A Division JPH02119126A (ja) | 1989-08-25 | 1989-08-25 | 半導体装置作製方法 |
| JP3169305A Division JP2573108B2 (ja) | 1991-06-14 | 1991-06-14 | プラズマ処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5892218A true JPS5892218A (ja) | 1983-06-01 |
| JPH0512850B2 JPH0512850B2 (ja) | 1993-02-19 |
Family
ID=16271712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56191268A Granted JPS5892218A (ja) | 1981-11-28 | 1981-11-28 | 半導体装置作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5892218A (ja) |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61256625A (ja) * | 1985-05-08 | 1986-11-14 | Nippon Denso Co Ltd | 薄膜半導体素子の製造方法 |
| JPS63215037A (ja) * | 1987-03-04 | 1988-09-07 | Toshiba Corp | ケイ素系薄膜の製造方法 |
| JPH056877A (ja) * | 1991-06-14 | 1993-01-14 | Semiconductor Energy Lab Co Ltd | 炭素被膜のエツチング方法 |
| JPH0620975A (ja) * | 1992-09-11 | 1994-01-28 | Semiconductor Energy Lab Co Ltd | 炭素膜作製方法 |
| US5521400A (en) * | 1982-08-24 | 1996-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor photoelectrically sensitive device with low sodium concentration |
| US5599732A (en) * | 1995-08-21 | 1997-02-04 | Northwestern University | Method for growing III-V semiconductor films using a coated reaction chamber |
| US5632821A (en) * | 1995-03-03 | 1997-05-27 | Anelva Corporation | Post treatment method for in-situ cleaning |
| US6020035A (en) * | 1996-10-29 | 2000-02-01 | Applied Materials, Inc. | Film to tie up loose fluorine in the chamber after a clean process |
| US6028264A (en) * | 1982-08-24 | 2000-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor having low concentration of carbon |
| US6121161A (en) * | 1997-06-11 | 2000-09-19 | Applied Materials, Inc. | Reduction of mobile ion and metal contamination in HDP-CVD chambers using chamber seasoning film depositions |
| US6180991B1 (en) | 1982-12-23 | 2001-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor having low concentration of phosphorous |
| US6221701B1 (en) | 1984-05-18 | 2001-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect transistor and its manufacturing method |
| USRE37441E1 (en) | 1982-08-24 | 2001-11-13 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device |
| US6346716B1 (en) | 1982-12-23 | 2002-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor material having particular oxygen concentration and semiconductor device comprising the same |
| US6589868B2 (en) | 2001-02-08 | 2003-07-08 | Applied Materials, Inc. | Si seasoning to reduce particles, extend clean frequency, block mobile ions and increase chamber throughput |
| US6664566B1 (en) | 1982-08-24 | 2003-12-16 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and method of making the same |
| USRE38727E1 (en) | 1982-08-24 | 2005-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and method of making the same |
| US7038238B1 (en) | 1985-05-07 | 2006-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a non-single crystalline semiconductor layer |
| US7109114B2 (en) | 2004-05-07 | 2006-09-19 | Applied Materials, Inc. | HDP-CVD seasoning process for high power HDP-CVD gapfil to improve particle performance |
| US7465966B2 (en) | 2003-03-19 | 2008-12-16 | Semiconductor Energy Laboratory Co., Ltd. | Film formation method and manufacturing method of semiconductor device |
| WO2014050304A1 (ja) * | 2012-09-27 | 2014-04-03 | 三洋電機株式会社 | 光電変換素子とその製造方法 |
-
1981
- 1981-11-28 JP JP56191268A patent/JPS5892218A/ja active Granted
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6028264A (en) * | 1982-08-24 | 2000-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor having low concentration of carbon |
| US6664566B1 (en) | 1982-08-24 | 2003-12-16 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and method of making the same |
| USRE37441E1 (en) | 1982-08-24 | 2001-11-13 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device |
| USRE38727E1 (en) | 1982-08-24 | 2005-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and method of making the same |
| US5521400A (en) * | 1982-08-24 | 1996-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor photoelectrically sensitive device with low sodium concentration |
| US6180991B1 (en) | 1982-12-23 | 2001-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor having low concentration of phosphorous |
| US6346716B1 (en) | 1982-12-23 | 2002-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor material having particular oxygen concentration and semiconductor device comprising the same |
| US6503771B1 (en) | 1983-08-22 | 2003-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor photoelectrically sensitive device |
| US6660574B1 (en) | 1984-05-18 | 2003-12-09 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming a semiconductor device including recombination center neutralizer |
| US6221701B1 (en) | 1984-05-18 | 2001-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect transistor and its manufacturing method |
| US5556794A (en) * | 1985-05-07 | 1996-09-17 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device having low sodium concentration |
| US6043105A (en) * | 1985-05-07 | 2000-03-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor sensitive devices |
| US7038238B1 (en) | 1985-05-07 | 2006-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a non-single crystalline semiconductor layer |
| JPS61256625A (ja) * | 1985-05-08 | 1986-11-14 | Nippon Denso Co Ltd | 薄膜半導体素子の製造方法 |
| JPS63215037A (ja) * | 1987-03-04 | 1988-09-07 | Toshiba Corp | ケイ素系薄膜の製造方法 |
| JPH056877A (ja) * | 1991-06-14 | 1993-01-14 | Semiconductor Energy Lab Co Ltd | 炭素被膜のエツチング方法 |
| JPH0620975A (ja) * | 1992-09-11 | 1994-01-28 | Semiconductor Energy Lab Co Ltd | 炭素膜作製方法 |
| US5632821A (en) * | 1995-03-03 | 1997-05-27 | Anelva Corporation | Post treatment method for in-situ cleaning |
| US5599732A (en) * | 1995-08-21 | 1997-02-04 | Northwestern University | Method for growing III-V semiconductor films using a coated reaction chamber |
| US6223685B1 (en) | 1996-10-29 | 2001-05-01 | Applied Materials, Inc. | Film to tie up loose fluorine in the chamber after a clean process |
| US6020035A (en) * | 1996-10-29 | 2000-02-01 | Applied Materials, Inc. | Film to tie up loose fluorine in the chamber after a clean process |
| US6121161A (en) * | 1997-06-11 | 2000-09-19 | Applied Materials, Inc. | Reduction of mobile ion and metal contamination in HDP-CVD chambers using chamber seasoning film depositions |
| US6589868B2 (en) | 2001-02-08 | 2003-07-08 | Applied Materials, Inc. | Si seasoning to reduce particles, extend clean frequency, block mobile ions and increase chamber throughput |
| US6846742B2 (en) | 2001-02-08 | 2005-01-25 | Applied Materials, Inc. | Si seasoning to reduce particles, extend clean frequency, block mobile ions and increase chamber throughput |
| US7465966B2 (en) | 2003-03-19 | 2008-12-16 | Semiconductor Energy Laboratory Co., Ltd. | Film formation method and manufacturing method of semiconductor device |
| US7109114B2 (en) | 2004-05-07 | 2006-09-19 | Applied Materials, Inc. | HDP-CVD seasoning process for high power HDP-CVD gapfil to improve particle performance |
| WO2014050304A1 (ja) * | 2012-09-27 | 2014-04-03 | 三洋電機株式会社 | 光電変換素子とその製造方法 |
| JPWO2014050304A1 (ja) * | 2012-09-27 | 2016-08-22 | パナソニックIpマネジメント株式会社 | 光電変換素子とその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0512850B2 (ja) | 1993-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5892218A (ja) | 半導体装置作製方法 | |
| JPH0341978B2 (ja) | ||
| US6755151B2 (en) | Hot-filament chemical vapor deposition chamber and process with multiple gas inlets | |
| JPS59179152A (ja) | アモルファスシリコン半導体薄膜の製造方法 | |
| JPH0143449B2 (ja) | ||
| JPH0370367B2 (ja) | ||
| JPH02119126A (ja) | 半導体装置作製方法 | |
| EP0149408A2 (fr) | Procédé et dispositif pour le dépôt, sur un support, d'une couche mince d'un matériau à partir d'un plasma réactif | |
| JP2802747B2 (ja) | プラズマ処理方法 | |
| JPH08195348A (ja) | 半導体装置製造装置 | |
| JP2805611B2 (ja) | 被膜作製方法 | |
| JPH0732141B2 (ja) | 炭素膜作製方法 | |
| JPS5952833A (ja) | プラズマ気相反応装置 | |
| JPS5864022A (ja) | プラズマ気相装置 | |
| JPH0325928B2 (ja) | ||
| CN112359320A (zh) | 一种用于制备掺杂非晶硅薄膜的气源 | |
| JPS6062113A (ja) | プラズマcvd装置 | |
| JP2573108B2 (ja) | プラズマ処理方法 | |
| JPS5864023A (ja) | プラズマ気相法 | |
| JP2649331B2 (ja) | プラズマ処理方法 | |
| JPS61179869A (ja) | 堆積膜形成法 | |
| JP2649330B2 (ja) | プラズマ処理方法 | |
| JPH0673348B2 (ja) | プラズマ処理装置のクリーニング方法 | |
| JPS61191024A (ja) | 堆積膜形成法 | |
| JPS62219970A (ja) | 薄膜半導体素子の製造方法 |