JPH0621038A

JPH0621038A - エッチング方法および不純物の活性化方法、シリコン層の結晶化方法、薄膜トランジスタの製造方法

Info

Publication number: JPH0621038A
Application number: JP17536192A
Authority: JP
Inventors: Tsutomu Hashizume; 勉橋爪
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1992-07-02
Filing date: 1992-07-02
Publication date: 1994-01-28
Anticipated expiration: 2016-03-05
Also published as: JP3141541B2

Abstract

(57)【要約】（修正有）【構成】ソース・ドレイン領域に注入された不純物を
金属製のゲート電極に対して自己整合的にレーザ照射で
活性化する薄膜トランジスタの製造方法。【効果】オフ電流が極めて小さな薄膜トランジスタを
大面積のガラス基板上に製作でき、高精細、高コントラ
スト、高開口率、無欠陥のアクティブマトリクス型液晶
表示体を製造することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】ＬＳＩやアクティブマトリクス型
平面ディスプレイのデバイスの製造方法に関する。

【０００２】

【従来の技術】微細化が著しく進み、動作速度が年々上
昇しているＬＳＩにおいて、ＭＯＳ型トランジスタのゲ
ート配線の低抵抗化は急務の課題となっている。多結晶
シリコン薄膜に代わって、高融点金属であるＭｏ、Ｔ
ａ、Ｗや、これらのシリサイドをゲート電極に利用する
試みがなされている。

【０００３】また、近年有力な平面ディスプレイである
アクティブマトリクス型の液晶表示体が大量生産され始
めている。液晶表示体のゲートラインの抵抗が小さいほ
ど、対角１０インチ以上の大画面化や高精細化が可能で
ある。

【０００４】このゲートラインには、多結晶シリコン薄
膜より低抵抗で、加工性が優れ、陽極化成による酸化膜
により欠陥を減少することができることからＴａ薄膜が
多く利用されている。

【０００５】また液晶表示体の大型化、高精細化、高速
化に対応するため、ソース・ドレイン領域がゲート電極
に対して自己整合的な薄膜トランジスタの形成が求めら
れている。ｐ型とｎ型のソース・ドレイン領域がゲート
電極に対して自己整合的な薄膜トランジスタを同一基板
上に形成するには、コプレナー型構造が有利である。シ
リコン基板にＬＳＩを製作するときは、不純物の活性化
は８００℃以上の熱アニールにより不純物を活性化す
る。ところが液晶表示体に使われる値段が安いガラス基
板の歪点は７００℃程度であるので、基板の温度が７０
０℃以上になるような工程を採用できない。そこで、レ
ーザビームの照射により、ソース・ドレイン領域にイオ
ン注入された不純物の活性化が試みられている。

【０００６】この方法ではガラス基板全体の温度は歪点
以下であるため、ガラスの伸縮や歪みなどの問題となる
現象が発生しない。しかし、この薄膜トランジスタの形
成方法にはいくつかの問題点があった。

【０００７】まず、図１９（ａ）に示すように、耐熱性
ガラス基板ＧＬＳに酸化シリコン膜ＵＤＬを常圧化学気
相成長法により２００ｎｍの厚みで被着形成し、６００
℃の温度で２時間窒素などの不活性ガス中でアニールす
る。次に、上記酸化シリコン膜ＵＤＬ上に、第１のシリ
コン膜を減圧化学気相成長法で１５０ｎｍの厚みで被着
形成しパターニングする。リソグラフィー法によりレジ
ストをパターニングし、フッ化炭素を反応ガスにしたド
ライエッチングにより、テーパー状にこのシリコン層を
島状にパターニングする。

【０００８】次に、上記で形成された島状のシリコン膜
を覆うように、減圧化学気相成長法により第２のシリコ
ン薄膜を１００ｎｍの厚みで被着形成する。このシリコ
ン膜の形成条件は上記の第１のシリコン膜と同じでよ
い。必要に依っては、異なる条件で形成しても良い。次
に、この第２のシリコン膜をリソグラフィー法により島
状にパターニングする。第１のシリコン層は、第２のシ
リコン層に依って全面的に覆われる。

【０００９】次に、上記で形成されたシリコン層に、Ｘ
ｅＣｌエキシマレーザビームを１ｍｔｏｒｒ以下の圧力
の真空中で照射し、多結晶シリコン膜を形成する。レー
ザ強度は２５０〜５００ｍＪｃｍ^-2の強度がふさわし
い。このレーザビームの照射により、粒径が２００ｎｍ
程度の結晶の多結晶シリコンになる。

【００１０】次に、上記の多結晶シリコンを覆うように
ゲート絶縁膜ＧＩＳになる酸化シリコン膜を電子サイク
ロトロン共鳴化学気相成長法で１２０ｎｍの厚みで被着
形成する。

【００１１】次に、ゲート絶縁膜ＧＩＳを覆うように金
属薄膜を形成しリソグラフィー法によりパターニングし
ゲート電極ＰＧＥを形成する。

【００１２】さらに、次にイオン注入法によりソース・
ドレイン領域に不純物を注入する。

【００１３】Ｐ型トランジスタを形成するときにはＢ
を、Ｎ型トランジスタのためにはＰをそれぞれ３×１０
¹⁵ｃｍ^-2の濃度で注入する。次に、図１９（ｂ）に示す
ようにＸｅＣｌエキシマレーザＬＳＲを２００〜３００
ｍＪｃｍ^-2の強度で照射して、ソース・ドレイン領域Ｓ
ＣＡ・ＤＲＡに注入された不純物を活性化する。これに
よりソース・ドレイン領域のシート抵抗は１ｋΩ／□以
下となる。

【００１４】次に、図１９（ｃ）に示すように第１の層
間絶縁膜ＦＩＬを形成し、コンタクトホールを形成しソ
ース電極を形成し、さらに第２の層間絶縁膜を形成し、
コンタクトホールを形成しさらにドレイン電極を形成
し、パッシベーション膜を形成し、さらに、必要に応じ
て水素プラズマ処理を施して、ソース・ドレイン領域が
ゲート電極に対して自己整合的な自己整合型の薄膜トラ
ンジスタを形成していた。

【００１５】

【発明が解決しようとする課題】ところが、従来の方法
では次のような問題があった。

【００１６】まず、不純物の活性化をレーザ照射するこ
とにより不純物を活性化していたが、ソース・ドレイン
領域のみにレーザビームが照射されるため、ソース・ド
レイン領域のシリコン膜とゲート電極下のチャンネル部
のシリコン膜の間に、結晶の不整合性が発生するため、
出来上がった薄膜トランジスタのソース・ドレイン間の
リーク電流が大きくなる問題点があった。

【００１７】さらに、ゲート電極ＰＧＥの材質がＴａで
あると、不純物の活性化のレーザ照射ＬＳＲによって、
ゲート電極が蒸発したり剥がれたりするばかりでなく、
光学顕微鏡の観察では異常が認められなくてもゲート電
極の変質によりゲート絶縁膜が劣化して、リーク電流が
増加する問題があった。

【００１８】走査線の遅延を解消するためＴａなどの低
抵抗の金属薄膜をゲート電極の材料とし、ゲート電極に
対して自己整合的に注入されたソース・ドレイン領域の
不純物をエキシマレーザの照射により活性化する方法で
は、上記のようにソース・ドレイン間のリークの発生と
ゲート電極の損傷の問題がある。そこで、ゲート電極が
金属薄膜であり、レーザ照射により不純物の活性化を室
温で活性化できるメリットを生かす薄膜トランジスタの
製造方法が求められてきた。

【００１９】

【課題を解決するための手段】基板上に導電性薄膜と絶
縁性薄膜を順次重ねて形成し、同じ形状に平面的にパタ
ーニングする工程と、この基板を電解溶液中に浸し電流
を上記パターニングされた導電性薄膜に流して電解する
ことにより上記導電性薄膜をサイドエッチングする工程
を含むことを特徴とする導電性薄膜のエッチング方法
と、シリコン層上に絶縁膜を被着形成する工程と、上記
絶縁膜上に金属薄膜を被着形成しパターニングする工程
と、上記金属薄膜に対して不純物を自己整合的に上記シ
リコン層中に注入する工程と、上記パターニングされた
金属薄膜にヘリウムを接触すると同時に、エネルギービ
ームを上記シリコン層に照射して、シリコン層中の不純
物を活性化する工程を含むことを特徴とする不純物の活
性化方法と、シリコン層上に絶縁膜を被着形成する工程
と、上記絶縁膜上に金属薄膜を被着形成しパターニング
する工程と、上記金属薄膜に対して不純物を自己整合的
に注入する工程と、上記パターニングされた金属薄膜を
サイドエッチングする工程と、上記シリコン層にエネル
ギービームを照射して不純物を活性化する工程を特徴と
するシリコン層の結晶化方法の工程を含むことを特徴と
した薄膜トランジスタの製造方法である。

【００２０】

【実施例】以下、本発明の詳細を図示の実施例によって
説明する。

【００２１】図１に示すように例えば透明な耐熱性ガラ
ス基板などの絶縁基板上ＧＬＳに、常圧化学気相成長法
により酸化シリコン膜ＵＤＬを、２００ｎｍの厚みで被
着形成する。次に、反応ガスにモノシランを用いた減圧
化学気相成長法により、第１のシリコン層を１００ｎｍ
の厚みで形成し、島状にリソグラフィー法を用いてパタ
ーニングする。さらに第２のシリコン層を５０ｎｍの厚
みで島状の第１のシリコン層を覆うように被着形成し、
リソグラフィー法により、複数の島状の第１のシリコン
層をつなぐようにパターニングする。次に、電子サイク
ロトロン共鳴プラズマ化学気相成長法により酸化シリコ
ン膜を１２０ｎｍの厚みで、上記島状のシリコン層を覆
うように被着形成し、連続して、電子サイクロトロン共
鳴プラズマ化学気相成長法で窒化シリコン膜を２０ｎｍ
被着形成する。この酸化シリコン膜ＳＬＤと窒化シリコ
ン膜ＳＮＤは薄膜トランジスタのゲート絶縁膜ＧＩＳに
なる。

【００２２】つぎに、上記ゲート絶縁膜ＧＩＳ上に、ス
パッタ法によりＴａ薄膜を５００ｎｍの厚みで被着形成
する。プラズマ発生用ガスにアルゴンを用いた場合に
は、このＴａ薄膜は正方晶系の結晶構造を持ち、約１８
０μΩｃｍの電気抵抗率を持つ。さらに、このＴａ薄膜
上に窒化シリコン膜をプラズマ化学気相成長法により２
００ｎｍの厚みで被着形成する。この窒化シリコン膜と
Ｔａ薄膜をリソグラフィー法により、同時にドライエッ
チングしてパターニングする。エッチングガスはフッ化
炭素を含んでいる。これにより、金属薄膜ＴＧＥとキャ
ップ層ＢＬＬが形成される。

【００２３】つぎに、金属薄膜ＴＧＥに対して、不純物
をソース・ドレイン領域に対して自己整合的にゲート絶
縁膜を通してイオン注入する。ｐ型の薄膜トランジスタ
の形成のためには４０ｋｅＶのエネルギーでＢを、ｎ型
の薄膜トランジスタのためには９０ｋｅＶのエネルギー
でＰを、それぞれ３×１０¹⁵ｃｍ^-2の濃度でイオン注入
する。イオン注入する方法は、質量分離型のイオン注入
装置や、質量非分離型のバケットタイプの注入装置を利
用できる。

【００２４】図２に、図１で示した工程で出来上がった
積層膜の平面図を示す。この例では条理状に島状のシリ
コン膜が配置しているが、アクティブマトリクス型液晶
表示体の用途によっては、島状のシリコン膜が互い違い
に並んだデルタ型配置であってもこの発明は利用可能で
ある。この図２のＰＤＳとＣＬＳはそれぞれ図１の島状
にパターニングされた第１のシリコン層と第２のシリコ
ン層である。また、この時点では、それぞれの走査線は
互いに接続されている。このためイオン注入で基板に発
生する電荷は走査線を通じて基板外部に逃がすことがで
きるので、ゲート絶縁膜の電界破壊が発生しない利点が
ある。

【００２５】次に、基板を電解溶液中に浸し電流を流し
て金属薄膜ＴＧＥの側面をエッチングして図３に示すよ
うに金属薄膜ＴＧＥより細いエッチングされたゲート電
極ＥＴＧを形成する。電解溶液はゲート電極を溶解し、
ゲート絶縁膜がエッチングされない成分で構成されてい
ることが望ましいが、ゲート電極材料がＴａである場
合、電解質はフッ酸を使用する。室温の電解溶液に接触
する窒化シリコン膜はフッ酸によりエッチングされない
ので、Ｔａの電解エッチング工程でゲート絶縁膜に与え
る悪影響はない。ゲート電極のサイドエッチング量が５
００ｎｍであれば、電解エッチング時間は５分程度です
む。

【００２６】電解エッチングの方法を以下に説明する。
アクティブマトリクス基板のゲート電極を兼ねている走
査線は、基板の端で図４に示すように電解用陽極パッド
ＡＰＤにつながっている。図５に示すようにこの基板Ｐ
ＮＬを電解溶液ＥＳＬに浸し、金属製のクリップなどで
基板ＰＮＬの電解用陽極パッドＡＰＤに接続する。クリ
ップＣＬＰからの配線ＡＤＥは、一定電圧発生装置（ポ
テンシオスタット）ＰＣＲに接続される。また、白金あ
るいはタンタルでできた陰極ＣＥＤも電界溶液中に浸
し、ポテンシオスタットＰＣＲに配線ＬＮＥを通じて接
続されている。さらに、電圧のコントロールを容易にす
るため、水銀／塩化水銀系の参照電極ＳＣＥも電界溶液
に浸し、配線ＬＮＥを通じてポテンシオスタットＰＣＲ
に接続されている。さらに、電解に必要な電荷量を測定
するため、電荷量測定器（クーロンメーター）をポテン
シオスタットに接続する。参照電極は水銀／塩化水銀系
に限らず、銀／塩化銀系のものでもよい。

【００２７】水銀／塩化銀参照電極ＳＣＥに対して４Ｖ
の電位でＴａは十分電解する。Ｔａのサイドエッチング
量は、電解で流れた電荷量をクーロンメータで測定する
ことによりコントロールできる。たとえば、走査線のＴ
ａの厚みが５００ｎｍであり、走査線の数が４８０本あ
り、長さが１５０ｍｍで、おのおのの走査線を結び電解
用の配線パッドＡＰＤまでのＴａの配線が２００ｍｍで
あり、サイドエッチング量が５００ｎｍであれば、電解
されるＴａは３．６１×１０^-5ｃｍ³であり、質量が
６．０１×１０^-4ｇであるので、必要とする電荷量は
０．３２０ｃである。クローンメータがこの電荷量を測
定したところで、ポテンシオスタットのＡＤＥの配線を
切れば、Ｔａのサイドエッチング量Ｌが５００ｎｍにな
る。さらに速やかに基板ＰＮＬを純水容器に移し洗浄す
る。

【００２８】次に熱リン酸溶液でキャップ層ＢＬＬを剥
離する。同時に熱リン酸液に接触する窒化シリコン膜Ｓ
ＮＤも剥離されるが、ゲート電極ＥＴＧ直下の窒化シリ
コン膜ＳＮＤはエッチングされない。

【００２９】このサイドエッチングは、ゲート電極とソ
ース・ドレイン間にオフセット領域を設けて薄膜トラン
ジスタのソース・ドレイン間のリーク電流を減らすこと
を目的としている。このサイドエッチングを、フッ炭素
を含んだガスによるドライエッチング法で行うと、高エ
ネルギーのプラズマがゲート絶縁膜へ衝突するために、
図６に示すようにゲート絶縁膜に損傷ＳＥＣが発生し、
薄膜トランジスタの電気的特性を劣化させる原因とな
る。ドライエッチング法によりゲート電極のサイドエッ
チングを行った後に、８００℃以上の温度を使う工程が
あればこのゲート絶縁膜の損傷ＳＥＣは消滅し問題な
い。しかし歪点が７００℃程度のガラス基板を使うアク
ティブマトリクス基板の製造では、８００℃以上の高温
を使えないため、ゲート電極のサイドエッチングはゲー
ト電極に損傷の入らないウェットエッチング法がよい。
ウェットエッチング法は、上記のプラズマダメージがな
いが、均一にエッチングすることが困難であったが、本
発明の電解エッチングであれば基板全体に渡って均一に
同じ速度でエッチングでき、またエッチング量も電荷量
により自由にコントロールできる。次に、図７に示すよ
うに、ソース・ドレイン領域に注入された不純物を活性
化するため、基板の素子が形成される側からエネルギー
ビームをＨｅガスＨＧＣ中で照射ＬＳＲする。エネルギ
ービームは、半値幅が５０ｎｓで波長が３０８ｎｍのＸ
ｅＣｌエキシマレーザであり、基板直前の照射強度は２
４０ｍＪｃｍ^ー2である。

【００３０】図８（ａ）に示すように、大気中あるいは
真空中でエキシマレーザを照射すると、ゲート電極であ
るＴａ薄膜が、レーザエネルギーを吸収して高温とな
り、図８（ｂ）に示すように昇華したりゲート絶縁膜か
ら剥がれるような損傷が発生しゲート電極が破壊され
る。する。この損傷を防ぐため、ゲート電極ＥＴＧが高
温にならないように冷却効果があるＨｅガス中でレーザ
を照射ＬＳＲする。Ｈｅガスはゲート電極ばかりでなく
ゲート絶縁膜にも接触して冷却するが、波長が３０８ｎ
ｍのレーザビームは酸化シリコン膜を透過し、ソース・
ドレイン領域のシリコン層で吸収されるため、この領域
の不純物は問題なく活性化する。

【００３１】エキシマレーザの照射による不純物の活性
化では、シリコン層の温度が瞬間的に１０００℃程度に
なり、数百ｎｓｅｃの短い間に室温となるため、不純物
の拡散がほとんどない。また、そのためゲート電極とソ
ース・ドレイン領域の間のオフセット領域Ｌを容易にコ
ントロールできる利点がある。

【００３２】このレーザ照射ＬＳＲにより、ソース・ド
レイン領域の不純物は活性化され、不純物がＰであれ
ば、１．２ｍΩｃｍの、Ｂであれば２．５ｍΩｃｍの電
気抵抗率を示す。

【００３３】この方法でソース・ドレイン領域を形成す
るには次に利点がある。

【００３４】まず、従来のレーザ照射によるソース・ド
レイン領域の不純物の活性化方法を図９に示す。図９
（ａ）は、イオン注入後のソース・ドレイン領域ＳＤＡ
とゲート電極ＧＤＥの境界部分を模式的に拡大した図で
ある。イオン注入によって、ソース・ドレイン領域のシ
リコン層の結晶は破壊され非晶質状態になるが、高エネ
ルギーのイオン粒子の侵入をゲート電極により遮閉され
ている、薄膜トランジスタの活性シリコン層ＣＬＣは多
結晶状態に保持されている。すると、ソース・ドレイン
領域のシリコン層ＳＤＡと活性シリコン層ＣＬＣの間
は、非晶質と多結晶状態の遷移領域ＥＧＤとなってい
る。この状態のシリコン層に波長３０８ｎｍのエキシマ
レーザは、透明な酸化シリコンでできたゲート絶縁膜を
透過して、ソース・ドレイン領域ＳＤＡの非晶質シリコ
ン層は速やかに不純物を含んだ多結晶シリコン膜になる
が、シリコンの結晶状態の遷移領域は、ゲート電極に遮
られてレーザビームが部分があるため、図９（ｂ）に示
すように微結晶シリコン層ＭＣＲが形成される。

【００３５】薄膜トランジスタを含む電解効果トランジ
スタのオフ電流の発生原因は、ドレイン領域と活性シリ
コン層の境界のトラップ準位の存在である。図９（ｂ）
のようにその境界領域のシリコン層が微結晶シリコンで
あると、トラップ準位密度が大きくなり出来上がったト
ランジスタのオフ電流は大きくなる。このトラップ準位
の本質は、結晶格子を構成しているシリコン原子のダン
グリングボンドの存在である。水素プラズマ処理によ
り、水素原子がダングリングボンドを使ってシリコン原
子と結合する結果、トラップ準位は減少するが、上記の
様にソース・ドレイン領域と活性シリコン層の遷移領域
に発生した微結晶シリコンでは、シリコン原子の結晶格
子が入り組んでいるためダングリングボンドに水素原子
が配置できないことが多い。

【００３６】上記の現象を改善してオフ電流の発生を減
少できる本発明の効果について説明する。

【００３７】図１０（ａ）は、図９（ａ）と同じであ
る。イオン注入した後に、図３で説明した電解エッチン
グによってゲート電極をサイドエッチングして図１０
（ｂ）に示すようにオフセット領域Ｌを形成する。この
結果、不純物活性化のためのレーザビームはソース・ド
レイン領域ばかりでなく、非晶質シリコン層と多結晶シ
リコン層の遷移領域ＥＧＤにも照射される。よって、遷
移領域ＥＧＤに結晶化に必要な十分な熱が発生するの
で、図１０（ｃ）に示すように、ソース・ドレイン領域
と同じ様に粒径が２００ｎｍ程度の多結晶シリコンが形
成される。また、活性シリコン層ＣＬＣの結晶状態を連
続して引き継ぐので極めて良質な多結晶シリコンであ
る。

【００３８】したがって、この発明によりドレイン領域
と活性シリコン層の境界にトラップ準位がないので、オ
フ電流の発生のないトランジスタを形成できる。

【００３９】次に、ゲート電極およびゲートラインを陽
極酸化するため、図１１に示すように基板を電解溶液Ｓ
ＬＴに浸す。電解質はクエン酸、リン酸、亜リン酸、次
亜リン酸、塩素酸、過塩素酸あるいは、これらの混酸が
適当である。陽極酸化温度は室温でよい。基板ＰＮＬの
ゲートラインは図１２に示すように基板端部でつながっ
ており、図４で行った電解エッチングと共通の端子ＡＰ
Ｄに、クリップＣＬＰで挟み配線ＡＤＥとＬＮＥを通し
てポテンシオスタットＰＣＲに接続する。陰極ＣＤＥ
は、電解エッチングで使用したものと同じものでよい。
このときにも参照電極ＳＣＥを使用する。陽極酸化膜の
膜厚は陽極に印加される電圧でコントロールできるの
で、電解エッチングに使ったクーロンメータは陽極酸化
には必ずしも必要ない。参照電極に対して１００Ｖの電
位を陽極ＡＤＥに印加することにより、図１３に示すよ
うにゲート電極とゲートライン表面に、１７０ｎｍの厚
みの陽極酸化膜膜ＡＴＸが形成される。この陽極酸化で
は、図１２にしめすゲートライン端子ＧＬＰを陽極酸化
しないように、窒化膜、あるいは有機薄膜などで被覆し
ておく。陽極酸化後にこの窒化膜あるいは有機薄膜を剥
離する。さらに、図１４に示すように、陽極酸化後にそ
れぞれのゲートラインをリソグラフィー法によるエッチ
ングにより分離する。

【００４０】次に、図１５に示すように、常圧化学気相
成長法による酸化シリコン膜で層間絶縁膜ＦＩＬを５０
０ｎｍの厚みで被着形成し、次に、不純物が活性化した
ソース領域ＡＳＣとドレイン領域ＡＤＲに達するコンタ
クトホールを形成する。次に、モリブデン膜をスパッタ
法で５００ｎｍの厚みで被着形成し、リソグラフィー法
によりパターニングしてデータラインを兼ねたソース電
極ＳＣＥを形成する。次に、第二の層間絶縁膜ＳＩＬを
常圧化学気相成長法の酸化シリコン膜により被着形成す
る。次にドレイン領域ＡＤＲに達するコンタクトホール
を形成し、ドレイン電極となる薄膜を被着形成しリソグ
ラフィー法によりパターニングする。ドレイン電極が画
素電極ＰＸＬとなり液晶表示体の表示方法が反射式であ
れば、このドレイン電極の材料は、可視光線の反射率が
大きいアルミニウムが適当である。また、液晶表示体の
表示方法が透過式であれば、可視光線の透過率が大きな
酸化スズ・インジウムが適当であるが、他の透過材料で
も良い。

【００４１】次に、出来上がったデバイスを、湿度や汚
染などの外部環境から保護するために、パッシベーショ
ン膜ＰＳＬである窒化シリコン膜をプラズマ化学気相成
長法により３００ｎｍの膜厚で被着形成する。

【００４２】さらに、必要に応じて水素プラズマ法によ
り、水素処理を施す。

【００４３】図１６に、上記の工程により形成されたア
クティブマトリクス基板の平面図を示す。ＧＬＮはゲー
トラインを、ＳＬＮはデータラインを、ＰＸＬは画素電
極を、ＳＬＰはデータラインの外部端子を、ＴＦＴは薄
膜トランジスタを、ＣＲＳはゲートラインとデータライ
ンの交差部をそれぞれ示す。

【００４４】図１７は、図１６に示したゲートラインと
データラインの交差部ＣＲＳの断面図を示す。

【００４５】アクティブマトリクス基板の場合、基板内
の交差部ＣＲＳのゲートラインＧＬＮとデータラインＳ
ＬＮの短絡不良の発生が問題となる。データラインＳＬ
Ｎとゲートラインの間の絶縁膜が陽極酸化膜のみの場
合、実験的に統計的に得た、一つの交差部ＣＲＳに発生
する短絡不良の確率は、３．５×１０^-6であった。一
方、データラインＳＬＮとゲートラインの間の絶縁膜が
層間絶縁膜ＦＩＬのみの場合のその確率は２．４×１０
^-6であった。しかし、交差部の間の絶縁膜が陽極酸化膜
ＡＴＸと層間絶縁膜ＦＩＬの２層である場合、その確率
は８．４×１０^-12に激減した。これは、データライン
が６４０本、ゲートラインＧＬＮが４８０本あるアクテ
ィブマトリクス基板で、交差部ＣＲＳの間の絶縁膜が陽
極酸化膜だけの場合、層間絶縁膜ＦＩＬだけの場合、陽
極酸化膜ＡＴＸと層間絶縁膜ＦＩＬの二層の場合、それ
ぞれ３４％、４８％、〜０％の基板にこの短絡不良が発
生することを意味し、交差部の配線の間の絶縁膜を多層
化することにより極めて良好な効果を生み出した。

【００４６】図１８の曲線Ａは本発明の方法で、曲線Ｂ
は従来の方法で製作されたｎ型の薄膜トランジスタのゲ
ート電圧の変化に対するドレイン電流の電気的特性をそ
れぞれ示す。ゲート電圧が正の領域で示すオン電流は、
本発明と従来の方法ではほとんど違いはない。

【００４７】しかしながら、ゲート電圧が負の領域で示
すオフ電流は、本発明は従来の方法より１００分の１に
顕著に低下した。

【００４８】

【発明の効果】従来の方法で製造された薄膜トランジス
タのオフ電流に対するオン電流の比は１００万だった
が、この発明の薄膜トランジスタのその比は１億以上と
なり、従来のものより１００倍以上の特性となった。こ
れは、本発明の薄膜トランジスタは従来のものよりスイ
ッチング特性が極めて優れていることを示している。特
に、薄膜トランジスタを能動素子に使ったアクティブマ
トリクス型の液晶表示体では、能動素子のオフ電流が限
りなく０であることが求められていることから、発明の
効果は大きい。

【００４９】この薄膜トランジスタのオフ電流が、本発
明のように極めて小さくなると、コンデンサーである画
素電極に蓄えられた電荷の漏洩がなくなり、電場により
調光される液晶の透過率のコントロールが容易になるた
め、極めてコントラストの高い液晶表示体を実現でき
る。

【００５０】また、従来の電荷漏洩対策で設けられてい
た保持容量のコンデンサーが不必要になるため、画素の
占有面積いわゆる開口率が、例えば３５％から８０％へ
と飛躍的に向上するため、大変明るい画面の液晶表示体
を作られるようになった。

【００５１】また、本発明は、活性シリコン層に多結晶
シリコン層を利用しているため移動度が１０ｃｍ²Ｖ^-1
ｓ^-1以上の高移動度の薄膜トランジスタを容易に作成で
きる。これは非晶質シリコン薄膜を使った逆スタガー型
の薄膜トランジスタにはできない特徴である。減圧化学
気相成長法、固相成長法、レーザ結晶化法、プラズマ化
学気相成長法になど、数多くの方法で多結晶シリコン薄
膜を形成できる。

【００５２】また、本発明のコプレナー構造は、ソース
・ドレイン領域がゲート電極に対して自己整合的な構造
を容易に作成できる。このため、ゲート電極とソース・
ドレイン領域の間で発生する寄生容量がほとんど無視で
きるので、高速駆動できる薄膜トランジスタとなる。

【００５３】また、本発明のコプレナー構造はＣＭＯＳ
回路を容易に作成できる。このため絶縁基板上に様々な
機能を持った回路を形成できる。

【００５４】本発明は、上記の様に数多くの利点を持つ
コプレナー型構造の薄膜トランジスタを実現する方法で
ある。

【００５５】また、データラインばかりでなくゲートラ
インが電気抵抗率の低い金属で形成されているため、高
速動作ができ、高精細であり、大面積の、表示品質の高
いアクティブマトリクス型の液晶表示体を形成できる。

【００５６】また、薄膜トランジスタの、ゲートライン
と一体になっているゲート電極が金属であるにも関わら
ず、基板温度を上げずにしかもゲート電極に損傷を発生
することなく、ソース・ドレイン領域の不純物をレーザ
で活性化でき、つまり６００℃以下のプロセスで、上記
のように利点の多い自己整合型の薄膜トランジスタを形
成できる。

【００５７】また、オフ電流を減少するためのオフセッ
ト構造をプラズマダメージのないウェットエッチングで
できる。しかも電気的にエッチング量をコントロールで
きるので、オフセット量が一定の薄膜トランジスタを、
大面積に渡って形成可能である。この結果スイッチング
特性の優れた薄膜トランジスタを大面積に大量に製作で
きる。

【００５８】以上の利点により、高精細、高速動作、大
面積の、表示品質の優れたアクティブマトリクス型の液
晶表示体を製造できる。また、本発明の応用により、６
００℃以下のプロセスでＣＭＯＳ回路も構成できるの
で、高速動作の駆動回路を内蔵した液晶表示体を製造で
きる。

【図面の簡単な説明】

【図１】本発明の薄膜トランジスタの製造方法の工程
断面図。

【図２】本発明の薄膜トランジスタの製造方法の工程
平面図。

【図３】本発明の薄膜トランジスタの製造方法の工程
断面図。

【図４】本発明の薄膜トランジスタの製造方法の工程
平面図。

【図５】本発明の電解エッチング装置模式図。

【図６】従来の薄膜トランジスタの製造方法の問題
図。

【図７】本発明の薄膜トランジスタの製造方法の工程
断面図。

【図８】従来の薄膜トランジスタの製造方法の問題
図。

【図９】従来の薄膜トランジスタの製造方法の問題
図。

【図１０】本発明の薄膜トランジスタの製造方法の改善
図。

【図１１】本発明の薄膜トランジスタ製造工程の陽極
酸化装置図。

【図１２】本発明の薄膜トランジスタの製造方法の工
程平面図。

【図１３】本発明の薄膜トランジスタの製造方法の工
程断面図。

【図１４】本発明の薄膜トランジスタの製造方法の工
程平面図。

【図１５】本発明の薄膜トランジスタの製造方法の工
程断面図。

【図１６】本発明の薄膜トランジスタの製造方法の工
程平面図。

【図１７】本発明の薄膜トランジスタの配線の断面
図。

【図１８】本発明の薄膜トランジスタの電気的特性
図。

【図１９】従来の薄膜トランジスタの工程断面図。

【符号の説明】

Ａ …本発明で製造された薄膜トランジスタのサブス
レッショルド特性ＡＤＥ…陽極配線ＡＤＲ…不純物が活性化したドレイン領域ＡＰＤ…陽極パッドＡＳＣ…不純物が活性化したソース領域ＡＴＸ…陽極酸化膜Ｂ …従来の薄膜トランジスタのサブスレッショルド
特性ＢＬＬ…キャップ層ＣＤＥ…陰極電極ＣＬＣ…多結晶状態の活性シリコン層ＣＬＭ…クーロンメータＣＬＰ…クリップＣＮＬ…活性シリコン層ＣＲＳ…データラインとゲートラインの交差部ＣＳＬ…第２のシリコン層ＤＧＥ…破壊されたゲート電極ＤＲＡ…ドレイン領域ＥＣＢ…電解容器ＥＧＤ…非晶質シリコンと多結晶シリコンの遷移領域ＥＳＬ…電解溶液ＥＴＧ…金属製ゲート電極ＦＩＬ…第１の層間絶縁膜ＧＤＥ…ゲート電極ＧＩＳ…ゲート絶縁膜ＧＬＳ…ガラス基板ＧＬＰ…ゲートライン端子ＨＧＣ…ヘリウムガスＩＰＬ…イオン注入Ｌ …サイドエッチング量ＬＮＥ…配線ＬＳＲ…レーザ照射ＭＣＲ…微結晶シリコンＰＣＲ…ポテンシオスタットＰＤＳ…第１のシリコン層ＰＧＥ…ゲート電極ＰＮＬ…基板ＰＳＬ…パッシベーション膜ＰＸＬ…画素電極ＳＣＡ…ソース領域ＳＣＥ…参照電極ＳＤＡ…ソース・ドレイン領域ＳＤＣ…多結晶状態のソース・ドレイン領域ＳＥＣ…ゲート絶縁膜とゲート界面の損傷ＳＥＤ…ソース電極ＳＩＬ…第２の層間絶縁膜ＳＬＤ…酸化シリコン膜ＳＮＤ…窒化シリコン膜ＳＬＮ…データラインＳＬＰ…データライン端子ＴＢＬ…ささえＴＦＴ…薄膜トランジスタＴＧＥ…金属薄膜ＵＤＬ…酸化シリコン膜

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 21/268 Ｚ 8617−4Ｍ 21/336 29/784 9056−4ＭＨ０１Ｌ 29/78 ３１１Ｐ

Claims

【特許請求の範囲】

【請求項１】基板上に導電性薄膜と絶縁性薄膜を順次
重ねて形成し、同じ形状に平面的にパターニングする工
程と、この基板を電解溶液中に浸し電流を上記パターニ
ングされた導電性薄膜に流して電解することにより上記
導電性薄膜をサイドエッチングする工程を含むことを特
徴とするエッチング方法。
【請求項２】シリコン層上に絶縁膜を被着形成する工
程と、上記絶縁膜上に金属薄膜を被着形成しパターニン
グする工程と、上記金属薄膜に対して不純物を自己整合
的に上記シリコン層中に注入する工程と、上記パターニ
ングされた金属薄膜にヘリウムを接触すると同時に、エ
ネルギービームを上記シリコン層に照射して、シリコン
層中の不純物を活性化する工程を含むことを特徴とする
不純物の活性化方法。
【請求項３】シリコン層上に絶縁膜を被着形成する工
程と、上記絶縁膜上に金属薄膜を被着形成しパターニン
グする工程と、上記金属薄膜に対して不純物を自己整合
的に注入する工程と、上記パターニングされた金属薄膜
をサイドエッチングする工程と、上記シリコン層にエネ
ルギービームを照射して不純物を活性化する工程を特徴
とするシリコン層の結晶化方法。
【請求項４】請求項１と請求項２、請求項３の工程を含
むことを特徴とする薄膜トランジスタの製造方法。