JPH0621142A - 半導体チップのボンディング方法と半導体集積回路装置 - Google Patents

半導体チップのボンディング方法と半導体集積回路装置

Info

Publication number
JPH0621142A
JPH0621142A JP5061405A JP6140593A JPH0621142A JP H0621142 A JPH0621142 A JP H0621142A JP 5061405 A JP5061405 A JP 5061405A JP 6140593 A JP6140593 A JP 6140593A JP H0621142 A JPH0621142 A JP H0621142A
Authority
JP
Japan
Prior art keywords
array
bonding
metal layer
semiconductor chip
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5061405A
Other languages
English (en)
Other versions
JP2823771B2 (ja
Inventor
Harold E Fuchs
イー．フックス ハロルド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPH0621142A publication Critical patent/JPH0621142A/ja
Application granted granted Critical
Publication of JP2823771B2 publication Critical patent/JP2823771B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H10W70/614—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together the multiple chips being integrally enclosed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/095—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers of vias therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/688—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0344—Electroless sublayer, e.g. Ni, Co, Cd or Ag; Transferred electroless sublayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0455—PTH for surface mount device [SMD], e.g. wherein solder flows through the PTH during mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing of the conductive pattern
    • H05K3/243—Reinforcing of the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/654—Top-view layouts
    • H10W70/655—Fan-out layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 半導体チップとリードフレームとのボンディ
ングをＴＡＢにより行うに適した半導体集積回路の製造
方法を提供する。 【構成】 本発明の半導体チップ４１へボンディングす
る方法は、絶縁テープ１１を用意するステップと、前記
絶縁テープ１１を貫通して、第１主表面から第２主表面
へ貫通する孔を形成するステップと、導電性材料が前記
孔を貫通して、孔の端部で第２主表面上にボンディング
パッド２０の第１アレイを形成し、第１主表面上に複数
の導電性フィンガ１２をメッキするステップと、前記ボ
ンディングパッド２０の第１アレイを、前記半導体チッ
プ４１の表面に形成されたボンディングパッド４０の第
２アレイに電気的にボンディングするステップと、から
なることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はテープ自動ボンディング
（ＴＡＢ）に適した半導体集積回路の形成方法と半導体
集積回路装置に関する。
【０００２】
【従来の技術】半導体の製造において、ＴＡＢは、半導
体チップパッドとリードフレームとの間をワイヤボンデ
ィングする方法である。ＴＡＢによるボンディング方法
は現在実装密度が高まるにつれて注目を集めている。現
在のこのＴＡＢによるボンディングの方法には三つの問
題点がある。まずその一つとして、ポリイミドのような
絶縁性材料は選択的にエッチングすることが難しい点、
次に絶縁材料の中央部が取り除かれると導電性フィンガ
の端部が支持されず、そのため半導体チップパッドとの
接合が難しくなる。最後に半導体チップパッドのアレイ
はチップ表面の周辺には必ずしも一致していないため
に、その接合が難しい点である。このパッドのアレイに
ボンディングする方法は、ポリイミド層を貫通した孔を
形成し、この貫通孔の上に導電性フィンガの端部をその
ボンディングボールを形成して、フィンガをポリイミド
層の下の半導体チップにボンディングすることである
（米国特許４８１４８５５号を参照のこと）。
【０００３】他のアプローチとしては、半導体チップを
銅をメッキした貫通孔を含むフレキシブルな絶縁性基板
の一表面にボンディングし、この絶縁性基板の他の表面
のパッドをキャリアにボンディングすることである（米
国特許５０６５２２７号を参照のこと）。
【０００４】
【発明が解決しようとする課題】本発明の目的は半導体
チップとリードフレームとのボンディングをＴＡＢによ
り行うに適した半導体集積回路の製造方法を提供するも
のである。
【０００５】
【課題を解決するための手段】前記課題を解決する為
に、本発明の半導体チップ４１へボンディングする方法
は、絶縁テープ１１を用意するステップと、前記絶縁テ
ープ１１を貫通して、第１主表面から第２主表面へ貫通
する孔３０を形成するステップ（図３）と、導電性材料
が前記孔３０を貫通して、孔３０の端部で第２主表面上
にボンディングパッド２０の第１アレイを形成し、第１
主表面上に複数の導電性フィンガ１２をメッキするステ
ップ（図１）と、前記ボンディングパッド２０の第１ア
レイを、前記半導体チップ４１の表面に形成されたボン
ディングパッド４０の第２アレイに電気的にボンディン
グするステップと、からなることを特徴とする。
【０００６】
【実施例】図１において、本発明のブンディング部材１
０は、ポリイミド製のフレキシブル絶縁材料層１１を有
する。このフレキシブル絶縁材料層１１の厚さは、約５
０μｍである。このフレキシブル絶縁材料層１１の上部
表面に複数の導電性フィンガ１２が形成され、その導電
性フィンガ１２は、フレキシブル絶縁材料層１１の外側
端部から中央部１３に伸びる。この導電性フィンガ１２
は約３５μｍの厚さを有する。従来技術においては、中
央部１３は選択的にエッチングして除去されるか、ある
いはレーザ技術を用いて、機械的に除去され、導電性フ
ィンガ１２の端部は切断された部分の端部を超えて伸び
る。この導電性フィンガ１２の端部はその後フレキシブ
ル絶縁材料層１１の下で切断除去された部分の境界内の
チップのパッドにボンディングされる。
【０００７】本発明によれば中央部１３は除去されな
い。図３の孔３０は導電性フィンガ１２がチップにボン
ディングされる領域内の導電性フィンガ１２を貫通して
エッチングされるか、レーザドリルされる。導電性フィ
ンガ１２がメッキ等により形成されると、導体材料が孔
３０を貫通して、ボンディングパッド２０の第１アレイ
からフレキシブル絶縁材料層１１の反対側表面に伸びる
（図２）。このボンディングパッド２０は半導体チップ
４１の上に形成された図４のボンディングパッド４０の
第２アレイにその数と場所が対応している。かくして、
導電性フィンガ１２はフレキシブル絶縁材料層１１に支
持されながら、図４に示される半導体チップ４１のパッ
ドの第２アレイにボンディングされる。図４に示される
ように、本発明はボンディングパッド４０の上のパッド
のアレイの内部に配置される如何なるパッドにも容易に
接点を形成することができる点である。
【０００８】図２と４に示すように、フレキシブル絶縁
材料層１１の上に導電性材料域２１の領域が形成され、
ボンディングパッド２０を包囲する。この導電性材料域
２１はフレキシブル絶縁材料層１１の上部表面上の導電
性フィンガ１２に対し、これらの選択された導電性フィ
ンガ１２と導電性材料域２１との間のバイアス（図示せ
ず）を含めることにより接地面として機能する。図１−
４の素子を生成する方法を図５のフローチャートを参照
しながら説明する。ステップ５０において、孔３０がフ
レキシブル絶縁材料層１１を貫通して、レーザで孔開け
される。その孔開けされる領域はボンディングパッド４
０にボンディングされる領域と導電性フィンガ１２と図
２の導電性材料域２１との間で接点が形成されるべき領
域である。このステップ５０において使用される標準的
なレーザは、例えば、エキシマレーザ、ＣＯ2レーザで
ある。この孔３０は直径が約５０μｍである。本発明に
おいては、この孔３０の直径は１００μｍ以下が好まし
く、この直径は約２５−７５μｍの範囲内である。
【０００９】ステップ５１において、フレキシブル絶縁
材料層１１の両表面を活性化して、その上に金属層を形
成するようにする。すなわち、この表面を標準的な方法
によりエッチングして、金属層が表面に接着するのを助
ける。例えば、フレキシブル絶縁材料層１１はアルカリ
金属二酸化水素とエチレンジアミンと浴中に浸す（米国
特許第３７９１８４８号を参照のこと）。あるいはフレ
キシブル絶縁材料層１１を別々のエチレンジアミン浴と
アルカリ金属二酸化水素浴と塩化錫浴と塩化パラジウム
浴とに浸積し、それらの浴の間は脱イオン水でもって洗
浄する。
【００１０】このように処理したテープをその後、無電
界ニッケルメッキ溶液（ニッケルサルファメート）に浸
す。その結果非常に薄いニッケル層が両表面の全領域に
形成される（ステップ５２）。一般にこのニッケルコー
ティングの厚さは約０．５〜１．０μｍである。このニ
ッケル層はフレキシブル絶縁材料層１１の両表面と孔３
０の壁に形成され、図６においては、ニッケル層は、第
１金属層２２で示されている。次に、ステップ５３にお
いて、このようにして得られた生成物を銅メッキをして
薄い銅層をニッケル層の上に形成する。標準的な浴、例
えば銅酸浴が使用される。この層の厚さ（図７の第２金
属層２３）は一般的に１〜２μｍである。図７の第２金
属層２３として示されるこの銅層は孔３０の側壁の上に
も形成される。
【００１１】次に、ステップ５４において、導電性フィ
ンガ１２を含む領域が標準的なホトリソグラフィ技術に
よって規定される。これは両表面にホトレジスト層を堆
積し、このホトレジスト層をマスクを介して露光し、そ
して、第２金属層２３の領域の上のホトレジスト層の部
分（導電性フィンガ１２をメッキする領域）をエッチン
グして取り除く。この段階において、孔３０の周囲の領
域が図８に示され、上表面にはホトレジスト層２４が、
底表面にはホトレジスト層２５が形成される。このホト
レジスト層２５はパターン化されて、孔３０の周囲のラ
ンド領域が形成される。あるいは、ホトレジストをラン
ド領域が必要ない場合には、全底表面にカバーすること
ができる。
【００１２】このホトレジスト層をパターン化した後、
ステップ５５に示すように、上部表面と底部表面の上の
及び孔３０内の露出した表面をエッチングし、ウェット
させる溶液を塗布することにより活性化し、次のステッ
プで孔３０を貫通して、適切にメッキができるようす
る。この溶液は９５体積パーセントのＨ2Ｏと４．８体
積パーセントのＨ2ＳＯ4と０．２０重量パーセントのア
ンモニア表面活性剤のようなウェット剤を含む。この溶
液の塗布は、装置を１−２分間溶液を攪絆しながら溶液
内に浸すことにより行われる。
【００１３】次のステップ５６において、ホトレジスト
層により露出されて残った銅層の領域をもう一度別のメ
ッキ方法によりビルトアップする。このメッキプロセス
は上部表面に図３の導電性フィンガ１２を形成し、孔３
０を銅でもって充填し、孔３０の周囲の反対表面の上に
ランド領域を形成する。図３は完結化のために第１金属
層２２と第２金属層２３とを削除している。このステッ
プにおいて、メッキした銅層の厚さは、一般的に３０−
３５μｍである。
【００１４】この実施例で採用したメッキステップで
は、素子は１８７ｇ／ｌの銅硫酸塩と３７ｇ／ｌのＨ2
ＳＯ4と３５−７５ｐｐｍのＨＣｌで、その浴の温度を
１８−２２℃に保ったメッキ浴に浸す。さらに、この浴
を拡散する際に、５００ＳＣＣＭの流速の空気を導入す
ることにより行う。好ましくは４００−７５０ＳＣＣＭ
がよい。０．０２８ａ／ｃｍ2密度の電流が加速度に加
えられた。もちろん、０．０１８−０．０６０ａ／ｃｍ
2の電流密度も有益である。この素子は２０−６０分間
メッキを行う。より詳細なプロセスは米国特許第５１０
０５１８号を参照のこと。
【００１５】その後、この銅メッキされた領域は標準の
メッキ溶液を用いて金メッキを行い、薄い金層をフィン
ガと図５の５７のステップで形成する。この金層の厚さ
は、０．１−０．２μｍである。ホトレジスト層２４、
２５を標準のエッチング剤（ＭｃＤｅｒｍｏｔｔ Ｍｅ
ｔｅｘＡとＢ）に塗布することにより露出された第１金
属層２２、第２金属層２３は適当なエッチング剤で除去
されて、導電性フィンガとランドが互いに絶縁される。
最終的な金メッキステップをその後実施して、全てのベ
ース金属表面の端部部分が金メッキされるようにする。
導電性フィンガとランドの表面の金の厚さは約２．５μ
ｍである。
【００１６】この素子を半導体チップ（図４）にボンデ
ィングするために、素子の底部表面に形成されたボンデ
ィングパッド２０は半導体チップ４１のボンディングパ
ッド４０と整合させられる。この実施例において、ボン
ディングパッド４０は電気的及び機械的に熱圧着ボンデ
ィングによりボンディングされる。すなわち、熱がボン
ディングパッド２０に加えられて、ボンディングパッド
４０が圧縮される間パッドに伝達する。一般的に、この
素子は２５０−３２５℃で６３４０−９５４０ｋｇ／ｃ
ｍ2が加えられる。
【００１７】
【発明の効果】以上述べたごとく、本発明によれば、Ｔ
ＡＢに適した半導体素子のボンデイング方法が提供でき
る。
【図面の簡単な説明】
【図１】本発明の半導体集積回路装置の上面図である。
【図２】図１の半導体集積回路装置の底面図である。
【図３】図１の半導体集積回路装置の拡大断面図であ
る。
【図４】図１の半導体集積回路装置を含む本発明の装置
の断面図である。
【図５】図１−３のの半導体集積回路装置を形成する方
法を表すフローチャート図である。
【図６】本発明の方法により形成された半導体集積回路
装置の第１段階図である。
【図７】本発明の方法により形成された半導体集積回路
装置の第２段階図である。
【図８】本発明の方法により形成された半導体集積回路
装置の第３段階図である。
【符号の説明】
１０ ボンディング部材 １１ フレキシブル絶縁材料層（テープ） １２ 導電性フィンガ １３ 中央部 ２０ ボンディングパッド ２１ 導電性材料域 ２２ 第１金属層 ２３ 第２金属層 ２４ ホトレジスト層 ２５ ホトレジスト層 ３０ 孔 ４０ ボンディングパッド ４１ 半導体チップ ５０ テープにレーザドリルによる孔開け ５１ テープ表面の活性化 ５２ 無電界ニッケルメッキ ５３ 銅の電気メッキ ５４ ホトリソグラフィにより導電性フィンガパターン
の形成 ５５ 銅表面の活性化 ５６ 銅の電気メッキ ５７ 金の電気メッキ

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップ（４１）へボンディングす
    る方法において、 （ａ） 絶縁テープ（１１）を用意するステップと、 （ｂ） 前記絶縁テープ（１１）を貫通して、第１主表
    面から第２主表面へ貫通する孔（３０）を形成するステ
    ップ（図３）と、 （ｃ） 導電性材料が前記孔（３０）を貫通して、孔
    （３０）の端部で第２主表面上にボンディングパッド
    （２０）の第１アレイを形成し、第１主表面上に複数の
    導電性フィンガ（１２）をメッキするステップ（図１）
    と、 （ｄ） 前記ボンディングパッド（２０）の第１アレイ
    を、前記半導体チップ（４１）の表面に形成されたボン
    ディングパッド（４０）の第２アレイに電気的にボンデ
    ィングするステップと、 からなることを特徴とする半導体チップのボンディング
    方法。
  2. 【請求項２】 前記（ｂ）ステップにおいて、前記孔
    （３０）は、レーザドリルにより形成されることを特徴
    とする請求項１の方法。
  3. 【請求項３】 前記（ｃ）ステップの前に、 導電性材料の接着性をよくするために、絶縁性材料の表
    面をエッチングするステップを含むことを特徴とする請
    求項１の方法。
  4. 【請求項４】 前記エッチングステップの前に、前記絶
    縁材料を無電界メッキにより、主表面と孔（３０）の壁
    の表面に第１金属層（２２）を形成する（図６）ことを
    特徴とする請求項３の方法。
  5. 【請求項５】 前記第１金属層（２２）の層を形成した
    後、主表面と孔（３０）の壁に第１金属層の上に電気メ
    ッキにより第２金属層（２３）を形成する（図７）こと
    を特徴とする請求項４の方法。
  6. 【請求項６】 第２金属層（２３）を形成した後、少な
    くとも第１主表面と孔（３０）を貫通して、第２金属層
    の上に選択的に電気メッキにより第３金属層を形成する
    ことを特徴とする請求項４の方法
  7. 【請求項７】 第３金属層を選択的に電気メッキする前
    に、第２金属層を湿濡剤に曝すことを特徴とする請求項
    ６の方法。
  8. 【請求項８】 第１主表面と第２主表面を有するテープ
    （１１）と、 前記第１主表面上に形成された複数の導電性フィンガ
    （１２）と、 前記テープ（１１）を貫通して形成された孔（３０）の
    アレイと、 前記第１主表面から孔（３０）を貫通して伸び、第２主
    表面でボンディングパッド（２０）の第１アレイで終端
    するメッキされた導電性材料と、 前記ボンディングパッドの第１アレイに電気的及び機械
    的に結合されたボンディングパッド（４０）の第２アレ
    イを有する半導体チップ（４１）と、 からなることを特徴とする半導体集積回路装置。
  9. 【請求項９】 前記導電性フィンガとメッキされた導電
    性材料は、前記第１表面と前記孔（３０）の壁に形成さ
    れた無電界の層（２２）を含むことを特徴とする請求項
    ８の装置。
  10. 【請求項１０】 前記ボンディングパッドの第１アレイ
    は、孔（３０）を包囲して、第２主表面上に形成された
    領域を有することを特徴とする請求項８の装置。
JP5061405A 1992-03-04 1993-02-26 半導体チップボンディング用テープとその製造方法 Expired - Lifetime JP2823771B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US845898 1992-03-04
US07/845,898 US5355019A (en) 1992-03-04 1992-03-04 Devices with tape automated bonding

Publications (2)

Publication Number Publication Date
JPH0621142A true JPH0621142A (ja) 1994-01-28
JP2823771B2 JP2823771B2 (ja) 1998-11-11

Family

ID=25296360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5061405A Expired - Lifetime JP2823771B2 (ja) 1992-03-04 1993-02-26 半導体チップボンディング用テープとその製造方法

Country Status (5)

Country Link
US (1) US5355019A (ja)
EP (1) EP0559384A3 (ja)
JP (1) JP2823771B2 (ja)
KR (1) KR100288405B1 (ja)
TW (1) TW223182B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007053379A (ja) * 2005-08-17 2007-03-01 General Electric Co <Ge> パワー半導体パッケージングの方法および構造
JP2009141288A (ja) * 2007-12-11 2009-06-25 Mitsubishi Electric Corp 電力用半導体モジュール

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995028005A2 (en) * 1994-04-07 1995-10-19 Vlsi Technology, Inc. Staggered pad array
JP3484554B2 (ja) * 1995-02-28 2004-01-06 日本テキサス・インスツルメンツ株式会社 半導体装置
JP3404446B2 (ja) * 1996-04-24 2003-05-06 シャープ株式会社 テープキャリアパッケージ及びそのテープキャリアパッケージを備えた液晶表示装置
GB2312988A (en) * 1996-05-10 1997-11-12 Memory Corp Plc Connecting a semiconductor die to a carrier
US5753976A (en) * 1996-06-14 1998-05-19 Minnesota Mining And Manufacturing Company Multi-layer circuit having a via matrix interlayer connection
JP3050807B2 (ja) * 1996-06-19 2000-06-12 イビデン株式会社 多層プリント配線板
JP3050812B2 (ja) * 1996-08-05 2000-06-12 イビデン株式会社 多層プリント配線板
CN1059982C (zh) * 1997-08-28 2000-12-27 华通电脑股份有限公司 制造集成电路封装电路板的方法
JPH11238831A (ja) * 1997-12-16 1999-08-31 Shinko Electric Ind Co Ltd テープキャリア及びその製造方法
JP3846094B2 (ja) * 1998-03-17 2006-11-15 株式会社デンソー 半導体装置の製造方法
TW401632B (en) * 1998-03-26 2000-08-11 Fujitsu Ltd Resin molded semiconductor device and method of manufacturing semiconductor package
US7088002B2 (en) * 2000-12-18 2006-08-08 Intel Corporation Interconnect
US7030472B2 (en) * 2004-04-01 2006-04-18 Agere Systems Inc. Integrated circuit device having flexible leadframe
US7829386B2 (en) * 2005-08-17 2010-11-09 General Electric Company Power semiconductor packaging method and structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5353766A (en) * 1976-10-26 1978-05-16 Suwa Seikosha Kk Tape carrier tape
JPS5538051A (en) * 1978-09-11 1980-03-17 Fujitsu Ltd Through-hole forming method of resin film
JPH02215145A (ja) * 1989-02-16 1990-08-28 Furukawa Electric Co Ltd:The テープキャリアの製造方法
JPH03120735A (ja) * 1989-10-04 1991-05-22 Sumitomo Metal Mining Co Ltd 二層フィルムキャリアの製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2318592A (en) * 1940-02-24 1943-05-11 Du Pont Electrodeposition
US3269861A (en) * 1963-06-21 1966-08-30 Day Company Method for electroless copper plating
US3832769A (en) * 1971-05-26 1974-09-03 Minnesota Mining & Mfg Circuitry and method
US3791848A (en) * 1972-05-19 1974-02-12 Western Electric Co A method of improving the adherence of a metal deposit to a polyimide surface
US3868724A (en) * 1973-11-21 1975-02-25 Fairchild Camera Instr Co Multi-layer connecting structures for packaging semiconductor devices mounted on a flexible carrier
US4435740A (en) * 1981-10-30 1984-03-06 International Business Machines Corporation Electric circuit packaging member
JPS61111561A (ja) * 1984-10-05 1986-05-29 Fujitsu Ltd 半導体装置
GB8500906D0 (en) * 1985-01-15 1985-02-20 Prestwick Circuits Ltd Printed circuit boards
US4814855A (en) * 1986-04-29 1989-03-21 International Business Machines Corporation Balltape structure for tape automated bonding, multilayer packaging, universal chip interconnection and energy beam processes for manufacturing balltape
EP0293838A3 (en) * 1987-06-02 1989-09-06 Kabushiki Kaisha Toshiba Ic package for high-speed semiconductor integrated circuit device
US5089881A (en) * 1988-11-03 1992-02-18 Micro Substrates, Inc. Fine-pitch chip carrier
DE68929282T2 (de) * 1988-11-09 2001-06-07 Nitto Denko Corp., Ibaraki Leitersubstrat, Filmträger, Halbleiteranordnung mit dem Filmträger und Montagestruktur mit der Halbleiteranordnung
US5065228A (en) * 1989-04-04 1991-11-12 Olin Corporation G-TAB having particular through hole
US4976808A (en) * 1989-04-22 1990-12-11 Sumitomo Metal Mining Company Limited Process for removing a polyimide resin by dissolution
JP2753746B2 (ja) * 1989-11-06 1998-05-20 日本メクトロン株式会社 Ｉｃ搭載用可撓性回路基板及びその製造法
US5065227A (en) * 1990-06-04 1991-11-12 International Business Machines Corporation Integrated circuit packaging using flexible substrate
EP0489177A4 (en) * 1990-06-26 1993-06-09 Seiko Epson Corporation Semiconductor device and method of manufacturing the same
DE69118308T2 (de) * 1990-10-24 1996-08-08 Nippon Electric Co Verfahren zur Herstellung einer elektrischen Verbindung für eine integrierte Schaltung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5353766A (en) * 1976-10-26 1978-05-16 Suwa Seikosha Kk Tape carrier tape
JPS5538051A (en) * 1978-09-11 1980-03-17 Fujitsu Ltd Through-hole forming method of resin film
JPH02215145A (ja) * 1989-02-16 1990-08-28 Furukawa Electric Co Ltd:The テープキャリアの製造方法
JPH03120735A (ja) * 1989-10-04 1991-05-22 Sumitomo Metal Mining Co Ltd 二層フィルムキャリアの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007053379A (ja) * 2005-08-17 2007-03-01 General Electric Co <Ge> パワー半導体パッケージングの方法および構造
JP2009141288A (ja) * 2007-12-11 2009-06-25 Mitsubishi Electric Corp 電力用半導体モジュール

Also Published As

Publication number Publication date
KR100288405B1 (ko) 2001-05-02
EP0559384A2 (en) 1993-09-08
US5355019A (en) 1994-10-11
KR930020618A (ko) 1993-10-20
JP2823771B2 (ja) 1998-11-11
EP0559384A3 (en) 1993-10-20
TW223182B (ja) 1994-05-01

Similar Documents

Publication Publication Date Title
TWI402956B (zh) 基材之製造方法
JPH0621142A (ja) 半導体チップのボンディング方法と半導体集積回路装置
TWI384604B (zh) 具有穿透通孔與經連接至該穿透通孔的佈線之基材及其製造方法
US5837154A (en) Method of manufacturing double-sided circuit tape carrier
WO1991006977A1 (fr) Plaquette a circuits flexible pour le montage de circuits integres et procede de production de cette plaquette
JPH10335569A (ja) リードフレーム、その製造方法、半導体装置及びその製造方法
US4139434A (en) Method of making circuitry with bump contacts
JPH10125818A (ja) 半導体装置用基板並びに半導体装置及びそれらの製造方法
JPH02162746A (ja) 高密度集積回路の支持体とその製造方法
JP2984205B2 (ja) 異方導電フィルム
JP2984064B2 (ja) 異方導電フィルムの製造方法
JPH06347480A (ja) プローブ構造
JP3246959B2 (ja) バンプを備えた回路基板及びその製造法
JP2002198461A (ja) プラスチックパッケージ及びその製造方法
JP2003218151A (ja) 無電解メッキバンプの形成方法、半導体装置及びその製造方法
JPH1056261A (ja) ボールグリッドアレイ型パッケージにおけるスルーホール部又はフォトビア部のめっき処理方法
JPS6035543A (ja) 半導体装置の製造方法
JP2003273170A (ja) 両面配線テープキャリアの製造方法並びにこれを用いたテープキャリア
JPH1117059A (ja) ボールグリッドアレイ基板及びその連続体
JPH05325669A (ja) 異方導電フィルムの製造方法
JPH02129938A (ja) 配線基板およびその製法
JPH06308159A (ja) テストヘッド構造およびその製造方法
JPH0627141A (ja) 複合バンプ付テストヘッドを有するプローブ構造
JPH0712848A (ja) プローブ構造およびその製造方法
JP2001119132A (ja) フレキシブル配線板

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080904

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080904

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090904

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090904

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100904

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110904

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130904

Year of fee payment: 15

EXPY Cancellation because of completion of term