JPH0621382A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0621382A JPH0621382A JP4174361A JP17436192A JPH0621382A JP H0621382 A JPH0621382 A JP H0621382A JP 4174361 A JP4174361 A JP 4174361A JP 17436192 A JP17436192 A JP 17436192A JP H0621382 A JPH0621382 A JP H0621382A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- phosphosilicate glass
- forming
- glass film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 239000005360 phosphosilicate glass Substances 0.000 claims abstract description 35
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 34
- 239000011229 interlayer Substances 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 13
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract description 12
- 239000003990 capacitor Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 15
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 10
- 229910052698 phosphorus Inorganic materials 0.000 claims description 10
- 239000011574 phosphorus Substances 0.000 claims description 10
- 239000005368 silicate glass Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 7
- 238000002955 isolation Methods 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 239000013067 intermediate product Substances 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims 1
- 238000009413 insulation Methods 0.000 claims 1
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 8
- 239000005380 borophosphosilicate glass Substances 0.000 abstract 1
- 230000007547 defect Effects 0.000 abstract 1
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 2
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 種々の欠点のあるシリコン窒化膜を用いない
でスパッタキャパシタＤＲＡＭのノード電極を形成する
こと。 【構成】 シリコン酸化膜又はボロンリン珪酸ガラス膜
から成る層間膜７に容量コンタクト８を開孔した後、ノ
ード電極としての多結晶シリコン膜９を成膜し、リン珪
酸ガラス膜１０を成膜し、不要部分を除去し、ノード電
極形状に加工する。この上に多結晶シリコン膜１１を成
膜し、さらにこの上にリン珪酸ガラス膜１２を成膜し、
異方性エッチングにより不要部分を除去し、側壁部のみ
に残す。この上に多結晶シリコン膜１３を成膜し、異方
性エッチングにより多結晶シリコン膜９，１１，１３の
不要部分を除去し、次に弗酸を含む溶液でリン珪酸ガラ
ス膜１０，１２を除去する。これにより多重の円筒形電
極が形成される。
でスパッタキャパシタＤＲＡＭのノード電極を形成する
こと。 【構成】 シリコン酸化膜又はボロンリン珪酸ガラス膜
から成る層間膜７に容量コンタクト８を開孔した後、ノ
ード電極としての多結晶シリコン膜９を成膜し、リン珪
酸ガラス膜１０を成膜し、不要部分を除去し、ノード電
極形状に加工する。この上に多結晶シリコン膜１１を成
膜し、さらにこの上にリン珪酸ガラス膜１２を成膜し、
異方性エッチングにより不要部分を除去し、側壁部のみ
に残す。この上に多結晶シリコン膜１３を成膜し、異方
性エッチングにより多結晶シリコン膜９，１１，１３の
不要部分を除去し、次に弗酸を含む溶液でリン珪酸ガラ
ス膜１０，１２を除去する。これにより多重の円筒形電
極が形成される。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に、スタックキャパシタを有するＤＲＡＭの
ノード電極の形成方法に関する。
に関し、特に、スタックキャパシタを有するＤＲＡＭの
ノード電極の形成方法に関する。
【０００２】
【従来の技術】図９は従来の多重円筒型ノード電極を有
するスタックキャパシタＤＲＡＭのノード電極の形成方
法を説明するための図である。ｐ型シリコン基板１上に
素子分離酸化膜２、ゲート電極３、ビットコンタクト
５、ビット線６、層間絶縁膜１７、及びシリコン窒化膜
１９を形成し、これに容量コンタクト８を開孔し、多結
晶シリコン膜１８を中央にリン珪酸ガラス膜１０及び端
の方にシリコン酸化膜２０を残すように形成し、最後に
これらリン珪酸ガラス膜１０及びシリコン酸化膜２０を
除去することによって行われていた。ここでシリコン窒
化膜１９が用いられるのは、シリコン酸化膜２０を除去
する時に、層間絶縁膜１７がシリコン酸化膜から成る場
合、同時に除去されてしまうのを防ぐためである。
するスタックキャパシタＤＲＡＭのノード電極の形成方
法を説明するための図である。ｐ型シリコン基板１上に
素子分離酸化膜２、ゲート電極３、ビットコンタクト
５、ビット線６、層間絶縁膜１７、及びシリコン窒化膜
１９を形成し、これに容量コンタクト８を開孔し、多結
晶シリコン膜１８を中央にリン珪酸ガラス膜１０及び端
の方にシリコン酸化膜２０を残すように形成し、最後に
これらリン珪酸ガラス膜１０及びシリコン酸化膜２０を
除去することによって行われていた。ここでシリコン窒
化膜１９が用いられるのは、シリコン酸化膜２０を除去
する時に、層間絶縁膜１７がシリコン酸化膜から成る場
合、同時に除去されてしまうのを防ぐためである。
【０００３】
【発明が解決しようとする課題】この従来の方法では、
１）シリコン窒化膜は上記のように層間絶縁膜１７であ
るシリコン酸化膜１７のエッチングを防止するために使
用されるので、シリコン窒化膜にピンホールが存在する
とその目的が達せられず、２）シリコン窒化膜の応力に
より半導体基板に反りが生じるといった困難が生じる。
１）シリコン窒化膜は上記のように層間絶縁膜１７であ
るシリコン酸化膜１７のエッチングを防止するために使
用されるので、シリコン窒化膜にピンホールが存在する
とその目的が達せられず、２）シリコン窒化膜の応力に
より半導体基板に反りが生じるといった困難が生じる。
【０００４】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基体上に素子分離酸化膜、ゲート電
極、ビット線、及び層間絶縁膜を形成した中間製品に容
量コンタクトを開孔する工程と、第１の多、結晶シリコ
ン膜を形成する工程と、第１のリン珪酸ガラス膜を形成
する工程と、該第１のリン珪酸ガラス膜をノード電極形
状になるように不要部分を除去する工程と、第２の多結
晶シリコン膜を形成する工程と、第２のリン珪酸ガラス
膜を形成する工程と、該第２のリン珪酸ガラス膜を異方
性エッチングにより不要部分を除去する工程と、第３の
多結晶シリコン膜を形成する工程と、異方性エッチング
により前記第１の多結晶シリコン膜、第２の多結晶シリ
コン膜及び第３の多結晶シリコン膜の不要部分を除去し
前記不、要部分の除去された第１、第２のリン珪酸ガラ
ス膜及び前記層間絶縁膜を露出する工程と、弗酸を含む
溶液により前記露出された第１のリン珪酸ガラス膜及び
第２のリン珪酸ガラス膜を除去する工程とを有すること
を特徴とする。
造方法は、半導体基体上に素子分離酸化膜、ゲート電
極、ビット線、及び層間絶縁膜を形成した中間製品に容
量コンタクトを開孔する工程と、第１の多、結晶シリコ
ン膜を形成する工程と、第１のリン珪酸ガラス膜を形成
する工程と、該第１のリン珪酸ガラス膜をノード電極形
状になるように不要部分を除去する工程と、第２の多結
晶シリコン膜を形成する工程と、第２のリン珪酸ガラス
膜を形成する工程と、該第２のリン珪酸ガラス膜を異方
性エッチングにより不要部分を除去する工程と、第３の
多結晶シリコン膜を形成する工程と、異方性エッチング
により前記第１の多結晶シリコン膜、第２の多結晶シリ
コン膜及び第３の多結晶シリコン膜の不要部分を除去し
前記不、要部分の除去された第１、第２のリン珪酸ガラ
ス膜及び前記層間絶縁膜を露出する工程と、弗酸を含む
溶液により前記露出された第１のリン珪酸ガラス膜及び
第２のリン珪酸ガラス膜を除去する工程とを有すること
を特徴とする。
【０００５】
【実施例】実施例１ 図１ないし図４は、本発明の一実
施例であるの半導体装置の製造工程に於ける試料の断面
を示す図である。まず図１に示すように、Ｐ型シリコン
基板１の上に選択酸化法による素子分離酸化膜２を約３
０００オングストロームの厚さで形成し、次にゲート酸
化を行った後にリンを含む多結晶シリコン膜を化学的気
相成長法により約２０００オングストロームの厚さで成
膜し、ホトリソグラフィ技術を用いて不要部分を除去
し、ゲート電極３を形成する。次に化学的気相成長法に
よりシリコン酸化膜１０００オングストローム及びボロ
ンリン珪酸ガラス膜３０００オングストロームから成る
層間絶縁膜４を形成し、ホトリソグラフィ技術及びエッ
チング法によりビットコンタクト５を開孔し、次に、リ
ンを含む多結晶シリコン、タングステンシリサイドを順
次成膜し、ホトリソグラフィ技術を用いて不要部分を除
去し、ビット線６を形成する。次に、珪酸ガラス及びリ
ンとボロンを含む珪酸ガラスから成る層間絶縁膜７を形
成し、容量コンタクト８を開孔する。以上は従来の方法
と同じである。
施例であるの半導体装置の製造工程に於ける試料の断面
を示す図である。まず図１に示すように、Ｐ型シリコン
基板１の上に選択酸化法による素子分離酸化膜２を約３
０００オングストロームの厚さで形成し、次にゲート酸
化を行った後にリンを含む多結晶シリコン膜を化学的気
相成長法により約２０００オングストロームの厚さで成
膜し、ホトリソグラフィ技術を用いて不要部分を除去
し、ゲート電極３を形成する。次に化学的気相成長法に
よりシリコン酸化膜１０００オングストローム及びボロ
ンリン珪酸ガラス膜３０００オングストロームから成る
層間絶縁膜４を形成し、ホトリソグラフィ技術及びエッ
チング法によりビットコンタクト５を開孔し、次に、リ
ンを含む多結晶シリコン、タングステンシリサイドを順
次成膜し、ホトリソグラフィ技術を用いて不要部分を除
去し、ビット線６を形成する。次に、珪酸ガラス及びリ
ンとボロンを含む珪酸ガラスから成る層間絶縁膜７を形
成し、容量コンタクト８を開孔する。以上は従来の方法
と同じである。
【０００６】次にリンを含む多結晶シリコン膜９を約１
０００オングストロームの厚さで成膜し、次に化学的気
相成長法によりリン珪酸ガラス膜を約８０００オングス
トロームの厚さで成膜し、ホトリソグラフィ技術を用い
て、ノード電極形状のリン珪酸ガラス膜１０になるよう
不要部分を除去する。次にリンを含む多結晶シリコン膜
１１を化学的気相成長法により約１０００オングストロ
ームの厚さで成膜し、その上にリン珪酸ガラス膜を化学
的気相成長法により約１０００オングストロームの厚さ
で成膜し、異方性エッチングにより不要部分を除去し、
下地段差の側壁部にリン珪酸ガラス膜１２を残す。次に
リンを含む多結晶シリコン膜１３を化学的気相成長法に
より約１０００オングストロームの厚さで成膜する。
０００オングストロームの厚さで成膜し、次に化学的気
相成長法によりリン珪酸ガラス膜を約８０００オングス
トロームの厚さで成膜し、ホトリソグラフィ技術を用い
て、ノード電極形状のリン珪酸ガラス膜１０になるよう
不要部分を除去する。次にリンを含む多結晶シリコン膜
１１を化学的気相成長法により約１０００オングストロ
ームの厚さで成膜し、その上にリン珪酸ガラス膜を化学
的気相成長法により約１０００オングストロームの厚さ
で成膜し、異方性エッチングにより不要部分を除去し、
下地段差の側壁部にリン珪酸ガラス膜１２を残す。次に
リンを含む多結晶シリコン膜１３を化学的気相成長法に
より約１０００オングストロームの厚さで成膜する。
【０００７】次に図２に示すように、異方性エッチング
により多結晶シリコン膜９，１１，及び１３の不要部分
を除去し、リン珪酸ガラス１０，１２、層間膜７を露出
させる。
により多結晶シリコン膜９，１１，及び１３の不要部分
を除去し、リン珪酸ガラス１０，１２、層間膜７を露出
させる。
【０００８】次に図３に示すように弗酸を含む溶液によ
り、リン珪酸ガラス１０，１２を全て除去する。このと
き層間膜７も一部除去されるがリン珪酸ガラスに比べ、
珪酸ガラス、リンとボロンを含む珪酸ガラスは弗酸に対
するエッチング速度が約１／７程度と遅いため、層間膜
７の除去量は少ない。これにより二重の円筒形のノード
電極が形成される。
り、リン珪酸ガラス１０，１２を全て除去する。このと
き層間膜７も一部除去されるがリン珪酸ガラスに比べ、
珪酸ガラス、リンとボロンを含む珪酸ガラスは弗酸に対
するエッチング速度が約１／７程度と遅いため、層間膜
７の除去量は少ない。これにより二重の円筒形のノード
電極が形成される。
【０００９】この後図４に示すように、太い線で示した
容量絶縁膜１４、容量プレート１５、層間絶縁膜１６を
形成し、ＤＲＡＭのメモリセルを形成する。
容量絶縁膜１４、容量プレート１５、層間絶縁膜１６を
形成し、ＤＲＡＭのメモリセルを形成する。
【００１０】実施例２ 図５ないし図８は、本発明の他
の実施例である半導体装置の製造工程に於ける試料の断
面を示す図である。まず図５に示すように、Ｐ型シリコ
ン基板１の上に素子分離酸化膜２を形成し、ゲート電極
３を形成し、層間絶縁膜４を形成し、ビットコンタクト
５を開孔し、ビット線６を形成し、層間絶縁膜７を形成
するまでは実施例１に於けると同時に従来におけると同
じである。
の実施例である半導体装置の製造工程に於ける試料の断
面を示す図である。まず図５に示すように、Ｐ型シリコ
ン基板１の上に素子分離酸化膜２を形成し、ゲート電極
３を形成し、層間絶縁膜４を形成し、ビットコンタクト
５を開孔し、ビット線６を形成し、層間絶縁膜７を形成
するまでは実施例１に於けると同時に従来におけると同
じである。
【００１１】次に実施例１とは異ってリン珪酸ガラス膜
７ｂを形成し、その後容量コンタクト８を開孔する。そ
の後リン珪酸ガラス膜１２を形成する所まで図１の場合
と同じであり、又次の図６に示す工程も図２に示す工程
と同じである。
７ｂを形成し、その後容量コンタクト８を開孔する。そ
の後リン珪酸ガラス膜１２を形成する所まで図１の場合
と同じであり、又次の図６に示す工程も図２に示す工程
と同じである。
【００１２】続く図７に示す工程は、順序そのものは同
じであるが、リン珪酸ガラス膜１０と１２を弗酸を含む
溶液で除去する工程において同時に本実施例で付加した
リン珪酸ガラス膜７ｂ（図６）が完全に除去される。し
たがって図８の容量絶縁膜１４の形状が示すように、多
結晶シリコン膜９の水平部分の下部もノード電極として
用いられることになり、容量値が増大する。
じであるが、リン珪酸ガラス膜１０と１２を弗酸を含む
溶液で除去する工程において同時に本実施例で付加した
リン珪酸ガラス膜７ｂ（図６）が完全に除去される。し
たがって図８の容量絶縁膜１４の形状が示すように、多
結晶シリコン膜９の水平部分の下部もノード電極として
用いられることになり、容量値が増大する。
【００１３】実施例３ 本実施例が実施例１，２とこと
なる点は、リン珪酸ガラス１２をリンを含む多結晶シリ
コンの熱酸化によって行う所にある。実施例１，２にお
いてはリン珪酸ガラスは化学的気相成長法で成膜してい
るが、この場合被覆性が段差パターンの上部と側壁部で
１：０．５程度と悪いため、側壁部にのみリン珪酸ガラ
スを残す異方性エッチングの効率が良くない。本実施例
ではこの欠点が解決された。
なる点は、リン珪酸ガラス１２をリンを含む多結晶シリ
コンの熱酸化によって行う所にある。実施例１，２にお
いてはリン珪酸ガラスは化学的気相成長法で成膜してい
るが、この場合被覆性が段差パターンの上部と側壁部で
１：０．５程度と悪いため、側壁部にのみリン珪酸ガラ
スを残す異方性エッチングの効率が良くない。本実施例
ではこの欠点が解決された。
【００１４】
【発明の効果】以上説明したように、多重円筒型のノー
ド電極を形成するにあたり、シリコン窒化膜を用いない
ので、シリコン窒化膜の存在によるピンホールや応力に
よる反りの問題点が解決される。
ド電極を形成するにあたり、シリコン窒化膜を用いない
ので、シリコン窒化膜の存在によるピンホールや応力に
よる反りの問題点が解決される。
【図１】本発明の第１の実施例の製造工程における多結
晶シリコン膜の最終の膜を形成し終わった状態を示す
図。
晶シリコン膜の最終の膜を形成し終わった状態を示す
図。
【図２】本発明の図１の状態に続いて、多結晶シリコン
膜の不要部を除去した図。
膜の不要部を除去した図。
【図３】本発明の図２の状態に続いて、リン珪酸ガラス
膜を除去してノード電極を形成したた図。
膜を除去してノード電極を形成したた図。
【図４】本発明の図３の状態に続いて、ＤＲＡＭのメモ
リセルを形成した断面図。
リセルを形成した断面図。
【図５】本発明の第２の実施例の製造工程における多結
晶シリコン膜の最終の膜を形成し終わった状態を示す断
面図。
晶シリコン膜の最終の膜を形成し終わった状態を示す断
面図。
【図６】本発明の図５の状態に続いて、多結晶シリコン
膜不要部を除去した断面図。
膜不要部を除去した断面図。
【図７】本発明の図６の状態に続いて、リン珪酸ガラス
膜を除去してノード電極を形成した断面図。
膜を除去してノード電極を形成した断面図。
【図８】本発明の図７の状態に続いて、ＤＲＡＭのメモ
リセルを形成した断面図。
リセルを形成した断面図。
【図９】従来例の製造工程に於ける多結晶シリコン膜の
不要部を除去した断面図。
不要部を除去した断面図。
１ ｐ型シリコン基板 ２ 素子分離酸化膜 ３ ゲート電極 ４ 層間絶縁膜 ５ ビットコンタクト ６ ビット線 ７ 層間絶縁膜 ８ 容量コンタクト ９ 多結晶シリコン膜 １０ リン珪酸ガラス膜 １１ 多結晶シリコン膜 １２ リン珪酸ガラス膜 １３ 多結晶シリコン膜 １４ 容量絶縁膜 １５ 容量プレート １６ 層間絶縁膜 １７ 層間絶縁物 １８ 多結晶シリコン膜 １９ シリコン窒化膜 ２０ シリコン酸化膜
Claims (4)
- 【請求項１】 半導体基体上に素子分離酸化膜、ゲート
電極、ビット線、及び層間絶縁膜を形成した中間製品に
容量コンタクトを開孔する工程と、第１の多結晶シリコ
ン膜を形成する工程と、第１のリン珪酸ガラス膜を形成
する工程と、該第１のリン珪酸ガラス膜をノード電極形
状になるように不要部分を除去する工程と、第２の多結
晶シリコン膜を形成する工程と、第２のリン珪酸ガラス
膜を形成する工程と、該第２のリン珪酸ガラス膜を異方
性エッチングにより不要部分を除去する工程と、第３の
多結晶シリコン膜を形成する工程と、異方性エッチング
により前記第１の多結晶シリコン膜、第２の多結晶シリ
コン膜及び第３の多結晶シリコン膜の不要部分を除去し
前記不、要部分の除去された第１、第２のリン珪酸ガラ
ス膜及び前記層間絶縁膜を露出する工程と、弗酸を含む
溶液により前記露出された第１のリン珪酸ガラス膜及び
第２のリン珪酸ガラス膜を除去する工程とを有すること
を特徴とする、半導体装置の製造方法。 - 【請求項２】 中間製品に容量コンタクトを開孔する工
程の前に、第４のリン珪酸ガラス膜を形成する工程を有
することを特徴とする請求項１記載の半導体装置の製造
方法。 - 【請求項３】 第２の多結晶シリコン膜に不純物として
リンを導入し、第２のリン珪酸ガラス膜を熱酸化により
形成することを特徴とする請求項１及び請求項２記載の
半導体装置の製造方法。 - 【請求項４】 第２のリン珪酸ガラス膜を形成し異方性
エッチングにより不要部分を除去する工程を、所望の回
数繰り返す事を特徴とする請求項１、請求項２及び請求
項３記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4174361A JP3061946B2 (ja) | 1992-07-01 | 1992-07-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4174361A JP3061946B2 (ja) | 1992-07-01 | 1992-07-01 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0621382A true JPH0621382A (ja) | 1994-01-28 |
| JP3061946B2 JP3061946B2 (ja) | 2000-07-10 |
Family
ID=15977284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4174361A Expired - Fee Related JP3061946B2 (ja) | 1992-07-01 | 1992-07-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3061946B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09199680A (ja) * | 1996-01-17 | 1997-07-31 | Nec Corp | 半導体装置およびその製造方法 |
| US5856220A (en) * | 1996-02-08 | 1999-01-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for fabricating a double wall tub shaped capacitor |
| US5905281A (en) * | 1998-01-26 | 1999-05-18 | Texas Instruments-Acer Incorporated | Draw cell with a fork-shaped capacitor |
| US5953608A (en) * | 1996-07-04 | 1999-09-14 | Nec Corporation | Method of forming a DRAM stacked capacitor using an etch blocking film of silicon oxide |
| KR100232204B1 (ko) * | 1996-11-12 | 1999-12-01 | 김영환 | 커패시터 구조 및 제조 방법 |
| US6005269A (en) * | 1998-02-19 | 1999-12-21 | Texas Instruments - Acer Incorporated | DRAM cell with a double-crown shaped capacitor |
| US6084261A (en) * | 1998-01-26 | 2000-07-04 | Wu; Shye-Lin | DRAM cell with a fork-shaped capacitor |
| US6097053A (en) * | 1996-08-22 | 2000-08-01 | Nec Corporation | Semiconductor device having a multi-wall cylindrical capacitor |
| US8176778B2 (en) | 2005-07-11 | 2012-05-15 | Siemens Aktiengesellschaft | Capacitive level sensor with a plurality of segments comprising each a capacitor and a circuit |
-
1992
- 1992-07-01 JP JP4174361A patent/JP3061946B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09199680A (ja) * | 1996-01-17 | 1997-07-31 | Nec Corp | 半導体装置およびその製造方法 |
| US5856220A (en) * | 1996-02-08 | 1999-01-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for fabricating a double wall tub shaped capacitor |
| US5953608A (en) * | 1996-07-04 | 1999-09-14 | Nec Corporation | Method of forming a DRAM stacked capacitor using an etch blocking film of silicon oxide |
| US6097053A (en) * | 1996-08-22 | 2000-08-01 | Nec Corporation | Semiconductor device having a multi-wall cylindrical capacitor |
| KR100232204B1 (ko) * | 1996-11-12 | 1999-12-01 | 김영환 | 커패시터 구조 및 제조 방법 |
| US5905281A (en) * | 1998-01-26 | 1999-05-18 | Texas Instruments-Acer Incorporated | Draw cell with a fork-shaped capacitor |
| US6084261A (en) * | 1998-01-26 | 2000-07-04 | Wu; Shye-Lin | DRAM cell with a fork-shaped capacitor |
| US6005269A (en) * | 1998-02-19 | 1999-12-21 | Texas Instruments - Acer Incorporated | DRAM cell with a double-crown shaped capacitor |
| US8176778B2 (en) | 2005-07-11 | 2012-05-15 | Siemens Aktiengesellschaft | Capacitive level sensor with a plurality of segments comprising each a capacitor and a circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3061946B2 (ja) | 2000-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8580666B2 (en) | Methods of forming conductive contacts | |
| KR100418573B1 (ko) | 반도체소자의 제조 방법 | |
| JP2930016B2 (ja) | 半導体装置の製造方法 | |
| JPH08340093A (ja) | 極薄スタック・キャパシタ構造 | |
| JP3222944B2 (ja) | Ｄｒａｍセルのキャパシタの製造方法 | |
| US5656529A (en) | Method for manufacturing highly-integrated capacitor | |
| JPH09232540A (ja) | 半導体装置の製造方法 | |
| JP2000216356A (ja) | 半導体装置およびその製造方法 | |
| JP2741672B2 (ja) | スタック形ｄｒａｍセルのキャパシタ製造方法 | |
| EP0305055B1 (en) | Method of manufacturing a semiconductor device | |
| JP3061946B2 (ja) | 半導体装置の製造方法 | |
| JPH04317358A (ja) | 半導体装置の製造方法 | |
| JP2670288B2 (ja) | 半導体装置の製造方法 | |
| JPH04264767A (ja) | 半導体装置及びその製造方法 | |
| JP2001053251A (ja) | 半導体装置の製造方法 | |
| US20010024862A1 (en) | Method for forming a lower electrode by using an electroplating method | |
| JPH0629463A (ja) | 半導体素子の製造方法 | |
| JP2526770B2 (ja) | 半導体メモリセルの製造方法 | |
| KR100541374B1 (ko) | 백금 하부전극을 구비하는 캐패시터 제조 방법 | |
| JP2956234B2 (ja) | 半導体メモリ装置とその製造方法 | |
| KR100353807B1 (ko) | 고유전체 캐패시터의 하부전극 형성방법 | |
| JPH05299579A (ja) | 半導体装置の製造方法 | |
| JPH06236972A (ja) | 層間絶縁膜の形成方法 | |
| JPH0964297A (ja) | 半導体装置の製造方法 | |
| JPH0563152A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990210 |
|
| LAPS | Cancellation because of no payment of annual fees |