JPH0621431A - メサ型半導体素子及びその製造方法 - Google Patents
メサ型半導体素子及びその製造方法Info
- Publication number
- JPH0621431A JPH0621431A JP40768590A JP40768590A JPH0621431A JP H0621431 A JPH0621431 A JP H0621431A JP 40768590 A JP40768590 A JP 40768590A JP 40768590 A JP40768590 A JP 40768590A JP H0621431 A JPH0621431 A JP H0621431A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrode
- brazing material
- local
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 238000005219 brazing Methods 0.000 claims abstract description 24
- 239000000463 material Substances 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 9
- 230000002265 prevention Effects 0.000 claims description 6
- 230000008018 melting Effects 0.000 claims description 3
- 238000002844 melting Methods 0.000 claims description 3
- 238000005453 pelletization Methods 0.000 claims description 2
- 239000008188 pellet Substances 0.000 abstract description 12
- 239000007772 electrode material Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 230000003449 preventive effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000012850 discrimination method Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】本発明は、基板の両面の第１電極部，第２電極
部の形状を異ならせる事により、ペレット選別を容易に
行うことができ、作業性を向上できることを最も主要な
特徴とする。 【構成】両面に第１導電型の高濃度領域，第２導電型の
高濃度領域を夫々形成した第１導電型の半導体基板と、
この半導体基板の両面に夫々形成された互いに形状の異
なる第１・第２電極部とを具備することを特徴とするメ
サ型半導体素子およびその製造方法。
部の形状を異ならせる事により、ペレット選別を容易に
行うことができ、作業性を向上できることを最も主要な
特徴とする。 【構成】両面に第１導電型の高濃度領域，第２導電型の
高濃度領域を夫々形成した第１導電型の半導体基板と、
この半導体基板の両面に夫々形成された互いに形状の異
なる第１・第２電極部とを具備することを特徴とするメ
サ型半導体素子およびその製造方法。
Description
【０００１】
【産業上の利用分野】本発明は、特にＳＲ複合回路装置
（ＳＴＡＣＫ）に使用されるメサ型半導体素子の製造方
法に関する。
（ＳＴＡＣＫ）に使用されるメサ型半導体素子の製造方
法に関する。
【０００２】
【従来の技術】従来、メサ型半導体素子（ペレット）の
製造は、例えばＮ型のウェハの両面に夫々ドナー，アク
セプター不純物を全面拡散し、その上にメッキあるいは
蒸着にて局部電極を形成し、その上に外部電極との接続
のためにろう材を浸漬法等により形成し、更にろう材を
含めた電極をマスクしながらエッチングによりペレット
化することにより形成していた。
製造は、例えばＮ型のウェハの両面に夫々ドナー，アク
セプター不純物を全面拡散し、その上にメッキあるいは
蒸着にて局部電極を形成し、その上に外部電極との接続
のためにろう材を浸漬法等により形成し、更にろう材を
含めた電極をマスクしながらエッチングによりペレット
化することにより形成していた。
【０００３】ところで、こうして得られたペレットの判
別は、従来目視あるいは電気的特性により行なわれてい
るのが一般的であるが、電気的特性特性による判別方法
は量産的でないため、目視による判別が主流である。
別は、従来目視あるいは電気的特性により行なわれてい
るのが一般的であるが、電気的特性特性による判別方法
は量産的でないため、目視による判別が主流である。
【０００４】
【発明が解決しようとする課題】しかし、従来の半導体
素子においては、基板表裏に形成された局部電極の形状
が同一であるため、その後のエッチング工程において片
面からの選択エッチング等の工夫を用いても上から見る
と同一形状になり、表裏の選別が難しい。従って、複合
回路半導体装置例えば整流ブリッジ等を作る場合、回路
通りペレットを並べるのに時間がかかったり、不良が多
発する場合があった。
素子においては、基板表裏に形成された局部電極の形状
が同一であるため、その後のエッチング工程において片
面からの選択エッチング等の工夫を用いても上から見る
と同一形状になり、表裏の選別が難しい。従って、複合
回路半導体装置例えば整流ブリッジ等を作る場合、回路
通りペレットを並べるのに時間がかかったり、不良が多
発する場合があった。
【０００５】本発明は上記事情に鑑みてなされたもの
で、基板の両面の第１電極部，第２電極部の形状を異な
らせることにより、ペレット選別を容易に行うことがで
き、作業性を向上しうるメサ型半導体素子及びその製造
方法を提供することを目的とする。
で、基板の両面の第１電極部，第２電極部の形状を異な
らせることにより、ペレット選別を容易に行うことがで
き、作業性を向上しうるメサ型半導体素子及びその製造
方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】本願第１の発明は、両面
に第１導電型の高濃度領域，第２導電型の高濃度領域を
夫々形成した第１導電型の半導体基板と、この半導体基
板の両面に夫々形成された互いに形状の異なる第１・第
２電極部とを具備することを特徴とするメサ型半導体素
子である。
に第１導電型の高濃度領域，第２導電型の高濃度領域を
夫々形成した第１導電型の半導体基板と、この半導体基
板の両面に夫々形成された互いに形状の異なる第１・第
２電極部とを具備することを特徴とするメサ型半導体素
子である。
【０００７】本願第２の発明は、第１導電型の半導体基
板の両面に夫々第１導電型の高濃度領域，第２導電型の
高濃度領域を形成する工程と、前記基板の両面に夫々局
部電極を選択的に形成する工程と、これらの局部電極上
にろう材を溶融，形成し第１電極部，第２電極部を形成
する工程と、前記基板裏面側の局部電極及びろう材を覆
うエッチング防止層を形成する工程と、前記基板の等方
性エッチングを基板裏面側の高濃度領域の直前まで行う
工程と、露出する基板表面のろう材を再度溶融する工程
と、前記エッチング防止層を除去した後ペレット化する
工程とを具備する事を特徴とするメサ型半導体素子の製
造方法である。
板の両面に夫々第１導電型の高濃度領域，第２導電型の
高濃度領域を形成する工程と、前記基板の両面に夫々局
部電極を選択的に形成する工程と、これらの局部電極上
にろう材を溶融，形成し第１電極部，第２電極部を形成
する工程と、前記基板裏面側の局部電極及びろう材を覆
うエッチング防止層を形成する工程と、前記基板の等方
性エッチングを基板裏面側の高濃度領域の直前まで行う
工程と、露出する基板表面のろう材を再度溶融する工程
と、前記エッチング防止層を除去した後ペレット化する
工程とを具備する事を特徴とするメサ型半導体素子の製
造方法である。
【０００８】
【作用】本願第１の発明によれば、基板の両面の電極部
の形状が異なる構成となっているため、ペレット選別を
用意に行うことができ、作業性を向上できる。
の形状が異なる構成となっているため、ペレット選別を
用意に行うことができ、作業性を向上できる。
【０００９】本願第２の発明によれば、基板上に局部電
極を介して形成したろう材を段階的に溶融して基板裏面
側のろう材の形状と異ならせ、これにより第１電極部と
第２電極部の形状を異ならせるため、本願第１発明と同
様、ペレット選別を容易に行って作業性を向上できる。
極を介して形成したろう材を段階的に溶融して基板裏面
側のろう材の形状と異ならせ、これにより第１電極部と
第２電極部の形状を異ならせるため、本願第１発明と同
様、ペレット選別を容易に行って作業性を向上できる。
【００１０】
【実施例】以下、本発明の一実施例に係るメサ型半導体
素子を製造方法を併記しつつを図１及び図２を参照して
説明する。
素子を製造方法を併記しつつを図１及び図２を参照して
説明する。
【００１１】まず、例えばＮ型のシリコン基板１の表面
にｎ型不純物を拡散して高濃度領域（Ｎ+ 型領域）２を
形成した後、前記基板１の裏面にｐ型不純物を拡散して
高濃度領域（Ｐ+ 型領域）３を形成した。次に、前記基
板１の両面にメッキあるいは蒸着により電極材料を形成
した後、写真蝕刻法によりこれらの電極材料上にレジス
トパターン４を形成した。つづいて、このレジストパタ
ーン４をマスクとして前記電極材料を選択的にエッチン
グ除去し、基板１の表面，裏面に夫々局部電極5a，5bを
形成した（図１（Ａ）図示）。
にｎ型不純物を拡散して高濃度領域（Ｎ+ 型領域）２を
形成した後、前記基板１の裏面にｐ型不純物を拡散して
高濃度領域（Ｐ+ 型領域）３を形成した。次に、前記基
板１の両面にメッキあるいは蒸着により電極材料を形成
した後、写真蝕刻法によりこれらの電極材料上にレジス
トパターン４を形成した。つづいて、このレジストパタ
ーン４をマスクとして前記電極材料を選択的にエッチン
グ除去し、基板１の表面，裏面に夫々局部電極5a，5bを
形成した（図１（Ａ）図示）。
【００１２】次に、前記レジストパターン４を剥離した
後、前記基板１表面の局部電極5a上にろう材6aを、前記
基板１裏面の局部電極5b上にろう材6bを夫々例えば浸漬
法等により形成し（図１（Ｂ）図示）。なお、同図
（Ｂ）において、局部電極5a及びろう材6aを総称して第
１電極部７と呼び、局部電極5b及びろう材6bを総称して
第２電極部８と呼ぶ。つづいて、前記基板１の裏面側
に、局部電極5b，ろう材6bを覆うようなエッチング防止
層９を形成した。次いで、基板表面側の第１電極部７を
マスクとして前記基板１を等方的にエッチングした。但
し、このエッチングは、基板１裏面のＰ+ 型領域３に到
達する直前で停止させた。また、この際、露出する局部
電極5a及びろう材6aも若干エッチングされた（図１
（Ｃ）図示）。
後、前記基板１表面の局部電極5a上にろう材6aを、前記
基板１裏面の局部電極5b上にろう材6bを夫々例えば浸漬
法等により形成し（図１（Ｂ）図示）。なお、同図
（Ｂ）において、局部電極5a及びろう材6aを総称して第
１電極部７と呼び、局部電極5b及びろう材6bを総称して
第２電極部８と呼ぶ。つづいて、前記基板１の裏面側
に、局部電極5b，ろう材6bを覆うようなエッチング防止
層９を形成した。次いで、基板表面側の第１電極部７を
マスクとして前記基板１を等方的にエッチングした。但
し、このエッチングは、基板１裏面のＰ+ 型領域３に到
達する直前で停止させた。また、この際、露出する局部
電極5a及びろう材6aも若干エッチングされた（図１
（Ｃ）図示）。
【００１３】次に、前記エッチング防止層９を除去した
後、前記第１電極部７のろう材6aを再度溶融させ、その
下端面を下部の局部電極5aと同じ形状にした（図１
（Ｄ）図示）。その結果、基板表面の第１電極部７の形
状と基板裏面の第２電極部８の形状が異なった。この
後、前記基板１をエッチングしたラインに沿ってダイシ
ングし、図２（Ａ），（Ｂ）に示すペレットを得た。但
し、同図（Ａ）は同図（Ｂ）の平面図である。
後、前記第１電極部７のろう材6aを再度溶融させ、その
下端面を下部の局部電極5aと同じ形状にした（図１
（Ｄ）図示）。その結果、基板表面の第１電極部７の形
状と基板裏面の第２電極部８の形状が異なった。この
後、前記基板１をエッチングしたラインに沿ってダイシ
ングし、図２（Ａ），（Ｂ）に示すペレットを得た。但
し、同図（Ａ）は同図（Ｂ）の平面図である。
【００１４】しかして、こうした本発明方法によれば、
図１（Ｂ）のように基板１の表裏にろう材の溶融により
第１電極部７，第２電極部８を夫々形成した後、基板裏
面をエッチング防止層９でマスクした状態で基板表面側
のみを等方的にエッチングし、更に前記第１電極部７の
ろう材6aを再度溶融させるため、最終的に図２に示すよ
うに第１電極部７を第２電極部８の形状よりも小さいペ
レットを得ることができた。したがって、第１電極部７
側と第２電極部側を目視により容易に見分けられため、
従来と比べてペレット選別を容易に行うことができる。
その結果、振動機等にかけることにより所望の極性を所
望の位置に配置でき、作業性を著しく向上できる。
図１（Ｂ）のように基板１の表裏にろう材の溶融により
第１電極部７，第２電極部８を夫々形成した後、基板裏
面をエッチング防止層９でマスクした状態で基板表面側
のみを等方的にエッチングし、更に前記第１電極部７の
ろう材6aを再度溶融させるため、最終的に図２に示すよ
うに第１電極部７を第２電極部８の形状よりも小さいペ
レットを得ることができた。したがって、第１電極部７
側と第２電極部側を目視により容易に見分けられため、
従来と比べてペレット選別を容易に行うことができる。
その結果、振動機等にかけることにより所望の極性を所
望の位置に配置でき、作業性を著しく向上できる。
【００１５】また、上記実施例に係るメサ型半導体素子
によれば、基板表裏の第１電極部７，第２電極部８の形
状が異なった構成となっているため、上述したようにペ
レットの選別が容易で、作業性の向上を図る事ができ
る。
によれば、基板表裏の第１電極部７，第２電極部８の形
状が異なった構成となっているため、上述したようにペ
レットの選別が容易で、作業性の向上を図る事ができ
る。
【００１６】なお、本発明に係る半導体素子は、図２に
示したような構成のものに限らず、例えば図３（Ａ），
（Ｂ）に示す如く平面形状が四角形のプレーナ型の半導
体素子、あるいは図４（Ａ），（Ｂ）に示す如く平面形
状が六角形状の半導体素子、あるいは外部電極との接続
の為のろう材が浸漬されていないものでもよい。但し、
図３（Ｂ）は図３（Ａ）の平面図、図４（Ｂ）は図４
（Ａ）の平面図である。
示したような構成のものに限らず、例えば図３（Ａ），
（Ｂ）に示す如く平面形状が四角形のプレーナ型の半導
体素子、あるいは図４（Ａ），（Ｂ）に示す如く平面形
状が六角形状の半導体素子、あるいは外部電極との接続
の為のろう材が浸漬されていないものでもよい。但し、
図３（Ｂ）は図３（Ａ）の平面図、図４（Ｂ）は図４
（Ａ）の平面図である。
【００１７】
【発明の効果】以上詳述した如く本発明によれば、基板
の両面の第１電極部，第２電極部の形状を異ならせる事
により、ペレット選別を容易に行うことができ、作業性
を向上しうるメサ型半導体素子及びその製造方法を提供
できる。
の両面の第１電極部，第２電極部の形状を異ならせる事
により、ペレット選別を容易に行うことができ、作業性
を向上しうるメサ型半導体素子及びその製造方法を提供
できる。
【図１】本発明に係るメサ型半導体素子の製造方法を工
程順に示す断面図。
程順に示す断面図。
【図２】本発明に係るメサ型半導体素子の説明図。
【図３】本発明の他の実施例に係る半導体素子の説明
図。
図。
【図４】本発明の他の実施例に係る半導体素子の説明
図。
図。
１…Ｎ型のシリコン基板、２…Ｎ+ 型領域、３…Ｐ+ 型
領域、４…レジスト、5a，5b…分極電極、6a，6b…ろう
材、７…第１電極部、８…第２電極部、９…エッチング
防止層。
領域、４…レジスト、5a，5b…分極電極、6a，6b…ろう
材、７…第１電極部、８…第２電極部、９…エッチング
防止層。
Claims (2)
- 【請求項１】 両面に第１導電型の高濃度領域，第２導
電型の高濃度領域を夫々形成した第１導電型の半導体基
板と、この半導体基板の両面に夫々形成された互いに形
状の異なる第１・第２電極部とを具備することを特徴と
するメサ型半導体素子。 - 【請求項２】 第１導電型の半導体基板の両面に夫々第
１導電型の高濃度領域，第２導電型の高濃度領域を形成
する工程と、前記基板の両面に夫々局部電極を選択的に
形成する工程と、これらの局部電極上にろう材を溶融，
形成し第１電極部，第２電極部を形成する工程と、前記
基板裏面側の局部電極及びろう材を覆うエッチング防止
層を形成する工程と、前記基板の等方性エッチングを基
板裏面側の高濃度領域の直前まで行う工程と、露出する
基板表面のろう材を再度溶融する工程と、前記エッチン
グ防止層を除去した後ペレット化する工程とを具備する
事を特徴とするメサ型半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40768590A JPH0621431A (ja) | 1990-12-27 | 1990-12-27 | メサ型半導体素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40768590A JPH0621431A (ja) | 1990-12-27 | 1990-12-27 | メサ型半導体素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0621431A true JPH0621431A (ja) | 1994-01-28 |
Family
ID=18517241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP40768590A Pending JPH0621431A (ja) | 1990-12-27 | 1990-12-27 | メサ型半導体素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0621431A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005066388A2 (de) | 2004-01-05 | 2005-07-21 | Epg (Engineered Nanoproducts Germany) Gmbh | Metallische substrate mit verformbarer glasartiger beschichtung |
-
1990
- 1990-12-27 JP JP40768590A patent/JPH0621431A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005066388A2 (de) | 2004-01-05 | 2005-07-21 | Epg (Engineered Nanoproducts Germany) Gmbh | Metallische substrate mit verformbarer glasartiger beschichtung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59117271A (ja) | 圧力感知素子を有する半導体装置とその製造法 | |
| US3427708A (en) | Semiconductor | |
| JPH0290617A (ja) | 半導体装置の製造方法 | |
| US3431636A (en) | Method of making diffused semiconductor devices | |
| JPH03129818A (ja) | 半導体装置の製造方法 | |
| JPH0621431A (ja) | メサ型半導体素子及びその製造方法 | |
| JP2858866B2 (ja) | メサ型半導体素子の製造方法 | |
| US3510368A (en) | Method of making a semiconductor device | |
| JPH0314228B2 (ja) | ||
| JP2000040833A (ja) | 半導体装置の製造方法 | |
| JPS5834943A (ja) | 半導体装置の製造方法 | |
| EP0290305A1 (en) | CMOS integrated circuit having a top-side substrate contact and method for making same | |
| JPH0476208B2 (ja) | ||
| JPS63117428A (ja) | 半導体装置の製造方法 | |
| EP0146212A1 (en) | Schottky barrier diode and method of manufacturing it | |
| JP2727347B2 (ja) | 半導体装置の製造方法 | |
| JPS58122769A (ja) | 半導体装置の製造方法 | |
| JPS5947458B2 (ja) | 抵抗体の形成方法 | |
| JPH0715882B2 (ja) | 埋込み層を有する半導体基板の製作方法 | |
| JPS5951150B2 (ja) | 逆メサ型半導体装置の製法 | |
| JPH0855999A (ja) | 半導体装置 | |
| JPS59964A (ja) | 半導体装置の製造方法 | |
| JPS62222672A (ja) | シヨツトキバリヤ形半導体装置およびその製造方法 | |
| JPH01109716A (ja) | 半導体装置のコンタクト形成方法 | |
| JPS5934652A (ja) | 半導体集積回路装置の製造方法 |