JPH06214620A - 入出力データ交換方式 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】ＯＳが資源を有効に活用でき且つ決められた伝
送最大データ数に制約されることなくデータの入出力が
できる入出力データ交換方式を実現する。 【構成】ＯＳ１０５は、出力データをＩ／Ｏメモリ１０
２からＩ／Ｏイメージ領域１０３−Ｃへ転送する。フラ
グ１０６がオフなら送信バッファ１０３−Ｓの更新を行
わず、オンなら更新する。転送ポインタ１０７は今回読
み出す受信バッファアの先頭アドレス、書込ポインタ１
０８は今回書き込む受信バッファの先頭アドレス、編集
ポインタ１０９は異常時にデータ編集する受信バッファ
の先頭アドレスをそれぞれ格納する。データ交換テーブ
ル１１０はＩ／Ｏ装置番号に対応するデータ用相対アド
レスを格納する。入出力データは、選択された先頭アド
レスに相対アドレスを加算したアドレスで入出力され
る。今回の伝送結果部が全て正常であれば、転送ポイン
タ１０７と書込ポインタ１０８の先頭アドレスを交換す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、中央制御部とＩ／Ｏ部
がシリアル伝送バスで接続されて構成されるプログラマ
ブルコントローラにおいて、シリアル伝送インタフェー
ス回路が一度に送出でき得る最大データ数を越える容量
を有するＩ／Ｏ装置と、中央制御部との入出力データ交
換方法に関する。

【０００２】

【従来の技術】一般に、プログラマブルコントローラ
（以下、ＰＣと称する）の構成は、図５に示すように、
演算および制御を行う中央制御部５０１と、その中央制
御部５０１の演算結果および制御に基づいて、複数の被
制御装置に対して入出力データを入出力するＩ／Ｏ部５
２０とに分かれている。これらＩ／Ｏ部５２０と中央制
御部５０１とは、シリアル伝送バス５１０を介して接続
されている。

【０００３】上記中央制御部５０１は、ユーザプログラ
ムにより動作する演算部５０４、その演算部５０４とＩ
／Ｏ部５２０間で入出力されるデータを記憶するＩ／Ｏ
メモリ５０２、そのＩ／Ｏメモリ５０２が入出力するデ
ータを一時的に蓄えるＩ／Ｏバッファ５０３、及びその
Ｉ／Ｏバッファ５０３をシリアル伝送バス５１０を介し
てＩ／Ｏ部５２０に接続するためのシリアル伝送インタ
フェース回路５４０からなっている。

【０００４】そして、Ｉ／Ｏ部５２０は、複数の被制御
装置に対して入出力データを入出力するＩ／Ｏ装置（イ
ンタフェース）５２０−１、５２０−２、・・・５２０
−ｎからなる。それらのＩ／Ｏ装置５２０−ｉ（ｉ＝
１、２・・・ｎ、以下同様）はそれぞれ局番設定器５３
０−ｉを備え、これら局番設定器５３０−ｉには各Ｉ／
Ｏ装置に付与される装置番号が設定される。さらに、Ｉ
／Ｏ装置５２０−ｉは、それぞれシリアル伝送インタフ
ェース回路５４０−ｉを備えている。

【０００５】上記中央制御部５０１のシリアル伝送バス
インタフェース５４０とＩ／Ｏ部５２０のシリアル伝送
バスインタフェース５４０−１、５４０−２・・・５４
０−ｎとは、シリアル伝送バス５１０を介して接続され
ている。

【０００６】上記中央制御部５０１は、シリアル伝送バ
ス５１０、およびシリアル伝送インタフェース回路５４
０を介してＩ／Ｏ部５２０の各Ｉ／Ｏ装置５２０−ｉか
ら入力するデータを、Ｉ／Ｏバッファ５０３およびＩ／
Ｏメモリ５０２を介して演算部５０４に入力し、その入
力データを用いて演算をなし、その演算結果をＩ／Ｏメ
モリ５０２、Ｉ／Ｏバッファ５０３、シリアル伝送イン
タフェース回路５４０、およびシリアル伝送バス５１０
を介してＩ／Ｏ部５２０のＩ／Ｏ装置５２０−ｉに出力
することにより、それらのＩ／Ｏ装置５２０−ｉに接続
される被制御装置を制御するようになっている。

【０００７】ところで、Ｉ／Ｏ装置５２０−ｉは、様々
な被制御装置に運用できるように多種用意されており、
またＩ／Ｏ装置５２０−ｉの入出力データ容量は、それ
ぞれあらかじめ決められている。そこで、中央制御部５
０１はＩ／Ｏ装置５２０−ｉの持つ入出力データ容量を
知るため、Ｉ／Ｏ装置５２０−ｉに対して入出力データ
容量を問い合わせ、その後、Ｉ／Ｏ装置５２０−ｉの持
つ容量に合わせて固定長の入出力データ伝送を行うよう
になっている。

【０００８】図６は、Ｉ／Ｏバッファ５０３の入出力デ
ータとシリアル伝送バス５１０上の伝送データの概念を
示す模式的図である。同図に示す例では、局番設定器５
３０−１には装置番号“Ｘ”、局番設定器５３０−２に
は装置番号“Ｙ”、局番設定器５３０−ｎには装置番号
“Ｚ”が設定されている。

【０００９】また、Ｉ／Ｏバッファ５０３は、Ｉ／Ｏメ
モリ５０２と送信バッファ５０３−Ｓ及び受信バッファ
５０３−Ｒとを仲介するＩ／Ｏイメージ領域５０３−
Ｃ、出力データをＩ／Ｏ装置５２０−ｉへ送出するため
の送信バッファ５０３−Ｓ、及びＩ／Ｏ装置５２０−ｉ
から送出される入力データが格納される受信バッファ５
０３−Ｒの３つの部分で構成されている。

【００１０】上記の送信バッファ５０３−Ｓは、各Ｉ／
Ｏ装置５２０−ｉにそれぞれ対応する領域を有してお
り、これらの各領域は、コマンド部、送信データ数部、
装置番号部、出力データ部で構成される。各領域の装置
番号部には、Ｉ／Ｏ装置５２０−ｉに対応して、それぞ
れ装置番号「Ｘ」，「Ｙ」・・・「Ｚ」が格納されてい
る。

【００１１】一方、受信バッファ５０３−Ｒも、各Ｉ／
Ｏ装置５２０−ｉにそれぞれ対応する領域を有してお
り、これらの各領域は、伝送結果部、受信データ数部、
装置番号部、入力データ部で構成される。これら各領域
の装置番号部の装置番号部にも、Ｉ／Ｏ装置５２０−ｉ
に対応して、それぞれ装置番号「Ｘ」，「Ｙ」・・・
「Ｚ」が格納されている。

【００１２】中央制御部５０１のオペレーティングシス
テム（以下、ＯＳと称する）５０５がシリアル伝送イン
タフェース回路５４０に伝送指令を行うと、シリアル伝
送インタフェース回路５４０は、送信バッファ５０３−
Ｓのコマンド部が「実行」であるとシリアル伝送を実行
し、送信バッファ５０３−Ｓのコマンド部が「停止」と
なるまで連続して伝送を行い、上記「停止」をフェッチ
することにより、ＯＳ５０５へ伝送の終了を通知するよ
うになっている。

【００１３】さらに説明すると、シリアル伝送インタフ
ェース回路５４０は、伝送バッファ５０３−Ｓの先頭ア
ドレスのコマンド部が「実行」であると、次のアドレス
に示される送信データ数部のデータ数分、その次のアド
レスから格納されている送信データ（装置番号と出力デ
ータ）を、シリアル伝送バス５１０上へ伝送データの集
合（以下、伝送フレームと称する）として送出する。

【００１４】即ち、先ず、送信バッファ５０３−Ｓの最
初の送出データ（装置番号「Ｘ」と出力データ）を、伝
送フレーム６０１−１としてＩ／Ｏ装置５２０−１に伝
送する。Ｉ／Ｏ装置５２０−１は、伝送フレーム６０１
−１を受信すると、直ちに中央制御部５０１への送出デ
ータ（装置番号「Ｘ」と入力データ）の伝送フレーム６
１１−１を送出する。この伝送データ交換方式は、一般
にポーリング・セフティング方式として知られている。

【００１５】シリアル伝送インタフェース回路５４０
は、Ｉ／Ｏ装置５２０−１が送出した伝送フレーム６１
１−１を受信すると、受信バッファ５０３−Ｒの対応す
る領域へ受信データを書き込むと共に、受信データ数と
伝送結果とを所定の場所へ格納する。

【００１６】次に、シリアル伝送インタフェース回路５
４０は、送信バッファ５０３−Ｓの次のコマンド部をフ
ェッチし、これに基づいて、伝送フレーム６０１−２
（装置番号「Ｙ」と出力データ）をＩ／Ｏ装置５２０−
２に伝送し、Ｉ／Ｏ装置５２０−２は、直ちに送出デー
タ（装置番号「Ｙ」と入力データ）の伝送フレーム６１
１−２を送出し、シリアル伝送インタフェース回路５４
０は、伝送フレーム６１１−２を受信すると、受信バッ
ファ５０３−Ｒの対応する所定の領域へ受信データと受
信データ数と伝送結果とを格納する。

【００１７】これらの処理は、順次Ｉ／Ｏ装置５２０−
ｎまで同様に実行される。こうして、コマンド部が「停
止」となるまで伝送を繰り返す。ＯＳ５０５は、シリア
ル伝送インタフェース回路５４０に伝送指令を行ってか
ら、伝送の終了が通知されるまで、シリアル伝送情報処
理装置に一切関与しない。また、シリアル伝送インタフ
ェース回路５４０および５４０−ｉは、一度に送出し得
る最大データ数があらかじめ決められている。

【００１８】ＯＳ５０５が、シリアル伝送インタフェー
ス回路５４０に伝送指令を行うタイミングと、演算部５
０４が演算を行うタイミングは、それぞれ非同期であ
る。したがって、演算部５０４が演算時に使用する入力
データの入力タイミング、及びその演算結果の出力デー
タをＩ／Ｏ装置５２０−ｉへ伝送する出力タイミングに
は、いずれもシリアル伝送インタフェース回路５４０と
同期をとることが要求される。

【００１９】このため、ＯＳ５０５は、演算部５０４の
演算に同期して、シリアル伝送インタフェース回路５４
０に出力データの伝送指令を行う直前に、その出力デー
タをＩ／Ｏイメージ領域５０３−Ｃから送信バッファ５
０３−Ｓに転送し、また、伝送終了時には、受信バッフ
ァ５０３−Ｒの入力データをＩ／Ｏイメージ領域５０３
−Ｃへ転送している。

【００２０】また、上記Ｉ／Ｏイメージ領域５０３−Ｃ
の入出力データはＩ／Ｏメモリ５０２とで交換される。
ＯＳ５０５が、送信バッファ５０３−Ｓおよび受信バッ
ファ５０３−ＲのデータをＩ／Ｏイメージ領域５０３−
Ｃ間で転送しているときは、Ｉ／Ｏメモリ５０２とＩ／
Ｏイメージ領域５０３−Ｃのデータ交換は行わない。こ
のようにして、入出力データの同期を保証するようにし
ている。

【００２１】また、従来、このような、入出力データ交
換方式においては、シリアル伝送インタフェース回路５
４０および５４０−ｉが一度に送出できる最大データ数
が予め決っていた。

【００２２】

【発明が解決しようとする課題】しかしながら、上述し
た従来の入出力データ交換方式では、演算部５０４のＰ
Ｃ内におけるユーザプログラムによる演算周期、すなわ
ちＯＳ５０５がＩ／Ｏメモリ５０２とＩ／Ｏイメージ領
域５０３−Ｃ間で入出力データ交換を行う周期が、シリ
アル伝送の周期よりも大きくなった場合でも、ＯＳ５０
５はシリアル伝送開始毎にＩ／Ｏイメージ領域５０３−
Ｃの出力データを送信バッファ５０３−Ｓへ転送し、伝
送終了毎に、受信バッファ５０３−Ｒから入力データを
Ｉ／Ｏイメージ領域５０３−Ｃへ転送するということを
行って、無駄なデータ転送処理が行われることになるた
めＯＳ５０５のオーバヘッドとなる問題があった。

【００２３】また、シリアル伝送インタフェース回路５
４０および５４０−ｉが一度に送出できる最大データ数
が決っているため、この最大データ数を越える入出力デ
ータ容量を持ったＩ／Ｏ装置を設計することができず、
設計システムの規模に制約をうけるという問題もあっ
た。

【００２４】本発明の課題は、ＯＳが資源を有効に活用
でき、且つ決められた伝送最大データ数に制約されるこ
となくデータの入出力ができる入出力データ交換方式を
実現することである。

【００２５】

【課題を解決するための手段】本発明は、入出力データ
を演算する中央制御部とそれぞれ装置番号を有する複数
のＩ／Ｏ部とをシリアル伝送バスにより接続して構成さ
れるプログラマブルコントローラの入出力データ交換方
式を前提とする。

【００２６】本発明の入出力データ交換方式は、演算さ
れる入出力データを格納するＩ／Ｏメモリと、このＩ／
Ｏメモリと複数のＩ／Ｏ部間における入出力データの伝
送をシリアル伝送バスを介して仲介するシリアル伝送イ
ンタフェース回路と、このシリアル伝送インタフェース
回路とＩ／Ｏメモリ間に接続され、シリアル伝送インタ
フェース回路を介してＩ／Ｏメモリと複数のＩ／Ｏ部間
において行われる入出力データの伝送結果が全て正常で
あるか否かを示す総括伝送結果及び複数のＩ／Ｏ部から
の入力データを格納する３個の受信バッファと、複数の
Ｉ／Ｏ部からの入力データをＩ／Ｏメモリにより読み出
される受信バッファの先頭アドレスを示す第１のポイン
タと、複数のＩ／Ｏ部からの入力データをシリアル伝送
インタフェース回路により書き込まれる受信バッファの
先頭アドレスを示す第２のポインタと、総括伝送結果が
異常であったとき複数のＩ／Ｏ部の入力データを編集す
る受信バッファの先頭アドレスを示す第３のポインタ
と、複数のＩ／Ｏ部に対応する受信バッファの相対アド
レス及びＩ／Ｏメモリの相対アドレス並びに入出力デー
タ容量を記憶するＩ／Ｏデータ交換テーブルと、シリア
ル伝送インタフェース回路に接続され、Ｉ／Ｏメモリの
出力データをシリアル伝送インタフェース回路に出力す
る送信バッファと、送信バッファにより出力されるべき
出力データを一時的に格納する出力イメージ領域と、出
力イメージ領域に格納された出力データが送信バッファ
へ出力されたか否かを示すフラグ領域とを備える。

【００２７】

【作用】本発明の入出力データ交換方式では、シリアル
伝送インタフェース回路は、演算される入出力データを
格納するＩ／Ｏメモリと複数のＩ／Ｏ部間における入出
力データの伝送をシリアル伝送バスを介して仲介する。
３個の受信バッファは、上記入出力データの伝送結果が
全て正常であるか否かを示す総括伝送結果及び複数のＩ
／Ｏ部からの入力データを格納する。

【００２８】第１のポインタは、入力データを読み出さ
れる受信バッファの先頭アドレスを示し、第２のポイン
タは、入力データを書き込まれる受信バッファの先頭ア
ドレスを示し、第３のポインタは、上記の総括伝送結果
が異常であったとき複数のＩ／Ｏ部の入力データを編集
する受信バッファの先頭アドレスを示す。

【００２９】Ｉ／Ｏデータ交換テーブルは、複数のＩ／
Ｏ部に対応する受信バッファの相対アドレス及びＩ／Ｏ
メモリの相対アドレス並びに入出力データ容量を記憶す
る。送信バッファは、Ｉ／Ｏメモリの出力データをシリ
アル伝送インタフェース回路に出力し、出力イメージ領
域は、送信バッファにより出力されるべき出力データを
一時的に格納し、フラグ領域は、出力イメージ領域に格
納された出力データが送信バッファへ出力されたか否か
を示す。

【００３０】また、上記の入出力データ交換方式は、例
えば、シリアル伝送インタフェース回路が一度に送出し
得る最大データ数を越える容量を有する複数のＩ／Ｏ部
の入出力データに対して、伝送データの伝送順序を示す
シーケンシャル番号及び伝送データの分割順序を示すペ
ージ番号のデータを付与し、且つそれらシーケンシャル
番号及びページ番号のデータを格納する３個の受信バッ
ファの相対アドレステーブルを備え、それらのページ順
に、上記シリアル伝送インタフェース回路により仲介さ
れる送信バッファからの出力データの伝送及び複数のＩ
／Ｏ部からの入力データの伝送を交互に行う。

【００３１】

【実施例】以下、図面を参照しながら、本発明の実施例
について説明する。図１は、本発明の実施例に係わる中
央制御部の全体構成を示すブロック図である。同図にお
いて、中央制御部は、不図示のシリアル伝送インタフェ
ース回路１４０及びシリアル伝送バス１１０を介して、
これも不図示の複数の被制御装置に対して入出力データ
を入出力するＩ／Ｏ部１２０と接続している。

【００３２】上記Ｉ／Ｏ部１２０は、従来のＩ／Ｏ部と
同様に（図５参照）、複数の被制御装置に対して入出力
データを入出力するＩ／Ｏ装置１２０−ｉ（ｉ＝１、２
・・・ｎ、以下同様）からなり、それらＩ／Ｏ装置１２
０−ｉは局番設定器１３０−ｉ及びシリアル伝送インタ
フェース回路１４０−ｉをそれぞれ備え、それらの局番
設定器１３０−ｉには、各Ｉ／Ｏ装置１２０−ｉに付与
される装置番号が設定される。

【００３３】図１に示す中央制御部は、先ず、ユーザプ
ログラムにより動作する演算部１０４、その演算部１０
４とＩ／Ｏ部１２０間で入出力されるデータを記憶する
Ｉ／Ｏメモリ１０２、そのＩ／Ｏメモリ１０２が記憶す
る送信データを一時的に記憶するＩ／Ｏイメージ領域１
０３−Ｃ、そのＩ／Ｏイメージ領域１０３−Ｃの送信デ
ータをシリアル伝送インタフェース回路１４０に出力す
る送信バッファ１０３−Ｓ、上記Ｉ／Ｏメモリ１０２と
Ｉ／Ｏイメージ領域１０３−Ｃ間の出力データの転送条
件を記憶するフラグ領域１０６を備える。

【００３４】次に、中央制御部は、上記シリアル伝送イ
ンタフェース回路１４０を介して複数のＩ／Ｏ装置１２
０−ｉから入力する受信データを格納する３個の受信バ
ッファ１０３−Ｒ−Ｘ、１０３−Ｒ−Ｙ及び１０３−Ｒ
−Ｚ、Ｉ／Ｏ装置１２０−ｉから受信した入力データを
Ｉ／Ｏメモリ１０２へ転送する受信バッファ１０３−Ｒ
−Ｘ（１０３−Ｒ−Ｘ、１０３−Ｒ−Ｙ又は１０３−Ｒ
−Ｚ）の先頭アドレスを記憶する転送ポインタ領域１０
７、Ｉ／Ｏ装置１２０−ｉから受信したデータが書き込
まれる受信バッファ１０３−Ｒの先頭アドレスを記憶す
る書込ポインタ領域１０８、並びに受信データ異常時の
入力データが編集される受信バッファ１０３−Ｒの先頭
アドレスを記憶する編集ポインタ領域１０９を備えてい
る。

【００３５】また、さらに中央制御部は、Ｉ／Ｏ装置１
２０−ｉの送受信データの伝送順位（装置番号）にそれ
ぞれ対応する受信バッファ１０３−Ｒ−Ｘ、１０３−Ｒ
−Ｙ及び１０３−Ｒ−Ｚの相対アドレスとＩ／Ｏメモリ
１０２の相対アドレス及び各Ｉ／Ｏ装置１２０−ｉの入
出力データ容量を記憶するＩ／Ｏデータ交換テーブル１
１０を備えている。

【００３６】そして、中央制御部の演算部１０４は、Ｉ
／Ｏメモリ１０２に入力される入力データを用いて演算
をなし、その演算結果を、Ｉ／Ｏメモリ１０２、Ｉ／Ｏ
イメージ領域１０３−Ｃ、送信バッファ１０３−Ｓ、シ
リアル伝送インタフェース回路１４０、およびシリアル
伝送バス１１０を介して、Ｉ／Ｏ部１２０のＩ／Ｏ装置
１２０−ｉに出力することにより、それらのＩ／Ｏ装置
１２０−ｉに接続される被制御装置を制御する。

【００３７】次に、図２に、上記送信バッファ１０３−
Ｓの出力データの構成及び受信バッファ１０３−Ｒの入
力データの構成を示す。同図に示すように、送信バッフ
ァ１０３−Ｓ及び受信バッファ１０３−Ｒには、装置番
号「ｊ」、「ｋ」、「ｍ」の順に、Ｉ／Ｏ装置１２０−
ｉの入出力データが格納されている。

【００３８】本例では、装置番号「ｋ」のＩ／Ｏ装置１
２０−ｉのデータ容量がシリアル伝送インタフェース回
路１４０の一度に送出し得る最大データ数を越えてい
る。なお、この例では、シリアル伝送インタフェース回
路１４０が一度に送出し得る最大データ数を２５５バイ
トとする。そして、装置番号「ｋ」のＩ／Ｏ装置１２０
−ｉのデータ容量は、出力データ量が５００バイト、入
力データ量が４００バイトとする。また、この場合の出
力データ及び入力データの分割基準を２２０バイトとす
る。

【００３９】また、他の装置番号「ｊ」及び「ｍ」のＩ
／Ｏ装置１２０−ｉ等のデータ容量は上記シリアル伝送
インタフェース回路１４０が一度に送出し得る最大デー
タ数の２５５バイトより少ないものとする。したがっ
て、これらのＩ／Ｏ装置１２０−ｉに対応する送受信バ
ッファ内における入出力データの構成は図６に示した通
常の送受信バッファにおける入出力データの構成と同様
である。

【００４０】以下、送信バッファ１０３−Ｓ及び受信バ
ッファ１０３−Ｒ内における装置番号「ｋ」に対応する
入出力データの構成について説明する。図２に示すよう
に、ＯＳ１０５によって作成される送信バッファ１０３
−Ｓにおける装置番号「ｋ」への出力データＳ１、Ｓ２
及びＳ３は、装置番号部と出力データ部間に、シーケン
シャル番号部とページ番号部が挿入されて構成される。
シーケンシャル番号部には、伝送順位を示す値、すなわ
ち、ＯＳ１０５によるシリアル伝送インタフェース回路
１４０への伝送司令毎に「１」インクリメントされた値
が書き込まれる。また、ページ番号部には、ページ番号
及び総ページ数が書き込まれる。

【００４１】図３に、上記ページ番号部の構成を示す。
同図に示すように、ページ番号部３０は、１バイト（８
ビット）から成り、上位桁４ビットがベージ番号、下位
桁４ビットが総ページ数を表す。

【００４２】総ページ数には、出力データと入力データ
のいずれか容量の大きい方のバイト数を２２０バイトで
割って得られる商、又は余りがある場合は商に「１」加
算した値が書き込まれる。本例においては、出力データ
（５００バイト）の方が入力データ（４００バイト）よ
りも大きいので、出力データバイト数÷２２０バイト、
すなわち５００バイト÷２２０バイトの商「２」に、剰
余があるため「１」加算して得られる「３」が総ページ
数として書き込まれる。ページ番号には、端数を含む２
２０バイト毎の区切り順位「１」、「２」、「３」が書
き込まれる。図２に示すページ番号部には、ページ番号
と総ページ数が「１／３」、「２／３」、「３／３」で
表されている。

【００４３】そして、同図に示すように、受信バッファ
１０３−Ｒにおける装置番号「ｋ」からの入力データＲ
１、Ｒ２及びＲ３も、同様に装置番号部と出力データ部
間に、シーケンシャル番号部とページ番号部が挿入され
て構成される。本例では、入力データは、４００バイト
であるため、２ページ目で入力データが終了しており、
最終ページである「３／３」ページの入力データの構成
には入力データ部は存在しない。

【００４４】次に、上記構成の中央制御部による制御の
動作を再び図１を用いて説明する。同図において、ＯＳ
１０５は、演算部１０４の演算周期に同期して、Ｉ／Ｏ
装置１２０−ｉへ送出する出力データをＩ／Ｏメモリ１
０２からＩ／Ｏイメージ領域１０３−Ｃへ転送する。こ
のとき、ＯＳ１０５は、Ｉ／Ｏデータ交換テーブル１１
０に格納されている出力データ用相対アドレスを読み出
し、その読み出した相対アドレスを、Ｉ／Ｏメモリ１０
２の読み出し先頭アドレスに加算してＩ／Ｏメモリ１０
２の出力データのアドレスを算出する。

【００４５】また、ＯＳ１０５は、一定周期で、シリア
ル伝送インタフェース回路１４０へ伝送司令を行ってい
る。そして、この伝送司令を行う直前に、ＯＳ１０５
は、送信バッファ１０３−Ｓに出力する出力データの作
成準備を開始する。

【００４６】このとき、Ｉ／Ｏメモリ１０２からＩ／Ｏ
イメージ領域１０３−Ｃへ出力データを転送したことを
示すフラグ領域１０６がオフ（「０」）になっている場
合は、送信バッファ１０３−Ｓの更新を行わないまま、
シリアル伝送インタフェース回路１４０へ伝送司令を行
う。したがって、シリアル伝送インタフェース回路１４
０は、前回の周期ですでに作成されている送信バッファ
１０３−Ｓの内容を、シリアル伝送バス１１０を介して
Ｉ／Ｏ部１２０のＩ／Ｏ装置１２０−ｉに送出する。

【００４７】一方、上記フラグ領域１０６がオン
（「１」）になっている場合には、Ｉ／Ｏイメージ領域
１０３−Ｃのデータを送信バッファ１０３−Ｓの出力デ
ータ領域へ転送してから、シリアル伝送インタフェース
回路１４０へ伝送司令を行う。したがって、この場合
は、シリアル伝送インタフェース回路１４０は、送信バ
ッファ１０３−Ｓの更新された新規の出力データを送出
する。

【００４８】上記ＯＳ１０５は、一方では、上述した出
力データの送出を行い、他方では、前回の処理周期（以
下、単に前回周期の称する）でＩ／Ｏ装置１２０−ｉか
ら伝送されてすでに受信バッファ１０３−Ｒ−Ｘに格納
されている入力データをＩ／Ｏメモリ１０２へ転送す
る。

【００４９】このとき、ＯＳ１０５は、転送ポインタ領
域１０７に格納されている受信バッファの先頭アドレス
（例えば「Ｘ」）と、Ｉ／Ｏデータ交換テーブル１１０
に格納されている入力データ用相対アドレス（例えば
「ｉ」）をそれぞれを読み出し、それら読み出した先頭
アドレス「Ｘ」に相対アドレス「ｉ」を加算して、Ｉ／
Ｏメモリ１０２へ転送すべき入力データを格納している
受信バッファア１０３−Ｒ−Ｘのアドレス「Ｘ＋ｉ」を
算出する。

【００５０】また、ＯＳ１０５は、今回の周期でＩ／Ｏ
装置１２０−ｉから伝送されてくる入力データを、受信
バッファ１０３−Ｒ−Ｙに格納する。このとき、ＯＳ１
０５は、書込ポインタ領域１０８に格納されている受信
バッファの先頭アドレス（例えば「Ｙ」）と、Ｉ／Ｏデ
ータ交換テーブル１１０に格納されている入力データ用
相対アドレス「ｉ」をそれぞれを読み出し、それら読み
出した先頭アドレス「Ｙ」に相対アドレス「ｉ」を加算
して、入力データを書き込むべき受信バッファア１０３
−Ｒ−Ｙのアドレス「Ｙ＋ｉ」を算出する。

【００５１】このように、一方では、前回周期の入力デ
ータをＩ／Ｏメモリ１０２に格納し、他方では今回周期
の出力データを送出すると共に今回周期の入力データを
受信する。

【００５２】そして、ＯＳ１０５は、シリアル伝送イン
タフェース回路１４０から伝送完了を通知されると、今
回周期の伝送状態をチェックする。そして、図２に示す
受信バッファ１０３−Ｒ内の統括伝送結果部が正常であ
れば、さらにデータ容量の大きな装置番号「ｋ」の入力
データをチェックする。このチェック処理は、受信バッ
ファ１０３−Ｒ内の装置番号部の装置番号「ｋ」に基づ
いて、Ｉ／Ｏデータ交換テーブル１１０内のシーケンシ
ャル番号部相対アドレスにより、装置番号「ｋ」の出力
データと入力データを対応させ、受信バッファ１０３−
Ｒの入力データの各ページＲ１、Ｒ２及びＲ３のシーケ
ンシャル番号が送信時の出力データのページＳ１、Ｓ２
及びＳ３のシーケンシャル番号とそれぞれ同一であるか
否か、及び各ページＳ１、Ｓ２及びＳ３のページ番号部
がページ順に書き込まれているか否かを判別する処理で
ある。

【００５３】そのチェック結果に異常が無ければ、上記
転送ポインタ領域１０７に格納されている内容と書込ポ
インタ領域１０８に格納されている内容とを交換する。
すなわち、この結果、転送ポインタ領域１０７には先頭
アドレス「Ｙ」か格納され、書込ポインタ領域１０８に
は先頭アドレス「Ｘ」が格納される。

【００５４】したがって、次回周期においては、転送ポ
インタ領域１０７の先頭アドレス「Ｙ」によって指定さ
れることにより受信バッファ１０３−Ｒ−Ｙが転送用の
受信バッファとなり、その受信バッファ１０３−Ｒ−Ｙ
に今回周期で書き込まれている最新の入力データがＩ／
Ｏメモリ１０２に転送される。これにより、Ｉ／Ｏメモ
リ１０２に最新入力データが得られる。

【００５５】一方、受信バッファ１０３−Ｒ−Ｘでは、
今回周期で入力データの転送を終了しており、その受信
バッファ１０３−Ｒ−Ｘが次回周期において書込ポイン
タ領域１０７の先頭アドレス「Ｘ」によって指定される
ことにより次回周期では書き込み用の受信バッファとな
り、Ｉ／Ｏ装置１２０−ｉから入力される新たな入力デ
ータが受信バッファ１０３−Ｒ−Ｘに書き込まれる。

【００５６】このように、入力データについては、処理
周期毎に転送ポインタ領域１０７に格納されていた先頭
アドレスと書込ポインタ領域１０８に格納されていた先
頭アドレスとを交換するだけで、Ｉ／Ｏメモリ１０２
は、Ｉ／Ｏイメージ領域１０３−Ｃを介することなく、
受信バッファから直接入力データを読み出すことができ
る。

【００５７】上述した処理における受信バッファ１０３
−Ｒの入力データの構成は、送信バッファ１０３−Ｓか
らの送信に対して、各Ｉ／Ｏ装置１２０−ｉが正常に応
答した場合の構成例である。

【００５８】次に、図４に、伝送結果が異常であった場
合の入力データの一例を示す。同図の例では、今回周期
で、受信バッファ１０３−Ｒ−Ｘに受信した装置番号
「ｊ」の入力データが異常であり、また、装置番号
「ｋ」の入力データのページ番号部が、本来「１／
３」、「２／３」及び「３／３」である入力データを受
信すべきところ、「１／３」、「１／３」及び「３／
３」と受信した場合を示している。

【００５９】受信バッファ１０３−Ｒ−Ｘは、今回周期
では、書き込み用の受信バッファとなっていたものであ
り、書込ポインタ領域１０８には現在「Ｘ」が格納され
ている。したがって、転送ポインタ領域１０７には
「Ｙ」が格納されている。つまり、受信バッファ１０３
−Ｒ−Ｙは、今回周期では、転送ポインタ領域１０７の
「Ｙ」によって指定されていたものであり、転送用の受
信バッファになっている。すなわち、受信バッファ１０
３−Ｒ−Ｙは、前回周期で書き込まれた入力データがチ
ェックによる判別で全て正常であったことから、ポイン
タの先頭アドレスの交換が行われて前回周期の書き込み
用受信バッファから今回周期の転送用受信バッファにな
っている。

【００６０】続いて、このように、入力データに異常が
あった場合の処理について説明する。まず、同図に示す
装置番号“ｊ”と“ｋ”の異常である入力データについ
ては、転送ポインタ領域１０７の先頭アドレス「Ｙ」で
指定されている今回周期の転送用受信バッファ１０３−
Ｒ−Ｙの入力データ部のデータ、すなわち前回周期の正
常な入力データを、編集ポインタ領域１０９の先頭アド
レス（例えば「Ｚ」）で指定される編集用の受信バッフ
ァ１０３−Ｒ（本例では１０３−Ｒ−Ｚ）に、Ｉ／Ｏデ
ータ交換テーブル１１０内の相対アドレスに基づいてコ
ピーする。

【００６１】次に、正常に伝送が行われた装置番号
“ｍ”の入力データについては、書込ポインタ領域１０
７の先頭アドレス「Ｘ」で指定される今回周期の書込用
受信バッファ１０３−Ｒ−Ｘの入力データ部のデータ、
すなわち今回周期の正常な入力データを、これも編集ポ
インタ領域１０９の先頭アドレス「Ｚ」で指定される編
集用の受信バッファ１０３−Ｒ−Ｚに、Ｉ／Ｏデータ交
換テーブル１１０内の相対アドレスに基づいてコピーす
る。

【００６２】この結果、編集用の受信バッファ１０３−
Ｒ−Ｚには、伝送が異常であった装置番号“ｊ”と
“ｋ”の入力データについては、異常となる直前の最新
入力データが書き込まれ、伝送が正常であった装置番号
“ｍ”の入力データについては、最新入力データが書き
込まれる。

【００６３】この後、転送ポインタ領域１０７の先頭ア
ドレス「Ｙ」と、編集ポインタ領域１０９の先頭アドレ
ス「Ｚ」を交換して、転送ポインタ領域１０７に先頭ア
ドレス「Ｚ」を設定することにより、上述した装置番号
“ｊ”と“ｋ”の入力データについては、異常となる直
前の最新入力データ、伝送が正常であった装置番号
“ｍ”の入力データについては、最新入力データが、演
算部１０４に得られる。

【００６４】

【発明の効果】以上詳述したように、本発明によれば、
入出力容量がシリアル伝送インタフェース回路の一度に
送出し得る最大データ数の範囲を越えるＩ／Ｏ装置のデ
ータを分割して伝送でき、ページ番号とシーケンシャル
番号をチェックするのみで、分割された入力データと出
力データの同時性が確実に保証されるので、中央制御部
のＩ／Ｏメモリ容量の範囲内であれば、被制御装置に対
応する小容量から大容量までの各種Ｉ／Ｏ装置を、何ら
の制約を受けることなく容易に設計に取り入れることが
可能となり、したがって、ＰＣの運用効率が向上する。

【００６５】また、入力データを受信バッファからＩ／
Ｏイメージ領域へ転送する必要が無く、出力データのみ
Ｉ／Ｏイメージ領域へ一時的に転送すればよいので、中
央制御部のオーバヘッドを大幅に削減でき、したがっ
て、他のＯＳ処理、例えば、中央制御部内のシーケンス
プログラムの読みだし等のマンマシンインタフェースが
高速に行なえるようになり、ＰＣの運用効率がさらに向
上する。

【図面の簡単な説明】

【図１】本発明の入出力データ交換方式を説明するブロ
ック図である。

【図２】本発明の入出力データ交換方式における入出力
データの構成を示す図である。

【図３】一度に伝送可能な最大データ数を越える伝送デ
ータに設けられるページ番号部の構成を示す図である。

【図４】本発明における受信データ異常時の処理を説明
する図である。

【図５】従来のプログラマブルコントローラの構成を示
す図である。

【図６】従来のプログラマブルコントローラの入出力デ
ータ交換方法を説明する図である。

【符号の説明】

１０４ 演算部 １０２ Ｉ／Ｏメモリ １０３−Ｃ Ｉ／Ｏイメージメモリ １０３−Ｓ 送信バッファ １０３−Ｒ−Ｘ、１０３−Ｒ−Ｙ、１０３−Ｒ−Ｚ 受
信バッファ １０５ ＯＳ １０６ フラグ領域 １０７ 転送ポインタ領域 １０８ 書込ポインタ領域 １０９ 編集ポインタ領域 １１０ Ｉ／Ｏデータ変換テーブル ３０ ページ番号部 Ｓ１，Ｓ２，Ｓ３ 分割出力デー
タのページ Ｒ１，Ｒ２，Ｒ３ 分割入力データのページ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 入出力データを演算する中央制御部とそ
   れぞれ装置番号を有する複数のＩ／Ｏ部とをシリアル伝
   送バスにより接続して構成されるプログラマブルコント
   ローラの入出力データ交換方式において、 前記演算される入出力データを格納するＩ／Ｏメモリ
   と、 該Ｉ／Ｏメモリと前記複数のＩ／Ｏ部間における入出力
   データの伝送を前記シリアル伝送バスを介して仲介する
   シリアル伝送インタフェース回路と、 該シリアル伝送インタフェース回路と前記Ｉ／Ｏメモリ
   間に接続され、前記シリアル伝送インタフェース回路を
   介して前記Ｉ／Ｏメモリと前記複数のＩ／Ｏ部間におい
   て行われる入出力データの伝送結果が全て正常であるか
   否かを示す総括伝送結果及び前記複数のＩ／Ｏ部からの
   入力データを格納する３個の受信バッファと、 前記複数のＩ／Ｏ部からの入力データを前記Ｉ／Ｏメモ
   リにより読み出される前記受信バッファの先頭アドレス
   を示す第１のポインタと、 前記複数のＩ／Ｏ部からの入力データを前記シリアル伝
   送インタフェース回路により書き込まれる前記受信バッ
   ファの先頭アドレスを示す第２のポインタと、 前記総括伝送結果が異常であったとき前記複数のＩ／Ｏ
   部の入力データを編集する前記受信バッファの先頭アド
   レスを示す第３のポインタと、 前記複数のＩ／Ｏ部に対応する前記受信バッファの相対
   アドレス及び前記Ｉ／Ｏメモリの相対アドレス並びに入
   出力データ容量を記憶するＩ／Ｏデータ交換テーブル
   と、 前記シリアル伝送インタフェース回路に接続され、前記
   Ｉ／Ｏメモリの出力データを前記シリアル伝送インタフ
   ェース回路に出力する送信バッファと、 該送信バッファにより出力されるべき出力データを一時
   的に格納する出力イメージ領域と、 前記出力イメージ領域に格納された出力データが前記送
   信バッファへ出力されたか否かを示すフラグ領域と、 を備えたことを特徴とする入出力データ交換方式。
2. 【請求項２】 前記シリアル伝送インタフェース回路が
   一度に送出し得る最大データ数を越える容量を有する前
   記複数のＩ／Ｏ部の入出力データに対して、伝送データ
   の伝送順序を示すシーケンシャル番号及び伝送データの
   分割順序を示すページ番号のデータを付与し、且つそれ
   らシーケンシャル番号及びページ番号のデータを格納す
   る前記３個の受信バッファの相対アドレステーブルを備
   え、それらのページ順に、前記シリアル伝送インタフェ
   ース回路により仲介される前記送信バッファからの出力
   データの伝送及び前記複数のＩ／Ｏ部からの入力データ
   の伝送を交互に行うことを特徴とする請求項１記載の入
   出力データ交換方式。