JPH06216305A - 積層型電子部品 - Google Patents
積層型電子部品Info
- Publication number
- JPH06216305A JPH06216305A JP5021969A JP2196993A JPH06216305A JP H06216305 A JPH06216305 A JP H06216305A JP 5021969 A JP5021969 A JP 5021969A JP 2196993 A JP2196993 A JP 2196993A JP H06216305 A JPH06216305 A JP H06216305A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- leads
- semiconductor devices
- package
- extend
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 重ね合わせが容易で、しかも簡単に製造でき
る積層型電子部品を提供すること。 【構成】 パッケージ１１、２１の相対向する２つの側
辺１１ａ、２１ａ側から複数のリード１２、２２が延出
する電子部品１０、２０を重ね合わせた積層型電子部品
１で、一方の電子部品１０、２０のリード１２、２２が
延出していないパッケージ１１、２１の側辺１１ｂ、２
１ｂ側に、他方の電子部品２０、１０のリード２２、１
２を配置し、しかも、各リード１２、２２の下端面１２
ａ、２２ａを略同一面上に揃えたものである。また、各
電子部品１０、２０を、ほぼ２：１の長方形のパッケー
ジ１１、２１から成る２つの半導体装置から構成する。
る積層型電子部品を提供すること。 【構成】 パッケージ１１、２１の相対向する２つの側
辺１１ａ、２１ａ側から複数のリード１２、２２が延出
する電子部品１０、２０を重ね合わせた積層型電子部品
１で、一方の電子部品１０、２０のリード１２、２２が
延出していないパッケージ１１、２１の側辺１１ｂ、２
１ｂ側に、他方の電子部品２０、１０のリード２２、１
２を配置し、しかも、各リード１２、２２の下端面１２
ａ、２２ａを略同一面上に揃えたものである。また、各
電子部品１０、２０を、ほぼ２：１の長方形のパッケー
ジ１１、２１から成る２つの半導体装置から構成する。
Description
【０００１】
【産業上の利用分野】本発明は、複数のリードが延出す
る電子部品を重ね合わせて成る積層型電子部品に関する
ものである。
る電子部品を重ね合わせて成る積層型電子部品に関する
ものである。
【０００２】
【従来の技術】一定面積の基板上に高密度で半導体装置
やチップ部品等の電子部品を実装するには、複数の電子
部品を積み重ねて接続することが考えられる。このよう
な高密度実装を行う観点から、複数の電子部品を重ね合
わせて成る積層型電子部品がある。図５は、従来の積層
型電子部品を説明する斜視図である。この積層型電子部
品１は、例えば４つの半導体装置１０ａ、１０ｂ、２０
ａ、２０ｂが重ね合わされたもので、例えばメモリから
成る半導体装置１０ａ、１０ｂ、２０ａ、２０ｂにおい
ては、共通用の各リード１２、２２がそれぞれ重ね合わ
された状態となっている。
やチップ部品等の電子部品を実装するには、複数の電子
部品を積み重ねて接続することが考えられる。このよう
な高密度実装を行う観点から、複数の電子部品を重ね合
わせて成る積層型電子部品がある。図５は、従来の積層
型電子部品を説明する斜視図である。この積層型電子部
品１は、例えば４つの半導体装置１０ａ、１０ｂ、２０
ａ、２０ｂが重ね合わされたもので、例えばメモリから
成る半導体装置１０ａ、１０ｂ、２０ａ、２０ｂにおい
ては、共通用の各リード１２、２２がそれぞれ重ね合わ
された状態となっている。
【０００３】また、４つの半導体装置１０ａ、１０ｂ、
２０ａ、２０ｂのうちのどれと信号の入出力を行うかを
選択するための選択用のリード１２、２２が設けられて
いる。このような積層型電子部品１を製造するには、先
ず、各半導体装置１０ａ、１０ｂ、２０ａ、２０ｂをそ
れぞれ重ね合わせ、共通用のリード１２、２２をそれぞ
れ接続する。次に、選択用のリード１２、２２をそれぞ
れの半導体装置１０ａ、１０ｂ、２０ａ、２０ｂに対し
て一つづつ接続する。このようにして各半導体装置１０
ａ、１０ｂ、２０ａ、２０ｂを重ね合わせた積層型電子
部品１を製造する。
２０ａ、２０ｂのうちのどれと信号の入出力を行うかを
選択するための選択用のリード１２、２２が設けられて
いる。このような積層型電子部品１を製造するには、先
ず、各半導体装置１０ａ、１０ｂ、２０ａ、２０ｂをそ
れぞれ重ね合わせ、共通用のリード１２、２２をそれぞ
れ接続する。次に、選択用のリード１２、２２をそれぞ
れの半導体装置１０ａ、１０ｂ、２０ａ、２０ｂに対し
て一つづつ接続する。このようにして各半導体装置１０
ａ、１０ｂ、２０ａ、２０ｂを重ね合わせた積層型電子
部品１を製造する。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな積層型電子部品には、次のような問題がある。すな
わち、複数の半導体装置を重ね合わせる場合、それぞれ
のリードの位置を正確に合わせる必要があり、リードの
高精度な加工が要求される。このため、リードの曲がり
等が起きた場合には、隣のリードと接触したりする不都
合が生じてしまう。また、各共通用のリードを接続した
り、選択用のリードをそれぞれの半導体装置に接続する
ための細かい作業を強いられることになり、生産性向上
の妨げとなっている。
うな積層型電子部品には、次のような問題がある。すな
わち、複数の半導体装置を重ね合わせる場合、それぞれ
のリードの位置を正確に合わせる必要があり、リードの
高精度な加工が要求される。このため、リードの曲がり
等が起きた場合には、隣のリードと接触したりする不都
合が生じてしまう。また、各共通用のリードを接続した
り、選択用のリードをそれぞれの半導体装置に接続する
ための細かい作業を強いられることになり、生産性向上
の妨げとなっている。
【０００５】特に、メモリから成る半導体装置の場合に
は、その容量の関係から４つ半導体装置を積み重ねるこ
とが多く、各半導体装置の高さに合わせて別々のリード
加工を施す必要がある。しかも、全ての半導体装置を積
み重ねることにより、全体の高さの増加を招くととも
に、各リードの接続が煩雑になってしまう。よって、本
発明は、重ね合わせが容易で、しかも簡単に製造できる
積層型電子部品を提供することを目的とする。
は、その容量の関係から４つ半導体装置を積み重ねるこ
とが多く、各半導体装置の高さに合わせて別々のリード
加工を施す必要がある。しかも、全ての半導体装置を積
み重ねることにより、全体の高さの増加を招くととも
に、各リードの接続が煩雑になってしまう。よって、本
発明は、重ね合わせが容易で、しかも簡単に製造できる
積層型電子部品を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は、このような課
題を解決するために成された積層型電子部品である。す
なわち、この積層型電子部品は、略四角形のパッケージ
の相対向する２つの側辺側から外側に向けて複数のリー
ドが延出する一方の電子部品と、この一方の電子部品と
同様な位置から複数のリードが延出する他方の電子部品
とを重ね合わせたもので、一方の電子部品のリードが延
出していないパッケージの側辺側に、他方の電子部品の
リードを配置し、しかも、各リードの下端面を略同一面
上に揃えた状態で両電子部品を重ね合わせたものであ
る。
題を解決するために成された積層型電子部品である。す
なわち、この積層型電子部品は、略四角形のパッケージ
の相対向する２つの側辺側から外側に向けて複数のリー
ドが延出する一方の電子部品と、この一方の電子部品と
同様な位置から複数のリードが延出する他方の電子部品
とを重ね合わせたもので、一方の電子部品のリードが延
出していないパッケージの側辺側に、他方の電子部品の
リードを配置し、しかも、各リードの下端面を略同一面
上に揃えた状態で両電子部品を重ね合わせたものであ
る。
【０００７】また、一方の電子部品および他方の電子部
品のそれぞれを、リードの延出するパッケージの側辺の
長さが、リードの延出しないパッケージの側辺の長さの
２分の１以下となる２つの半導体装置から構成し、しか
も、この２つの半導体装置のリードが延出しないパッケ
ージの側辺側をそれぞれ隣接して配置したものでもあ
る。
品のそれぞれを、リードの延出するパッケージの側辺の
長さが、リードの延出しないパッケージの側辺の長さの
２分の１以下となる２つの半導体装置から構成し、しか
も、この２つの半導体装置のリードが延出しないパッケ
ージの側辺側をそれぞれ隣接して配置したものでもあ
る。
【０００８】
【作用】一方の電子部品と他方の電子部品とを重ね合わ
せた状態で、一方の電子部品のリードが延出していない
パッケージの側辺側に、他方の電子部品のリードを配置
するため、各リードを重ね合わせて接続する必要がな
い。すなわち、一方の電子部品と他方の電子部品との位
置合わせの許容範囲を大きくすることができる。
せた状態で、一方の電子部品のリードが延出していない
パッケージの側辺側に、他方の電子部品のリードを配置
するため、各リードを重ね合わせて接続する必要がな
い。すなわち、一方の電子部品と他方の電子部品との位
置合わせの許容範囲を大きくすることができる。
【０００９】また、一方の電子部品と他方の電子部品と
をそれぞれ２つの半導体装置から構成することにより、
１つの積層型電子部品で４つの半導体装置を備えること
になる。しかも、リードが延出するパッケージの側辺の
長さをリードが延出しないパッケージの側辺の長さの２
分の１以下にし、２つの半導体装置のリードが延出しな
いパッケージの側辺側をそれぞれ隣接して配置すれば、
２段重ねだけでこれら４つの半導体装置を組み合わせる
ことができる。
をそれぞれ２つの半導体装置から構成することにより、
１つの積層型電子部品で４つの半導体装置を備えること
になる。しかも、リードが延出するパッケージの側辺の
長さをリードが延出しないパッケージの側辺の長さの２
分の１以下にし、２つの半導体装置のリードが延出しな
いパッケージの側辺側をそれぞれ隣接して配置すれば、
２段重ねだけでこれら４つの半導体装置を組み合わせる
ことができる。
【００１０】
【実施例】以下に、本発明の積層型電子部品の実施例を
図に基づいて説明する。図１は、本発明の積層型電子部
品を説明する斜視図である。この積層型電子部品１は、
一方の電子部品１０と他方の電子部品２０とが重ね合わ
されたものであり、各電子部品１０、２０においては、
略四角形のパッケージ１１、２１の相対向する２つの側
辺１１ａ、２１ａから外側に向けて複数のリード１２、
２２がそれぞれ延出されている。
図に基づいて説明する。図１は、本発明の積層型電子部
品を説明する斜視図である。この積層型電子部品１は、
一方の電子部品１０と他方の電子部品２０とが重ね合わ
されたものであり、各電子部品１０、２０においては、
略四角形のパッケージ１１、２１の相対向する２つの側
辺１１ａ、２１ａから外側に向けて複数のリード１２、
２２がそれぞれ延出されている。
【００１１】以下、説明を分かりやすくするために、電
子部品２０の上に電子部品１０を重ね合わせる場合を例
として説明する。電子部品２０の上に重ね合わせる電子
部品１０のリード１２は、電子部品２０のリード２２が
延出していないパッケージ２１の側辺２１ｂ側に配置さ
れている。つまり、互いにパッケージ１１、２１のリー
ド１２、２２が延出しない側辺１１ｂ、２１ｂ側に他方
のリード２２、１２がそれぞれ配置されることで、電子
部品１０のリード１２と、電子部品２０のリード２２と
の配置位置がそれぞれ９０度ずれた状態となる。これに
より、電子部品１０のリード１２と電子部品２０のリー
ド２２との位置を合わせを行うことがなくなり、電子部
品１０と電子部品２０とを容易に重ね合わせることがで
きる。
子部品２０の上に電子部品１０を重ね合わせる場合を例
として説明する。電子部品２０の上に重ね合わせる電子
部品１０のリード１２は、電子部品２０のリード２２が
延出していないパッケージ２１の側辺２１ｂ側に配置さ
れている。つまり、互いにパッケージ１１、２１のリー
ド１２、２２が延出しない側辺１１ｂ、２１ｂ側に他方
のリード２２、１２がそれぞれ配置されることで、電子
部品１０のリード１２と、電子部品２０のリード２２と
の配置位置がそれぞれ９０度ずれた状態となる。これに
より、電子部品１０のリード１２と電子部品２０のリー
ド２２との位置を合わせを行うことがなくなり、電子部
品１０と電子部品２０とを容易に重ね合わせることがで
きる。
【００１２】また、電子部品２０のパッケージ２１から
延出するリード２２は、先ず下方に折り曲げられ、パッ
ケージ２１の下面よりもわずかに下の位置で略水平に曲
げられている。さらに、電子部品１０のリード１２も、
先ず下方に折り曲げられ、前述と同様に電子部品２０の
パッケージ２１の下面よりもわずかに下の位置で略水平
に曲げられている。すなわち、電子部品１０のリード１
２の下端面１２ａと電子部品２０のリード２２の下端面
１２ａとが略同一面上に揃えられた状態となっている。
これにより、積層型電子部品１を図示しない基板に搭載
する際、全てのリード１２、２２が基板上で接触できる
ことになる。
延出するリード２２は、先ず下方に折り曲げられ、パッ
ケージ２１の下面よりもわずかに下の位置で略水平に曲
げられている。さらに、電子部品１０のリード１２も、
先ず下方に折り曲げられ、前述と同様に電子部品２０の
パッケージ２１の下面よりもわずかに下の位置で略水平
に曲げられている。すなわち、電子部品１０のリード１
２の下端面１２ａと電子部品２０のリード２２の下端面
１２ａとが略同一面上に揃えられた状態となっている。
これにより、積層型電子部品１を図示しない基板に搭載
する際、全てのリード１２、２２が基板上で接触できる
ことになる。
【００１３】次に、本発明の積層型電子部品１の他の例
について説明する。図２は、積層型電子部品１の他の例
を説明する斜視図（その１）である。すなわち、この積
層型電子部品１は、例えば電子部品１０が２つの半導体
装置１０ａ、１０ｂから構成されているものであり、２
つの電子部品１０ａ、１０ｂを並べた場合の平面視面積
が、電子部品２０の平面視面積とほぼ等しくなってい
る。電子部品１０を電子部品２０の上に重ね合わせる場
合には、電子部品１０を構成する２つの半導体装置１０
ａ、１０ｂのリード１２が延出しない側辺１１ｂをそれ
ぞれ隣接して配置し、この状態で電子部品２０上に重ね
合わせる。
について説明する。図２は、積層型電子部品１の他の例
を説明する斜視図（その１）である。すなわち、この積
層型電子部品１は、例えば電子部品１０が２つの半導体
装置１０ａ、１０ｂから構成されているものであり、２
つの電子部品１０ａ、１０ｂを並べた場合の平面視面積
が、電子部品２０の平面視面積とほぼ等しくなってい
る。電子部品１０を電子部品２０の上に重ね合わせる場
合には、電子部品１０を構成する２つの半導体装置１０
ａ、１０ｂのリード１２が延出しない側辺１１ｂをそれ
ぞれ隣接して配置し、この状態で電子部品２０上に重ね
合わせる。
【００１４】また、半導体装置１０ａ、１０ｂの各リー
ド１２は、電子部品２０のリード２２が延出しないパッ
ケージ２１の側辺２２ｂ側にそれぞれ配置されており、
しかも、リード１２の下端面１２ａとリード２２の下端
面２２ａとが略同一面上に揃えられている。このよう
に、電子部品１０を複数の半導体装置１０ａ、１０ｂか
ら構成することで、２段重ねだけで３つの機能部品（半
導体装置１０ａ、１０ｂおよび電子部品２０）の組合せ
を行うことができる。
ド１２は、電子部品２０のリード２２が延出しないパッ
ケージ２１の側辺２２ｂ側にそれぞれ配置されており、
しかも、リード１２の下端面１２ａとリード２２の下端
面２２ａとが略同一面上に揃えられている。このよう
に、電子部品１０を複数の半導体装置１０ａ、１０ｂか
ら構成することで、２段重ねだけで３つの機能部品（半
導体装置１０ａ、１０ｂおよび電子部品２０）の組合せ
を行うことができる。
【００１５】また、図３は、本発明の積層型電子部品１
の他の例を説明する斜視図（その２）である。この積層
型電子部品１は、電子部品１０と電子部品２０との両方
が、それぞれ２つの半導体装置１０ａ、１０ｂ、および
半導体装置２０ａ、２０ｂから構成されたものであり、
特に、メモリから成る電子部品１０、２０の場合に有効
なものである。
の他の例を説明する斜視図（その２）である。この積層
型電子部品１は、電子部品１０と電子部品２０との両方
が、それぞれ２つの半導体装置１０ａ、１０ｂ、および
半導体装置２０ａ、２０ｂから構成されたものであり、
特に、メモリから成る電子部品１０、２０の場合に有効
なものである。
【００１６】すなわち、メモリの容量の関係から４つの
半導体装置１０ａ、１０ｂ、２０ａ、２０ｂで積層型電
子部品１を構成するのが最も使用頻度が高い。この各半
導体装置１０ａ、１０ｂ、２０ａ、２０ｂのパッケージ
１１、２１は、リード１２、２２の延出する側辺１１
ａ、２１ａが延出しない側辺１１ｂ、２１ｂに対して２
分の１以下となっている。つまり、平面視２：１の長方
形から成るパッケージ１１、２１であり、その短辺から
リード１２、２２が延出するものである。電子部品１０
では、このような半導体装置１０ａ、１０ｂの側辺１１
ｂ側がそれぞれ隣接して配置され、電子部品２０では、
半導体装置２０ａ、２０ｂの側辺２１ｂ側がそれぞれ隣
接して配置されている。
半導体装置１０ａ、１０ｂ、２０ａ、２０ｂで積層型電
子部品１を構成するのが最も使用頻度が高い。この各半
導体装置１０ａ、１０ｂ、２０ａ、２０ｂのパッケージ
１１、２１は、リード１２、２２の延出する側辺１１
ａ、２１ａが延出しない側辺１１ｂ、２１ｂに対して２
分の１以下となっている。つまり、平面視２：１の長方
形から成るパッケージ１１、２１であり、その短辺から
リード１２、２２が延出するものである。電子部品１０
では、このような半導体装置１０ａ、１０ｂの側辺１１
ｂ側がそれぞれ隣接して配置され、電子部品２０では、
半導体装置２０ａ、２０ｂの側辺２１ｂ側がそれぞれ隣
接して配置されている。
【００１７】このため、電子部品１０および電子部品２
０のパッケージ１１、２１の平面視外形はほぼ正方形と
なり、それぞれ相対向する側辺１１ａ、２１ａ側から複
数のリード１２、２２が延出するものとなる。例えば、
電子部品１０を電子部品２０の上に重ね合わせた状態に
おいて、電子部品２０のリード２２が延出しない側辺２
１ｂ側に電子部品１０のリード１２が配置される。
０のパッケージ１１、２１の平面視外形はほぼ正方形と
なり、それぞれ相対向する側辺１１ａ、２１ａ側から複
数のリード１２、２２が延出するものとなる。例えば、
電子部品１０を電子部品２０の上に重ね合わせた状態に
おいて、電子部品２０のリード２２が延出しない側辺２
１ｂ側に電子部品１０のリード１２が配置される。
【００１８】これにより、各半導体装置１０ａ、１０
ｂ、２０ａ、２０ｂのリード１２、２２がそれぞれ接触
することがなくなる。また、２段重ねの高さだけで４つ
の半導体装置１０ａ、１０ｂ、２０ａ、２０ｂを組み合
わせることができることになる。しかも、リード１１、
２２の加工として、電子部品１０のリード１１の加工
と、電子部品２０のリード２２の加工の２種類だけでよ
く、複雑な配線を行う必要はない。
ｂ、２０ａ、２０ｂのリード１２、２２がそれぞれ接触
することがなくなる。また、２段重ねの高さだけで４つ
の半導体装置１０ａ、１０ｂ、２０ａ、２０ｂを組み合
わせることができることになる。しかも、リード１１、
２２の加工として、電子部品１０のリード１１の加工
と、電子部品２０のリード２２の加工の２種類だけでよ
く、複雑な配線を行う必要はない。
【００１９】また、図４の部分斜視図に示すように、電
子部品１０と電子部品２０との位置合わせにおいて、各
パッケージ１１、２１の隅部等に穴１３、２３をそれぞ
れ設け、この穴１３、２３にピン２を貫通させることで
電子部品１０と電子部品２０との横方向に対する位置ず
れを防止することができる。本発明の積層型電子部品１
では、電子部品１０と電子部品２０との位置合わせが容
易であるが、このようなピン２を用いて確実に位置合わ
せしてもよい。また、積層型電子部品１の高さよりも多
少長いピン２を用い、このピン２を図示しない基板の穴
に挿入することで、積層型電子部品１の基板に対する位
置合わせを行ってもよい。
子部品１０と電子部品２０との位置合わせにおいて、各
パッケージ１１、２１の隅部等に穴１３、２３をそれぞ
れ設け、この穴１３、２３にピン２を貫通させることで
電子部品１０と電子部品２０との横方向に対する位置ず
れを防止することができる。本発明の積層型電子部品１
では、電子部品１０と電子部品２０との位置合わせが容
易であるが、このようなピン２を用いて確実に位置合わ
せしてもよい。また、積層型電子部品１の高さよりも多
少長いピン２を用い、このピン２を図示しない基板の穴
に挿入することで、積層型電子部品１の基板に対する位
置合わせを行ってもよい。
【００２０】なお、本実施例において、電子部品１０を
電子部品２０の上に重ね合わせた場合を例として説明し
たが、本発明はこれに限定されず、電子部品２０を電子
部品１０の上に重ね合わせるようにしてもよい。また、
本発明の電子部品１０、２０としてＴＣＰ（Ｔａｐｅ
ＣａｒｒｉｅｒＰａｃｋａｇｅ）を用いれば、重ね合わ
せた際の高さをより低くできるが、ＳＯＰ（Ｓｍａｌｌ
Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）やＴＳＯＰ（Ｔｈ
ｉｎＳｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）等
を用いても可能である。
電子部品２０の上に重ね合わせた場合を例として説明し
たが、本発明はこれに限定されず、電子部品２０を電子
部品１０の上に重ね合わせるようにしてもよい。また、
本発明の電子部品１０、２０としてＴＣＰ（Ｔａｐｅ
ＣａｒｒｉｅｒＰａｃｋａｇｅ）を用いれば、重ね合わ
せた際の高さをより低くできるが、ＳＯＰ（Ｓｍａｌｌ
Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）やＴＳＯＰ（Ｔｈ
ｉｎＳｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）等
を用いても可能である。
【００２１】
【発明の効果】以上説明したように、本発明の積層型電
子部品によれば次のような効果がある。すなわち、各電
子部品のリードの位置を合わせる必要がないため、電子
部品の重ね合わせが容易に行える。しかも、複雑なリー
ドの接続を行う必要がないとともに、２種類のリードの
加工だけで済むことから、生産性の向上を図ることがで
きる。また、各電子部品をそれぞれ２つの半導体装置か
ら構成することにより、２段重ねだけで４つの半導体装
置を組み合わせることが可能となり、従来と同様の容量
の積層型電子部品を約半分の厚さにすることが可能とな
る。
子部品によれば次のような効果がある。すなわち、各電
子部品のリードの位置を合わせる必要がないため、電子
部品の重ね合わせが容易に行える。しかも、複雑なリー
ドの接続を行う必要がないとともに、２種類のリードの
加工だけで済むことから、生産性の向上を図ることがで
きる。また、各電子部品をそれぞれ２つの半導体装置か
ら構成することにより、２段重ねだけで４つの半導体装
置を組み合わせることが可能となり、従来と同様の容量
の積層型電子部品を約半分の厚さにすることが可能とな
る。
【図１】本発明の積層型電子部品を説明する斜視図であ
る。
る。
【図２】本発明の積層型電子部品の他の例を説明する斜
視図（その１）である。
視図（その１）である。
【図３】本発明の積層型電子部品の他の例を説明する斜
視図（その２）である。
視図（その２）である。
【図４】電子部品の位置合わせを説明する部分斜視図で
ある。
ある。
【図５】従来の積層型電子部品を説明する斜視図であ
る。
る。
１ 積層型電子部品 １０、２０ 電子部品 １０ａ、１０ｂ、２０ａ、２０ｂ 半導体装置 １１、２１ パッケージ １１ａ、１１ｂ、２１ａ、２１ｂ 側辺 １２、２２ リード １２ａ、２２ａ 下端面
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 25/18 // Ｈ０５Ｋ 1/18 Ｓ 7128−4Ｅ
Claims (2)
- 【請求項１】 略四角形のパッケージの相対向する２つ
の側辺側から外側に向けて複数のリードが延出する一方
の電子部品と、 前記一方の電子部品と同様な位置から複数のリードが延
出する他方の電子部品とを重ね合わせて成る積層型電子
部品であって、 前記一方の電子部品と前記他方の電子部品とを重ね合わ
せた状態で、前記一方の電子部品のリードが延出してい
ないパッケージの側辺側に、前記他方の電子部品のリー
ドが配置され、かつ、各リードの下端面が略同一面上に
揃えられていることを特徴とする積層型電子部品。 - 【請求項２】 前記一方の電子部品および他方の電子部
品がそれぞれ２つの半導体装置から構成されるものであ
って、 前記各半導体装置のリードが延出するパッケージの側辺
の長さが該リードの延出しないパッケージの側辺の長さ
の２分の１以下であり、 しかも、前記２つの半導体装置のリードが延出しないパ
ッケージの側辺側が、それぞれ隣接して配置されている
ことを特徴とする請求項１記載の積層型電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5021969A JPH06216305A (ja) | 1993-01-14 | 1993-01-14 | 積層型電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5021969A JPH06216305A (ja) | 1993-01-14 | 1993-01-14 | 積層型電子部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06216305A true JPH06216305A (ja) | 1994-08-05 |
Family
ID=12069880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5021969A Pending JPH06216305A (ja) | 1993-01-14 | 1993-01-14 | 積層型電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06216305A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002062588A1 (en) * | 2001-02-02 | 2002-08-15 | Hitachi, Ltd | Electronic device and method of manufacturing the same |
| US6953991B2 (en) | 2000-07-19 | 2005-10-11 | Shindo Company, Ltd. | Semiconductor device |
| JP2007109992A (ja) * | 2005-10-17 | 2007-04-26 | Furukawa Electric Co Ltd:The | 回路基板実装端子の配索方法および端子付き回路基板構造 |
| JP2016076727A (ja) * | 2015-12-24 | 2016-05-12 | トヨタ自動車株式会社 | 半導体装置 |
-
1993
- 1993-01-14 JP JP5021969A patent/JPH06216305A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6953991B2 (en) | 2000-07-19 | 2005-10-11 | Shindo Company, Ltd. | Semiconductor device |
| WO2002062588A1 (en) * | 2001-02-02 | 2002-08-15 | Hitachi, Ltd | Electronic device and method of manufacturing the same |
| US7086600B2 (en) | 2001-02-02 | 2006-08-08 | Renesas Technology Corporation | Electronic device and method of manufacturing the same |
| US7322531B2 (en) | 2001-02-02 | 2008-01-29 | Hitachi Ulsi Systems Co., Ltd. | Electronic device and method of manufacturing the same |
| US7467464B2 (en) | 2001-02-02 | 2008-12-23 | Renesas Technology Corp. | Method of manufacturing a memory card |
| JP2007109992A (ja) * | 2005-10-17 | 2007-04-26 | Furukawa Electric Co Ltd:The | 回路基板実装端子の配索方法および端子付き回路基板構造 |
| JP2016076727A (ja) * | 2015-12-24 | 2016-05-12 | トヨタ自動車株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3304921B2 (ja) | 半導体記憶装置 | |
| US5224023A (en) | Foldable electronic assembly module | |
| US5781415A (en) | Semiconductor package and mounting method | |
| US8890327B2 (en) | Stacked microelectronic packages having at least two stacked microelectronic elements adjacent one another | |
| JPH0679990A (ja) | Ｉｃメモリカード | |
| US20050133899A1 (en) | System and method for increasing the number of IO-s on a ball grid package by wire bond stacking of same size packages through apertures | |
| US7902664B2 (en) | Semiconductor package having passive component and semiconductor memory module including the same | |
| US20250167175A1 (en) | Semiconductor package | |
| US5420756A (en) | Memory card including stacked semiconductor memory elements located on a printed circuit board having a straight wiring pattern | |
| JPH1140745A (ja) | 半導体装置およびその半導体装置を組み込んだ電子装置 | |
| US20040173902A1 (en) | Ball grid array package stack | |
| JP2003204039A (ja) | 半導体装置 | |
| KR20110091186A (ko) | 반도체 칩 및 이를 갖는 적층 반도체 패키지 | |
| JPH0521703A (ja) | 半導体装置 | |
| JPH06310827A (ja) | 表面実装部品配置構造 | |
| US12581961B2 (en) | Substrate having a die position mark and a semiconductor die stack structure including semiconductor dies stacked on the substrate | |
| JP2001274317A (ja) | 半導体装置及び半導体装置の実装方法 | |
| JP2001185648A (ja) | 半導体装置 | |
| JP2621038B2 (ja) | Ｉｃカード | |
| JPH0697355A (ja) | 積層型電子部品 | |
| KR101096438B1 (ko) | 반도체 패키지 및 이를 이용한 적층 반도체 패키지 제조방법 | |
| JPS61128550A (ja) | 半導体装置 | |
| JP2879787B2 (ja) | 高密度表面実装用半導体パッケージ及び半導体実装基板 | |
| JP2000332194A (ja) | マルチチップパッケージ | |
| JP2685534B2 (ja) | フィルムキャリヤ |