JPH06216678A - 自動利得制御回路 - Google Patents
自動利得制御回路Info
- Publication number
- JPH06216678A JPH06216678A JP542193A JP542193A JPH06216678A JP H06216678 A JPH06216678 A JP H06216678A JP 542193 A JP542193 A JP 542193A JP 542193 A JP542193 A JP 542193A JP H06216678 A JPH06216678 A JP H06216678A
- Authority
- JP
- Japan
- Prior art keywords
- automatic gain
- gain control
- signal
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Transmitters (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
(57)【要約】
【目的】 減衰器を使用し、かつ増幅器を多段構成とす
ることなく自動利得制御の動作範囲を広範囲に設定する
ことのできる自動利得制御回路を得ること。 【構成】 例えば従来から使用されているＡＧＣ回路３
２の前段に減衰量設定回路３４を配置し、これから出力
される信号が大きすぎるときにはセット信号を、また小
さすぎるときにはリセット信号をそれぞれ出力電圧検知
回路３６から出力させる。そして、セット信号が出力さ
れるたびに複数の抵抗減衰器５５1 〜５５ 4 を１つずつ
順に接続する一方、リセット信号が出力されるたびにこ
れらを１つずつ除外するようにし、これによる直列回路
から出力される信号をＡＧＣ回路３２に供給することに
よって利得が広く範囲で一定になるように制御してい
る。
ることなく自動利得制御の動作範囲を広範囲に設定する
ことのできる自動利得制御回路を得ること。 【構成】 例えば従来から使用されているＡＧＣ回路３
２の前段に減衰量設定回路３４を配置し、これから出力
される信号が大きすぎるときにはセット信号を、また小
さすぎるときにはリセット信号をそれぞれ出力電圧検知
回路３６から出力させる。そして、セット信号が出力さ
れるたびに複数の抵抗減衰器５５1 〜５５ 4 を１つずつ
順に接続する一方、リセット信号が出力されるたびにこ
れらを１つずつ除外するようにし、これによる直列回路
から出力される信号をＡＧＣ回路３２に供給することに
よって利得が広く範囲で一定になるように制御してい
る。
Description
【０００１】
【産業上の利用分野】本発明は利得を自動的に一定に調
整するための自動利得制御回路に関する。
整するための自動利得制御回路に関する。
【０００２】
【従来の技術】信号の利得（増幅率）を自動的に一定に
制御する自動利得制御回路は各種の回路に広く採用され
ている。
制御する自動利得制御回路は各種の回路に広く採用され
ている。
【０００３】図４は従来のこのような自動利得制御回路
の一例を表わしたものである。この回路の入力端子１１
は、これに入力された信号の増幅を行うためのオペアン
プ１２の（＋）入力端子に接続されている。オペアンプ
１２の（−）入力端子は抵抗減衰器１３を介して接地さ
れている。また、この抵抗減衰器１３の接地側でない方
の端部には他の抵抗減衰器１４の一端が接続されてお
り、その他端は、出力端子１５に接続されている。この
出力端子１５はオペアンプ１２の出力側に接続されてい
る他に、トランジスタ１６のベースＢに接続されてい
る。
の一例を表わしたものである。この回路の入力端子１１
は、これに入力された信号の増幅を行うためのオペアン
プ１２の（＋）入力端子に接続されている。オペアンプ
１２の（−）入力端子は抵抗減衰器１３を介して接地さ
れている。また、この抵抗減衰器１３の接地側でない方
の端部には他の抵抗減衰器１４の一端が接続されてお
り、その他端は、出力端子１５に接続されている。この
出力端子１５はオペアンプ１２の出力側に接続されてい
る他に、トランジスタ１６のベースＢに接続されてい
る。
【０００４】このトランジスタ１６のエミッタＥは接地
されており、コレクタＣはＣｄＳ型フォトカプラ１７内
の発光ダイオードの一端に接続されている。この発光ダ
イオードの他端は、電源（＋Ｖ）に接続されており、コ
レクタ電流に応じて発光が行われるようになっている。
フォトカプラ１７内には発光ダイオードの光量に応じて
抵抗値の変化する抵抗分が組み込まれており、この抵抗
分は抵抗減衰器１４に並列に接続されている。
されており、コレクタＣはＣｄＳ型フォトカプラ１７内
の発光ダイオードの一端に接続されている。この発光ダ
イオードの他端は、電源（＋Ｖ）に接続されており、コ
レクタ電流に応じて発光が行われるようになっている。
フォトカプラ１７内には発光ダイオードの光量に応じて
抵抗値の変化する抵抗分が組み込まれており、この抵抗
分は抵抗減衰器１４に並列に接続されている。
【０００５】従来のこのような自動利得制御回路では、
入力端子１１に印加する入力電圧が増加すると、オペア
ンプ１２の出力側の電圧が増加しようとする。これによ
るトランジスタ１６のベース電圧の変化によってコレク
タ電流も増加する。この結果、フォトカプラ１７内の抵
抗分の抵抗値が下がり、出力電圧が一定に保たれること
になる。
入力端子１１に印加する入力電圧が増加すると、オペア
ンプ１２の出力側の電圧が増加しようとする。これによ
るトランジスタ１６のベース電圧の変化によってコレク
タ電流も増加する。この結果、フォトカプラ１７内の抵
抗分の抵抗値が下がり、出力電圧が一定に保たれること
になる。
【０００６】
【発明が解決しようとする課題】この従来用いられた自
動利得制御回路では、ＣｄＳ型フォトカプラ１７の電流
−抵抗値特性が線形となっていない。したがって、自動
利得制御の動作範囲が限定されるといった問題があっ
た。
動利得制御回路では、ＣｄＳ型フォトカプラ１７の電流
−抵抗値特性が線形となっていない。したがって、自動
利得制御の動作範囲が限定されるといった問題があっ
た。
【０００７】そこで、自動利得制御の動作範囲をより広
範囲にするための提案が行われている（特開昭６２−２
０４０８号公報）。
範囲にするための提案が行われている（特開昭６２−２
０４０８号公報）。
【０００８】図５は、この提案の自動利得制御回路の構
成を表わしたものである。この回路では、入力端子２１
に入力された信号をトランジスタ増幅器２２1 で増幅
し、ピンダイオードを使用した可変減衰器２３2 で減衰
させる。これを所定段だけ繰り返し最後の増幅器２４で
増幅した後の信号が出力端子２５から出力されるように
なっている。このとき、出力される信号の一部は検波器
２６で検波された後に直流増幅器２７に入力され、基準
電圧ＶS と比較される。そして、この差分が最小となる
ように、直流増幅器２７の出力電圧、すなわち制御電圧
で可変減衰器２３ 1 、２３2 、……の減衰量が制御され
る。
成を表わしたものである。この回路では、入力端子２１
に入力された信号をトランジスタ増幅器２２1 で増幅
し、ピンダイオードを使用した可変減衰器２３2 で減衰
させる。これを所定段だけ繰り返し最後の増幅器２４で
増幅した後の信号が出力端子２５から出力されるように
なっている。このとき、出力される信号の一部は検波器
２６で検波された後に直流増幅器２７に入力され、基準
電圧ＶS と比較される。そして、この差分が最小となる
ように、直流増幅器２７の出力電圧、すなわち制御電圧
で可変減衰器２３ 1 、２３2 、……の減衰量が制御され
る。
【０００９】この提案の自動利得制御回路によれば、個
々のトランジスタ増幅器２２1 、２２2 、……の動作レ
ベル範囲が限定されるので、十分な直線性を満足させる
ためにこれらトランジスタ増幅器２２1 、２２2 、……
を多段構成とする必要がある。
々のトランジスタ増幅器２２1 、２２2 、……の動作レ
ベル範囲が限定されるので、十分な直線性を満足させる
ためにこれらトランジスタ増幅器２２1 、２２2 、……
を多段構成とする必要がある。
【００１０】また、特開平２−１１６２０８号公報で
は、前置増幅器の前段に固定減衰器を挿入またはスルー
にするスイッチ付固定減衰器を設け、この前置増幅器の
利得を可変にするようにした自動利得制御回路を提案し
ている。この提案では、固定減衰器が１種類なので、減
衰の幅が狭いという問題があった。
は、前置増幅器の前段に固定減衰器を挿入またはスルー
にするスイッチ付固定減衰器を設け、この前置増幅器の
利得を可変にするようにした自動利得制御回路を提案し
ている。この提案では、固定減衰器が１種類なので、減
衰の幅が狭いという問題があった。
【００１１】なお、特開昭６２−２３６２９号公報で
は、入力レベルを電子的に減衰させる可変減衰器を使用
した回路が開示されている。この回路では、減衰量を一
定に保つための制御信号を作成するようになっている。
しかしながら、この回路では入力レベルが所定レベル以
下に低下したとき減衰量を一定レベルに抑えるようにし
ているので、理想的な自動利得制御を行う回路構成とす
ることができない。
は、入力レベルを電子的に減衰させる可変減衰器を使用
した回路が開示されている。この回路では、減衰量を一
定に保つための制御信号を作成するようになっている。
しかしながら、この回路では入力レベルが所定レベル以
下に低下したとき減衰量を一定レベルに抑えるようにし
ているので、理想的な自動利得制御を行う回路構成とす
ることができない。
【００１２】そこで本発明の目的は、減衰器を使用し、
かつ増幅器を多段構成とすることなく自動利得制御の動
作範囲を広範囲に設定することのできる自動利得制御回
路を提供することにある。
かつ増幅器を多段構成とすることなく自動利得制御の動
作範囲を広範囲に設定することのできる自動利得制御回
路を提供することにある。
【００１３】
【課題を解決するための手段】請求項１記載の発明で
は、（イ）電気信号を入力して、ある限られた入力レベ
ルの範囲内で出力信号のレベルを一定に保つ自動利得制
御手段と、（ロ）この自動利得制御手段の制御した自動
利得制御後の出力電圧を検知する出力電圧検知手段と、
（ハ）複数の抵抗減衰器を有し出力電圧検知手段の検知
結果に応じてこれらを直列接続し、これによる直列回路
の入力端に自動利得制御の対象となる信号を入力し、出
力端から自動利得制御手段に供給する電気信号を出力す
る可変減衰手段とを自動利得制御回路に具備させる。
は、（イ）電気信号を入力して、ある限られた入力レベ
ルの範囲内で出力信号のレベルを一定に保つ自動利得制
御手段と、（ロ）この自動利得制御手段の制御した自動
利得制御後の出力電圧を検知する出力電圧検知手段と、
（ハ）複数の抵抗減衰器を有し出力電圧検知手段の検知
結果に応じてこれらを直列接続し、これによる直列回路
の入力端に自動利得制御の対象となる信号を入力し、出
力端から自動利得制御手段に供給する電気信号を出力す
る可変減衰手段とを自動利得制御回路に具備させる。
【００１４】すなわち請求項１記載の発明では、例えば
従来から使用されている自動利得制御手段の前段に可変
減衰手段を配置し、出力電圧検知手段によって検出され
た自動利得制御手段の出力電圧に応じて、可変減衰手段
を構成する複数の抵抗減衰器をその直列回路に挿入した
り除外することによって利得が一定になるように制御し
ている。
従来から使用されている自動利得制御手段の前段に可変
減衰手段を配置し、出力電圧検知手段によって検出され
た自動利得制御手段の出力電圧に応じて、可変減衰手段
を構成する複数の抵抗減衰器をその直列回路に挿入した
り除外することによって利得が一定になるように制御し
ている。
【００１５】請求項２記載の発明では、（イ）電気信号
を入力して、ある限られた入力レベルの範囲内で出力信
号のレベルを一定に保つ自動利得制御手段と、（ロ）こ
の自動利得制御手段の制御した自動利得制御後の出力電
圧を所定の２種類の基準電圧と比較し、これが大きすぎ
るときにはセット信号を出力し、小さすぎるときにはリ
セット信号を出力するセット信号・リセット信号作成手
段と、（ハ）複数の抵抗減衰器を有しセット信号が出力
されるたびにこれらを順に直列接続し、またリセット信
号が出力されるたびにこれらを順に直列回路から除外す
ると共に、この直列回路の入力端に自動利得制御の対象
となる信号を入力し、出力端から自動利得制御手段に供
給する電気信号を出力する可変減衰手段とを自動利得制
御回路に具備させる。
を入力して、ある限られた入力レベルの範囲内で出力信
号のレベルを一定に保つ自動利得制御手段と、（ロ）こ
の自動利得制御手段の制御した自動利得制御後の出力電
圧を所定の２種類の基準電圧と比較し、これが大きすぎ
るときにはセット信号を出力し、小さすぎるときにはリ
セット信号を出力するセット信号・リセット信号作成手
段と、（ハ）複数の抵抗減衰器を有しセット信号が出力
されるたびにこれらを順に直列接続し、またリセット信
号が出力されるたびにこれらを順に直列回路から除外す
ると共に、この直列回路の入力端に自動利得制御の対象
となる信号を入力し、出力端から自動利得制御手段に供
給する電気信号を出力する可変減衰手段とを自動利得制
御回路に具備させる。
【００１６】すなわち請求項２記載の発明では、例えば
従来から使用されている自動利得制御手段の前段に可変
減衰手段を配置し、この自動利得制御手段から出力され
る信号が大きすぎるときにはセット信号を、また小さす
ぎるときにはリセット信号をそれぞれセット信号・リセ
ット信号作成手段から出力させる。そして、セット信号
が出力されるたびに複数の抵抗減衰器を１つずつ順に接
続する一方、リセット信号が出力されるたびにこれらを
１つずつ除外するようにし、これによる直列回路から出
力される信号を自動利得制御手段に供給することによっ
て利得が一定になるように制御している。
従来から使用されている自動利得制御手段の前段に可変
減衰手段を配置し、この自動利得制御手段から出力され
る信号が大きすぎるときにはセット信号を、また小さす
ぎるときにはリセット信号をそれぞれセット信号・リセ
ット信号作成手段から出力させる。そして、セット信号
が出力されるたびに複数の抵抗減衰器を１つずつ順に接
続する一方、リセット信号が出力されるたびにこれらを
１つずつ除外するようにし、これによる直列回路から出
力される信号を自動利得制御手段に供給することによっ
て利得が一定になるように制御している。
【００１７】請求項３記載の発明ではセット信号・リセ
ット信号作成手段は、セット信号が出力されるたびにラ
ッチし、リセット信号が出力されるたびにラッチを解除
する複数のラッチリレーを具備することを特徴としてい
る。
ット信号作成手段は、セット信号が出力されるたびにラ
ッチし、リセット信号が出力されるたびにラッチを解除
する複数のラッチリレーを具備することを特徴としてい
る。
【００１８】
【実施例】以下実施例につき本発明を詳細に説明する。
【００１９】図１は本発明の一実施例における自動利得
制御回路の回路構成を表わしたものである。この回路
は、その出力端子３１の直前に従来用いられた自動利得
制御（ＡＧＣ）回路３２を配置し、このＡＧＣ回路３２
の入力側と本実施例の自動利得制御回路の入力端子３３
の間に減衰量を段階的に設定するための減衰量設定回路
３４を配置している。また、出力端子３１に出力される
信号レベルは出力電圧検知回路３６に入力されて出力電
圧が検知されるようになっている。これにより検知され
た出力電圧は、出力電圧検知回路３６の後段に配置され
たリレー選択回路３７に入力され、第１〜第４のラッチ
リレー３８1 〜３８4 の選択が行われるようになってい
る。
制御回路の回路構成を表わしたものである。この回路
は、その出力端子３１の直前に従来用いられた自動利得
制御（ＡＧＣ）回路３２を配置し、このＡＧＣ回路３２
の入力側と本実施例の自動利得制御回路の入力端子３３
の間に減衰量を段階的に設定するための減衰量設定回路
３４を配置している。また、出力端子３１に出力される
信号レベルは出力電圧検知回路３６に入力されて出力電
圧が検知されるようになっている。これにより検知され
た出力電圧は、出力電圧検知回路３６の後段に配置され
たリレー選択回路３７に入力され、第１〜第４のラッチ
リレー３８1 〜３８4 の選択が行われるようになってい
る。
【００２０】ここで、出力電圧検知回路３６は出力端子
３１に現われた電圧をその（−）入力端子あるいは
（＋）入力端子に入力する第１および第２のコンパレー
タ４１1、４１2 を備えている。出力電圧検知回路３６
には３つの抵抗４２〜４４を直列に接続した抵抗回路が
配置されており、その一端は接地され、他端は電圧＋Ｖ
の図示しない電源ラインと接続されている。この結果と
して、この抵抗回路の各抵抗の接続点には比較的高い基
準電圧ＶH と、比較的低い基準電圧ＶL が得られるよう
になっている。
３１に現われた電圧をその（−）入力端子あるいは
（＋）入力端子に入力する第１および第２のコンパレー
タ４１1、４１2 を備えている。出力電圧検知回路３６
には３つの抵抗４２〜４４を直列に接続した抵抗回路が
配置されており、その一端は接地され、他端は電圧＋Ｖ
の図示しない電源ラインと接続されている。この結果と
して、この抵抗回路の各抵抗の接続点には比較的高い基
準電圧ＶH と、比較的低い基準電圧ＶL が得られるよう
になっている。
【００２１】一方の基準電圧ＶH は第１のコンパレータ
４１1 の（＋）入力端子に入力され、出力端子３１に現
われた電圧と比較される。この比較結果は、セットライ
ン４５にセット信号として出力される。また、他方の基
準電圧ＶL は第２のコンパレータ４１2 の（−）入力端
子に入力され、同じく出力端子３１に現われた電圧と比
較される。この比較結果は、リセットライン４６にリセ
ット信号として出力されることになる。
４１1 の（＋）入力端子に入力され、出力端子３１に現
われた電圧と比較される。この比較結果は、セットライ
ン４５にセット信号として出力される。また、他方の基
準電圧ＶL は第２のコンパレータ４１2 の（−）入力端
子に入力され、同じく出力端子３１に現われた電圧と比
較される。この比較結果は、リセットライン４６にリセ
ット信号として出力されることになる。
【００２２】さて、セットライン４５は第１のラッチリ
レー３８1 をセットするためのセット端子に直結される
他、この第１のラッチリレー３８1 の第１の接点５１1
を介して第２のラッチリレー３８2 のセット端子に直結
されている。また、この第２のラッチリレー３８2 のセ
ット端子は、第２のラッチリレー３８2 の第１の接点５
２1 を介して第３のラッチリレー３８3 のセット端子に
直結されている。また、この第３のラッチリレー３８3
のセット端子は、第３のラッチリレー３８3 の第１の接
点５３1 を介して第４のラッチリレー３８4 のセット端
子と直結されている。
レー３８1 をセットするためのセット端子に直結される
他、この第１のラッチリレー３８1 の第１の接点５１1
を介して第２のラッチリレー３８2 のセット端子に直結
されている。また、この第２のラッチリレー３８2 のセ
ット端子は、第２のラッチリレー３８2 の第１の接点５
２1 を介して第３のラッチリレー３８3 のセット端子に
直結されている。また、この第３のラッチリレー３８3
のセット端子は、第３のラッチリレー３８3 の第１の接
点５３1 を介して第４のラッチリレー３８4 のセット端
子と直結されている。
【００２３】また、リセットライン４６は第４のラッチ
リレー３８4 のリセット用端子に直結される他、第４の
ラッチリレー３８4 の第２の接点５４2 を介して第３の
ラッチリレー３８3 のリセット用端子に直結されてい
る。この第３のラッチリレー３８3 のリセット用端子
は、第３のラッチリレー３８3 の第２の接点５３2 を介
して第２のラッチリレー３８2 のリセット用端子に直結
されている。この第２のラッチリレー３８2 のリセット
用端子は、第２のラッチリレー３８2 の第２の接点５２
2 を介して第１のラッチリレー３８1 のリセット用端子
に直結されている。これら第１〜第４のラッチリレー
は、その励磁のための電源（＋Ｖ）に接続されている。
リレー３８4 のリセット用端子に直結される他、第４の
ラッチリレー３８4 の第２の接点５４2 を介して第３の
ラッチリレー３８3 のリセット用端子に直結されてい
る。この第３のラッチリレー３８3 のリセット用端子
は、第３のラッチリレー３８3 の第２の接点５３2 を介
して第２のラッチリレー３８2 のリセット用端子に直結
されている。この第２のラッチリレー３８2 のリセット
用端子は、第２のラッチリレー３８2 の第２の接点５２
2 を介して第１のラッチリレー３８1 のリセット用端子
に直結されている。これら第１〜第４のラッチリレー
は、その励磁のための電源（＋Ｖ）に接続されている。
【００２４】次に減衰量設定回路３４の回路構成を説明
する。減衰量設定回路３４には第１〜第４の抵抗減衰器
５５1 〜５５4 と、これらに対応する４本の接続線５６
1 〜５６4 が配置されている。入力端子３３は第１のラ
ッチリレー３８1 の第３の接点５１3 を介して第１の抵
抗減衰器５５1 あるいは第１の接続線５６1 の入力端を
選択するようになっている。これらの出力端には、これ
らのいずれかを選択するための第１のラッチリレー３８
1 の第４の接点５１4 が配置されており、選択された信
号は第２のラッチリレー３８2 の第３の接点５１3 を介
して第２の抵抗減衰器５５2 あるいは第２の接続線５６
2 の入力端のいずれかを選択するようになっている。
する。減衰量設定回路３４には第１〜第４の抵抗減衰器
５５1 〜５５4 と、これらに対応する４本の接続線５６
1 〜５６4 が配置されている。入力端子３３は第１のラ
ッチリレー３８1 の第３の接点５１3 を介して第１の抵
抗減衰器５５1 あるいは第１の接続線５６1 の入力端を
選択するようになっている。これらの出力端には、これ
らのいずれかを選択するための第１のラッチリレー３８
1 の第４の接点５１4 が配置されており、選択された信
号は第２のラッチリレー３８2 の第３の接点５１3 を介
して第２の抵抗減衰器５５2 あるいは第２の接続線５６
2 の入力端のいずれかを選択するようになっている。
【００２５】同様に、第２の抵抗減衰器５５2 および第
２の接続線５６2 の出力端には、これらのいずれかを選
択するための第２のラッチリレー３８2 の第４の接点５
２4が配置されており、選択された信号は第３のラッチ
リレー３８3 の第３の接点５３3 を介して第３の抵抗減
衰器５５3 あるいは第３の接続線５６3 の入力端のいず
れかを選択するようになっている。また、第３の抵抗減
衰器５５3 および第３の接続線５６3 の出力端には、こ
れらのいずれかを選択するための第３のラッチリレー３
８3 の第４の接点５３4 が配置されており、選択された
信号は第４のラッチリレー３８4 の第３の接点５４3 を
介して第４の抵抗減衰器５５4 あるいは第４の接続線５
６4 の入力端のいずれかを選択するようになっている。
２の接続線５６2 の出力端には、これらのいずれかを選
択するための第２のラッチリレー３８2 の第４の接点５
２4が配置されており、選択された信号は第３のラッチ
リレー３８3 の第３の接点５３3 を介して第３の抵抗減
衰器５５3 あるいは第３の接続線５６3 の入力端のいず
れかを選択するようになっている。また、第３の抵抗減
衰器５５3 および第３の接続線５６3 の出力端には、こ
れらのいずれかを選択するための第３のラッチリレー３
８3 の第４の接点５３4 が配置されており、選択された
信号は第４のラッチリレー３８4 の第３の接点５４3 を
介して第４の抵抗減衰器５５4 あるいは第４の接続線５
６4 の入力端のいずれかを選択するようになっている。
【００２６】第４の抵抗減衰器５５4 および第４の接続
線５６4 の出力側にはこれらのいずれかを接続するため
の第４のラッチリレー３８4 の第４の接点５４4 が配置
されており、これによって選択された信号はＡＧＣ回路
３２の入力側に供給されるようになっている。
線５６4 の出力側にはこれらのいずれかを接続するため
の第４のラッチリレー３８4 の第４の接点５４4 が配置
されており、これによって選択された信号はＡＧＣ回路
３２の入力側に供給されるようになっている。
【００２７】図２は、以上のような構成の自動利得制御
回路における第１〜第４のラッチリレーのそれぞれの動
作状態を示した状態遷移図である。また、図３は図１に
示した従来型のＡＧＣ回路の入出力特性を表わしたもの
である。これらの図を用いて図１に示した自動利得制御
回路の説明を具体的に行う。
回路における第１〜第４のラッチリレーのそれぞれの動
作状態を示した状態遷移図である。また、図３は図１に
示した従来型のＡＧＣ回路の入出力特性を表わしたもの
である。これらの図を用いて図１に示した自動利得制御
回路の説明を具体的に行う。
【００２８】図３には、従来型のＡＧＣ回路３２におけ
るＡＧＣ動作範囲を矢印で示している。このＡＧＣ回路
３２の入力側の信号６１が大きすぎて動作範囲から外れ
ると、出力電圧検知回路３６のセットライン４５に現わ
れるセット信号がＬ（ロー）レベルとなる。これとは反
対に、ＡＧＣ回路３２の入力側の信号６１が小さすぎて
ＡＧＣ動作範囲から外れる場合には、リセットライン４
６に現われるリセット信号がＬ（ロー）レベルとなる。
るＡＧＣ動作範囲を矢印で示している。このＡＧＣ回路
３２の入力側の信号６１が大きすぎて動作範囲から外れ
ると、出力電圧検知回路３６のセットライン４５に現わ
れるセット信号がＬ（ロー）レベルとなる。これとは反
対に、ＡＧＣ回路３２の入力側の信号６１が小さすぎて
ＡＧＣ動作範囲から外れる場合には、リセットライン４
６に現われるリセット信号がＬ（ロー）レベルとなる。
【００２９】まず、入力側の信号６１が大きすぎる場合
を説明する。この場合、第１〜第４のラッチリレー３８
1 〜３８4 は、図２に示したようにＬレベルのセット信
号（ＳＥＴ）が入力するたびに第１のラッチリレー３８
1 から第４のラッチリレー３８4 へ向かって順にオン
（ＯＮ）となる。このとき、例えば第１のラッチリレー
３８1 がオンとなると、図１に示したように第１の抵抗
減衰器５５1 がオンとなる。このように第１のラッチリ
レー３８1 から第４のラッチリレー３８4 へ向かって順
にオンとなると、第１〜第４の抵抗減衰器５５1 〜５５
4 が順に減衰量設定回路３４で減衰量として設定される
ことになる。
を説明する。この場合、第１〜第４のラッチリレー３８
1 〜３８4 は、図２に示したようにＬレベルのセット信
号（ＳＥＴ）が入力するたびに第１のラッチリレー３８
1 から第４のラッチリレー３８4 へ向かって順にオン
（ＯＮ）となる。このとき、例えば第１のラッチリレー
３８1 がオンとなると、図１に示したように第１の抵抗
減衰器５５1 がオンとなる。このように第１のラッチリ
レー３８1 から第４のラッチリレー３８4 へ向かって順
にオンとなると、第１〜第４の抵抗減衰器５５1 〜５５
4 が順に減衰量設定回路３４で減衰量として設定される
ことになる。
【００３０】すなわち、第１〜第４のラッチリレー３８
1 〜３８4 は、図２に示した状態遷移図で表わしたよう
に、オンになるたびに隣のラッチリレー３８を接点で接
続し、セットレディ（ＳＥＴ ＲＥＡＤＹ）状態にする
ようなシーケンスとなっている。抵抗減衰器５５1 〜５
５4 が順に挿入されることによって入力端子３３に入力
される入力信号６２のレベルが増大しても、従来型のＡ
ＧＣ回路３２の入力信号６１の信号レベルを自動利得制
御の動作範囲に保つことになるため、出力端子３１に現
われる出力信号６３の信号レベルは一定に保たれること
になる。
1 〜３８4 は、図２に示した状態遷移図で表わしたよう
に、オンになるたびに隣のラッチリレー３８を接点で接
続し、セットレディ（ＳＥＴ ＲＥＡＤＹ）状態にする
ようなシーケンスとなっている。抵抗減衰器５５1 〜５
５4 が順に挿入されることによって入力端子３３に入力
される入力信号６２のレベルが増大しても、従来型のＡ
ＧＣ回路３２の入力信号６１の信号レベルを自動利得制
御の動作範囲に保つことになるため、出力端子３１に現
われる出力信号６３の信号レベルは一定に保たれること
になる。
【００３１】次に、ＡＧＣ回路３２2 対する入力側の信
号６１が小さすぎる場合を説明する。この場合には、リ
セットライン４６に現われるＬレベルのリセット信号に
よって第１〜第４の抵抗減衰器５５1 〜５５4 が電気的
に除外される。これにより、出力端子３１に現われる出
力信号６３のレベルが一定に保たれることになる。
号６１が小さすぎる場合を説明する。この場合には、リ
セットライン４６に現われるＬレベルのリセット信号に
よって第１〜第４の抵抗減衰器５５1 〜５５4 が電気的
に除外される。これにより、出力端子３１に現われる出
力信号６３のレベルが一定に保たれることになる。
【００３２】
【発明の効果】以上説明したように請求項１〜請求項３
記載の発明によれば、従来型の自動利得制御回路をその
まま使用して、これに回路を付加することで、自動利得
の制御範囲を十分に広げることができる。しかも、抵抗
減衰器の数を調整すればその制御範囲を調整することが
できるので、目的に応じて回路構成を簡単に変更するこ
とができるという利点がある。
記載の発明によれば、従来型の自動利得制御回路をその
まま使用して、これに回路を付加することで、自動利得
の制御範囲を十分に広げることができる。しかも、抵抗
減衰器の数を調整すればその制御範囲を調整することが
できるので、目的に応じて回路構成を簡単に変更するこ
とができるという利点がある。
【図１】本発明の一実施例における自動利得制御回路の
回路構成を表わした回路図である。
回路構成を表わした回路図である。
【図２】第１〜第４のラッチリレーのそれぞれの動作状
態を示した状態遷移図である。
態を示した状態遷移図である。
【図３】図１に示した従来型のＡＧＣ回路の入出力特性
を表わした特性図である。
を表わした特性図である。
【図４】従来の自動利得制御回路の一例を表わした回路
図である。
図である。
【図５】従来提案された自動利得制御回路の構成を表わ
した回路図である。
した回路図である。
３１ 出力端子 ３２ （従来の）ＡＧＣ回路 ３３ 入力端子 ３４ 減衰量設定回路 ３６ 出力電圧検知回路 ３７ リレー選択回路 ３８1 〜３８4 第１〜第４のラッチリレー ４１1 、４１2 コンパレータ ４５ セットライン ４６ リセットライン ５５1 〜５５4 第１〜第４の抵抗減衰器
Claims (3)
- 【請求項１】 電気信号を入力して、ある限られた入力
レベルの範囲内で出力信号のレベルを一定に保つ自動利
得制御手段と、 この自動利得制御手段の制御した自動利得制御後の出力
電圧を検知する出力電圧検知手段と、 複数の抵抗減衰器を有し前記出力電圧検知手段の検知結
果に応じてこれらを直列接続し、これによる直列回路の
入力端に自動利得制御の対象となる信号を入力し、出力
端から前記自動利得制御手段に供給する前記電気信号を
出力する可変減衰手段とを具備することを特徴とする自
動利得制御回路。 - 【請求項２】 電気信号を入力して、ある限られた入力
レベルの範囲内で出力信号のレベルを一定に保つ自動利
得制御手段と、 この自動利得制御手段の制御した自動利得制御後の出力
電圧を所定の２種類の基準電圧と比較し、これが大きす
ぎるときにはセット信号を出力し、小さすぎるときには
リセット信号を出力するセット信号・リセット信号作成
手段と、 複数の抵抗減衰器を有し前記セット信号が出力されるた
びにこれらを順に直列接続し、また前記リセット信号が
出力されるたびにこれらを順に直列回路から除外すると
共に、この直列回路の入力端に自動利得制御の対象とな
る信号を入力し、出力端から前記自動利得制御手段に供
給する前記電気信号を出力する可変減衰手段とを具備す
ることを特徴とする自動利得制御回路。 - 【請求項３】 セット信号・リセット信号作成手段は、
セット信号が出力されるたびにラッチし、リセット信号
が出力されるたびにラッチを解除する複数のラッチリレ
ーを具備していることを特徴とする請求項２記載の自動
利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5005421A JP2526474B2 (ja) | 1993-01-14 | 1993-01-14 | 自動利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5005421A JP2526474B2 (ja) | 1993-01-14 | 1993-01-14 | 自動利得制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06216678A true JPH06216678A (ja) | 1994-08-05 |
| JP2526474B2 JP2526474B2 (ja) | 1996-08-21 |
Family
ID=11610702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5005421A Expired - Fee Related JP2526474B2 (ja) | 1993-01-14 | 1993-01-14 | 自動利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2526474B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012144104A1 (ja) * | 2011-04-22 | 2012-10-26 | 住友電気工業株式会社 | 無線通信装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60173913A (ja) * | 1984-02-17 | 1985-09-07 | Matsushita Graphic Commun Syst Inc | 自動利得調整装置 |
-
1993
- 1993-01-14 JP JP5005421A patent/JP2526474B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60173913A (ja) * | 1984-02-17 | 1985-09-07 | Matsushita Graphic Commun Syst Inc | 自動利得調整装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012144104A1 (ja) * | 2011-04-22 | 2012-10-26 | 住友電気工業株式会社 | 無線通信装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2526474B2 (ja) | 1996-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05315856A (ja) | 電力増幅装置 | |
| JP2526474B2 (ja) | 自動利得制御回路 | |
| KR970003720B1 (ko) | 전기신호 증폭기 장치 | |
| JPS60212013A (ja) | 多段増幅器 | |
| JP2006148403A (ja) | 受光増幅回路 | |
| US6087819A (en) | Current mirror circuit with minimized input to output current error | |
| US6590437B2 (en) | Logarithmic amplifier | |
| US4215318A (en) | Push-pull amplifier | |
| US20100283541A1 (en) | Signal level detector with hysteresis characteristic | |
| JP3992338B2 (ja) | 近接検出器 | |
| US4434380A (en) | Compensation for VCA OP amp errors | |
| JP2953393B2 (ja) | 可変利得増幅回路 | |
| JPS59148411A (ja) | 増幅回路 | |
| JPH10103910A (ja) | ポテンショメータによる変位検出回路 | |
| JP2599503Y2 (ja) | センサ装置 | |
| JPH0974322A (ja) | 可変利得増幅器 | |
| JP2908298B2 (ja) | 可変利得増幅器 | |
| JPH024507Y2 (ja) | ||
| JP2000101374A (ja) | 自動レベル制御回路 | |
| JP2002217833A (ja) | 光受信器 | |
| SE453346B (sv) | Automatisk forsterkningsregleringsanordning for televisionsendamal | |
| JPH0522993Y2 (ja) | ||
| JPS59147514A (ja) | 利得可変増幅回路 | |
| US4386285A (en) | Digitally controllable analog switch | |
| JP2777497B2 (ja) | 直結型演算増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |