JPH0621970B2 - キ−ボ−ド装置 - Google Patents
キ−ボ−ド装置Info
- Publication number
- JPH0621970B2 JPH0621970B2 JP60055140A JP5514085A JPH0621970B2 JP H0621970 B2 JPH0621970 B2 JP H0621970B2 JP 60055140 A JP60055140 A JP 60055140A JP 5514085 A JP5514085 A JP 5514085A JP H0621970 B2 JPH0621970 B2 JP H0621970B2
- Authority
- JP
- Japan
- Prior art keywords
- key
- pressed
- keyboard
- address
- keys
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えばコンピユータにデータを入力する場合
などに使用されるキーボード装置に関する。
などに使用されるキーボード装置に関する。
〔発明の概要〕 本発明はキーボード装置に関し、キースキヤン時に押下
されている複数のキーアドレスを保持し、これを前回の
キーアドレスと比較して不一致のものを出力することに
より、複数のキーが同時に押下された場合にも、所望の
データの入力が行われるようにするものである。
されている複数のキーアドレスを保持し、これを前回の
キーアドレスと比較して不一致のものを出力することに
より、複数のキーが同時に押下された場合にも、所望の
データの入力が行われるようにするものである。
例えばコンピユータにデータを入力する場合にキーボー
ド装置が使用される。このようなキーボード装置に対し
て、熟練したオペレータが高速で操作を行うと、往々に
して前のキーが離される前に次のキーが押下されてしま
うことがある。
ド装置が使用される。このようなキーボード装置に対し
て、熟練したオペレータが高速で操作を行うと、往々に
して前のキーが離される前に次のキーが押下されてしま
うことがある。
その場合に従来のキーボード装置では、一般に１つのキ
ーのみが押下されているときしか入力が行われないよう
にされている。このため例えば第４図のタイムチヤート
のＡに示すように２つのキー“Ａ”“Ｂ”が同時に押下
されただけであれば、それぞれ始端また終端の１つのキ
ーのみが押下されている期間“A”“B”のデータが入力
されるが、タイムチヤートのＢに示すように３つのキー
“A”“B”“C”が同時に押下された場合には、中間の
“B”のキーが押下されている期間は常に２つ以上が同
時に押下されていることになり、入力データは“A”
“C”のみとなつて“B”のデータが入力されないことに
なつてしまう。
ーのみが押下されているときしか入力が行われないよう
にされている。このため例えば第４図のタイムチヤート
のＡに示すように２つのキー“Ａ”“Ｂ”が同時に押下
されただけであれば、それぞれ始端また終端の１つのキ
ーのみが押下されている期間“A”“B”のデータが入力
されるが、タイムチヤートのＢに示すように３つのキー
“A”“B”“C”が同時に押下された場合には、中間の
“B”のキーが押下されている期間は常に２つ以上が同
時に押下されていることになり、入力データは“A”
“C”のみとなつて“B”のデータが入力されないことに
なつてしまう。
すなわちオペレータは“A”“B”“C”と入力しようと
したものにもかかわらず、実際の入力は“A”“C”とな
つてしまい、オペレータの意図通りのデータが入力され
ないことになつていた。
したものにもかかわらず、実際の入力は“A”“C”とな
つてしまい、オペレータの意図通りのデータが入力され
ないことになつていた。
従来のキーボード装置では、複数のキーが同時に押下さ
れた場合に入力されないデータを生じ、オペレータの意
図通りのデータ入力が行えない問題点があつた。
れた場合に入力されないデータを生じ、オペレータの意
図通りのデータ入力が行えない問題点があつた。
本発明は、キーボード部(1)と、キーボード部(1)からの
操作信号を処理するＣＰＵ(5)と、このＣＰＵ(5)にアク
セスされ、キーボード部(1)からの信号を記憶処理する
メモリ部(6)とを有し、メモリ部(6)は、キーボード部
(1)に配されたキーのうち、押下された１〜Ｎ個のキー
のキーアドレスを各々保持するＮ個のレジスタ領域（Ａ
１〜Ａ３、Ｂ１〜Ｂ３、Ｃ１〜Ｃ３）を有し、ＣＰＵ
(5)は、レジスタ領域（Ａ１〜Ａ３、Ｂ１〜Ｂ３、Ｃ１
〜Ｃ３）内の個々のキーアドレスが、キーボード部(1)
の操作により前回の検出処理のときのキーアドレスに含
まれていることを判断する手段（ステップ［11］）と、
この手段により含まれていないと判断された際は（ステ
ップ［14］）、対応するレジスタ領域（Ｂ１〜Ｂ３）に
出力要求フラグ（レジスタＢ５）を立てる手段（ステッ
プ［15］と、出力要求フラグ（レジスタＢ５）の立てら
れた上記レジスタ領域（Ｂ１〜Ｂ３）を順次検出して、
保持されたキーアドレスに対応するコードを出力するよ
うなす手段（ステップ［22］、ステップ［30］とを有
し、更に、メモリ部(6)に予め定められたチャタリング
時間（ステップ［4］に基づいてキーアドレスの保持動
作中に生じたチャタリングの有無を検出する手段（ステ
ップ［7］と、同じキーが所定の期間（ステップ［2
6］、ステップ［31］）以上押されたことを検出して繰
り返しキーに対応するコードを出力するためのリピート
動作を行う手段（ステップ［25］、ステップ［29］）と
が一連のキースキャン動作内で処理されるように構成し
たキーボード装置である。
操作信号を処理するＣＰＵ(5)と、このＣＰＵ(5)にアク
セスされ、キーボード部(1)からの信号を記憶処理する
メモリ部(6)とを有し、メモリ部(6)は、キーボード部
(1)に配されたキーのうち、押下された１〜Ｎ個のキー
のキーアドレスを各々保持するＮ個のレジスタ領域（Ａ
１〜Ａ３、Ｂ１〜Ｂ３、Ｃ１〜Ｃ３）を有し、ＣＰＵ
(5)は、レジスタ領域（Ａ１〜Ａ３、Ｂ１〜Ｂ３、Ｃ１
〜Ｃ３）内の個々のキーアドレスが、キーボード部(1)
の操作により前回の検出処理のときのキーアドレスに含
まれていることを判断する手段（ステップ［11］）と、
この手段により含まれていないと判断された際は（ステ
ップ［14］）、対応するレジスタ領域（Ｂ１〜Ｂ３）に
出力要求フラグ（レジスタＢ５）を立てる手段（ステッ
プ［15］と、出力要求フラグ（レジスタＢ５）の立てら
れた上記レジスタ領域（Ｂ１〜Ｂ３）を順次検出して、
保持されたキーアドレスに対応するコードを出力するよ
うなす手段（ステップ［22］、ステップ［30］とを有
し、更に、メモリ部(6)に予め定められたチャタリング
時間（ステップ［4］に基づいてキーアドレスの保持動
作中に生じたチャタリングの有無を検出する手段（ステ
ップ［7］と、同じキーが所定の期間（ステップ［2
6］、ステップ［31］）以上押されたことを検出して繰
り返しキーに対応するコードを出力するためのリピート
動作を行う手段（ステップ［25］、ステップ［29］）と
が一連のキースキャン動作内で処理されるように構成し
たキーボード装置である。
この装置によれば、複数のキーが同時に押下されても、
オペレータの意図通りのデータの入力を行うことができ
る。
オペレータの意図通りのデータの入力を行うことができ
る。
第１図において、キーボード(1)はいわゆるマトリツク
ス構成とされ、例えば出力ポート(2)からの信号が各行
線に供給され、各交点のスイツチ（キー）がオンされる
と各列線に得られた信号が入力ポート(3)を通じてデー
タバス(4)に供給される。このデータバス(4)の信号がCP
U(5)に供給され、出力ポート(2)に出力されたデータと
一緒にされてオンされたキーアドレスが形成される。
ス構成とされ、例えば出力ポート(2)からの信号が各行
線に供給され、各交点のスイツチ（キー）がオンされる
と各列線に得られた信号が入力ポート(3)を通じてデー
タバス(4)に供給される。このデータバス(4)の信号がCP
U(5)に供給され、出力ポート(2)に出力されたデータと
一緒にされてオンされたキーアドレスが形成される。
さらにこのCPU(5)にはRAM(6)が付属され、このRAM(6)を
用いて以下のようにキー操作の判定が行われる。
用いて以下のようにキー操作の判定が行われる。
すなわち第２図は判定のフローチヤートである。この図
において動作がスタートされると、まずステツプ〔1〕
で初期設定が行われる。次いでステツプ〔2〕で上述の
キーボード(1)からのキーアドレスの検出処理が行わ
れ、検出されたキーアドレスがRAM(6)のエリアＡの３つ
のデータレジスタ部A1，A2，A3に書込まれる。またレジ
スタ部A4にはモードキーの状態が書込まれ、レジスタ部
A6にはデータの有無のフラグがそれぞれレジスタ部A1〜
A3に対応して立てられる。なおレジスタ部A5は後述する
エリアB,Cに対応するものである。従つてこのステツプ
〔2〕では検出処理期間にオンされていた最大３までの
キーアドレスがレジスタ部A1〜A3に書込まれる。またオ
ンされていたキーが４以上のときはレジスタ部A6のキー
数オーバーフラグが立てられる。
において動作がスタートされると、まずステツプ〔1〕
で初期設定が行われる。次いでステツプ〔2〕で上述の
キーボード(1)からのキーアドレスの検出処理が行わ
れ、検出されたキーアドレスがRAM(6)のエリアＡの３つ
のデータレジスタ部A1，A2，A3に書込まれる。またレジ
スタ部A4にはモードキーの状態が書込まれ、レジスタ部
A6にはデータの有無のフラグがそれぞれレジスタ部A1〜
A3に対応して立てられる。なおレジスタ部A5は後述する
エリアB,Cに対応するものである。従つてこのステツプ
〔2〕では検出処理期間にオンされていた最大３までの
キーアドレスがレジスタ部A1〜A3に書込まれる。またオ
ンされていたキーが４以上のときはレジスタ部A6のキー
数オーバーフラグが立てられる。
次にステツプ〔3〕でRAM(6)のエリアＡの内容が同一構
成のエリアＢに退避される。さらにステツプ〔4〕で例
えば４msecのチヤタリングタイマが駆動され、その後ス
テツプ〔5〕でステツプ〔2〕と同様のキーアドレスの検
出処理が行われる。これによつてRAM(6)のエリアＡ及び
Ｂには４msec間隔で検出された２通りのキーアドレスが
書込まれる。
成のエリアＢに退避される。さらにステツプ〔4〕で例
えば４msecのチヤタリングタイマが駆動され、その後ス
テツプ〔5〕でステツプ〔2〕と同様のキーアドレスの検
出処理が行われる。これによつてRAM(6)のエリアＡ及び
Ｂには４msec間隔で検出された２通りのキーアドレスが
書込まれる。
そしてステツプ〔6〕でまずレジスタ部A6及び対応するB
6にキー数オーバーフラグが立つているか否かが判断さ
れ、立つているときはステツプ〔2〕に戻される。また
立つていないときはステツプ〔7〕でエリアＡ，Ｂの内
容が比較され、不一致のときはチヤタリングがあつたも
のとみなしてステツプ〔2〕に戻される。さらにステツ
プ〔7〕で内容が一致したときはステツプ〔8〕で押下キ
ーが有るか否か判断され、押下キーが無いときはステツ
プ〔9〕で後述するキー押下フラグがオフされてステツ
プ〔2〕に戻される。
6にキー数オーバーフラグが立つているか否かが判断さ
れ、立つているときはステツプ〔2〕に戻される。また
立つていないときはステツプ〔7〕でエリアＡ，Ｂの内
容が比較され、不一致のときはチヤタリングがあつたも
のとみなしてステツプ〔2〕に戻される。さらにステツ
プ〔7〕で内容が一致したときはステツプ〔8〕で押下キ
ーが有るか否か判断され、押下キーが無いときはステツ
プ〔9〕で後述するキー押下フラグがオフされてステツ
プ〔2〕に戻される。
さらにステツプ〔6〕〜〔8〕でキー数オーバーフラグが
無く、チヤタリングが無く、押下キーがあるときはステ
ツプ〔10〕でキー押下フラグが判断される。ここでキー
押下フラグはキーがそれと反応するコードが出力される
まで押下されたとを示すもので、上述のステツプ〔2〕
〜〔8〕のキースキヤン部を通過した後にこのフラグが
立つているときはキーに対応するコードは出力されたが
まだ押下が続いていることを示し、押下されているキー
がないときはステツプ〔8〕〔9〕でオフ状態に戻され
る。
無く、チヤタリングが無く、押下キーがあるときはステ
ツプ〔10〕でキー押下フラグが判断される。ここでキー
押下フラグはキーがそれと反応するコードが出力される
まで押下されたとを示すもので、上述のステツプ〔2〕
〜〔8〕のキースキヤン部を通過した後にこのフラグが
立つているときはキーに対応するコードは出力されたが
まだ押下が続いていることを示し、押下されているキー
がないときはステツプ〔8〕〔9〕でオフ状態に戻され
る。
そしてキー押下フラグが立つているときはステツプ〔1
1〕で押下されているキーが前回出力されたキーと同じ
であるか否か判断される。なおこの判断はエリアＢの内
容を後述する出力バツフア（エリアＣ）の内容と比較し
て行う。このステツプ〔11〕で不一致のときと、ステツ
プ〔10〕でキー押下フラグが立つていないときはステツ
プ〔12〕で後述するリピートフラグがオフされる。その
後及びステツプ〔11〕で一致のとき、ステツプ〔13〕で
レジスタ部B6のデータ有無フラグの数が検出されセツト
される。
1〕で押下されているキーが前回出力されたキーと同じ
であるか否か判断される。なおこの判断はエリアＢの内
容を後述する出力バツフア（エリアＣ）の内容と比較し
て行う。このステツプ〔11〕で不一致のときと、ステツ
プ〔10〕でキー押下フラグが立つていないときはステツ
プ〔12〕で後述するリピートフラグがオフされる。その
後及びステツプ〔11〕で一致のとき、ステツプ〔13〕で
レジスタ部B6のデータ有無フラグの数が検出されセツト
される。
さらにステツプ〔14〕でエリアＢのデータレジスタ部B1
に書込まれたキーアドレスが新規なものであるか否かが
判断される。この判断はキーアドレスが前回出力された
キーアドレスに含まれているか否か及びキーが押下され
つづけているか否かの２つを組合せて行われる。このス
テツプ〔14〕で新規なものであるときはステツプ〔15〕
でエリアＢのレジスタ部B5のそれぞれレジスト部B1〜B3
に対応するビツトに出力要求フラグが立てられる。その
後及びステツプ〔14〕で新規のキーアドレスでないとき
はステツプ〔16〕で上述のステツプ〔13〕でセツトされ
た回数の調査が行われたか否かが判断され、未了のとき
はステツプ〔17〕で調査されるデータレジスタ部B1〜B3
が次に進められてステツプ〔14〕に戻される。これによ
つて例えばデータレジスタ部B1から順番にキーアドレス
が判断され、新規のキーアドレスに対応して出力要求フ
ラグが立てられる。
に書込まれたキーアドレスが新規なものであるか否かが
判断される。この判断はキーアドレスが前回出力された
キーアドレスに含まれているか否か及びキーが押下され
つづけているか否かの２つを組合せて行われる。このス
テツプ〔14〕で新規なものであるときはステツプ〔15〕
でエリアＢのレジスタ部B5のそれぞれレジスト部B1〜B3
に対応するビツトに出力要求フラグが立てられる。その
後及びステツプ〔14〕で新規のキーアドレスでないとき
はステツプ〔16〕で上述のステツプ〔13〕でセツトされ
た回数の調査が行われたか否かが判断され、未了のとき
はステツプ〔17〕で調査されるデータレジスタ部B1〜B3
が次に進められてステツプ〔14〕に戻される。これによ
つて例えばデータレジスタ部B1から順番にキーアドレス
が判断され、新規のキーアドレスに対応して出力要求フ
ラグが立てられる。
そしてステツプ〔16〕でセツトされた回数の調査が終了
すると、ステツプ〔18〕でエリアＢの内容が同一構成の
エリアＣ（出力バツフア）に転送される。
すると、ステツプ〔18〕でエリアＢの内容が同一構成の
エリアＣ（出力バツフア）に転送される。
さらにステツプ〔19〕でエリアＣのレジスタ部C5に出力
要求フラグがあるか否か判断される。そしてまず出力要
求フラグが１つ以上あるときは、ステツプ〔20〕でレジ
スタ部C6のデータ有無フラグの数が検出されセツトされ
る。次にステツプ〔21〕でデータレジスタ部C1に対応す
るレジスタ部C5の出力要求フラグが判断され、立つてい
るときはステツプ〔22〕でデータレジスタ部C1のキーア
ドレスに対応するコードが出力され、キー押下フラグが
立てられる。なおこのステツプ〔22〕で他のシフト／コ
ントロールキーの処理も行われる。その後及びステツプ
〔21〕でフラグが立つていなかつたときはステツプ〔2
3〕で上述のステツプ〔20〕でセツトされた回数の調査
が行われたか否かが判断され、未了のときはステツプ
〔24〕で出力されるデータレジスタ部C1〜C3が次に進め
られてステツプ〔21〕に戻される。これによつて例えば
データレジスタ部C1から順番に対応するレジスタ部C5の
出力要求フラグが判断され、フラグの立てられているレ
ジスタ部C1〜C3のキーアドレスに対応するコードが出力
される。
要求フラグがあるか否か判断される。そしてまず出力要
求フラグが１つ以上あるときは、ステツプ〔20〕でレジ
スタ部C6のデータ有無フラグの数が検出されセツトされ
る。次にステツプ〔21〕でデータレジスタ部C1に対応す
るレジスタ部C5の出力要求フラグが判断され、立つてい
るときはステツプ〔22〕でデータレジスタ部C1のキーア
ドレスに対応するコードが出力され、キー押下フラグが
立てられる。なおこのステツプ〔22〕で他のシフト／コ
ントロールキーの処理も行われる。その後及びステツプ
〔21〕でフラグが立つていなかつたときはステツプ〔2
3〕で上述のステツプ〔20〕でセツトされた回数の調査
が行われたか否かが判断され、未了のときはステツプ
〔24〕で出力されるデータレジスタ部C1〜C3が次に進め
られてステツプ〔21〕に戻される。これによつて例えば
データレジスタ部C1から順番に対応するレジスタ部C5の
出力要求フラグが判断され、フラグの立てられているレ
ジスタ部C1〜C3のキーアドレスに対応するコードが出力
される。
さらにステツプ〔23〕でセツトされた回数の調査が終了
すると、ステツプ〔25〕でリピートレジスタ部D2に最後
に出力されたキーアドレスが書込まれると共にリピート
フラグが立てられ、ステツプ〔26〕でタイマカウンタ
（レジスタD1）に800 msecがセツトされてステツプ
〔2〕に戻される。
すると、ステツプ〔25〕でリピートレジスタ部D2に最後
に出力されたキーアドレスが書込まれると共にリピート
フラグが立てられ、ステツプ〔26〕でタイマカウンタ
（レジスタD1）に800 msecがセツトされてステツプ
〔2〕に戻される。
またステツプ〔19〕で出力要求フラグが無いときは、ス
テツプ〔27〕でリピートフラグが判断され、フラグが立
つていないときはステツプ〔2〕に戻される。さらにフ
ラグが立つているときはステツプ〔28〕でタイマカウン
タが０になつたか否かが判断され、なつていないときは
ステツプ〔2〕に戻される。そしてステツプ〔27〕〔2
8〕でリピートフラグが有り、タイマカウンタが０にな
つているときは、ステツプ〔29〕でリピートレジスタ部
D2からキーアドレスが取り出され、ステツプ〔30〕でキ
ーアドレスに対応するコードが出力され、ステツプ〔3
1〕でタイマカウンタに60msecがセツトされてステツプ
〔2〕に戻される。
テツプ〔27〕でリピートフラグが判断され、フラグが立
つていないときはステツプ〔2〕に戻される。さらにフ
ラグが立つているときはステツプ〔28〕でタイマカウン
タが０になつたか否かが判断され、なつていないときは
ステツプ〔2〕に戻される。そしてステツプ〔27〕〔2
8〕でリピートフラグが有り、タイマカウンタが０にな
つているときは、ステツプ〔29〕でリピートレジスタ部
D2からキーアドレスが取り出され、ステツプ〔30〕でキ
ーアドレスに対応するコードが出力され、ステツプ〔3
1〕でタイマカウンタに60msecがセツトされてステツプ
〔2〕に戻される。
従つこの装置において、順次押下されたキーのコードが
出力されると共に、例えば第３図のタイムチヤートに示
すように３つのキーが同時に押された場合にもそれぞれ
キーが押下されたタイミングで新規のキーが判断され、
押下された順番でコードの出力が行われ、オペレータの
意図通りのデータの入力が行われる。
出力されると共に、例えば第３図のタイムチヤートに示
すように３つのキーが同時に押された場合にもそれぞれ
キーが押下されたタイミングで新規のキーが判断され、
押下された順番でコードの出力が行われ、オペレータの
意図通りのデータの入力が行われる。
なお上述の例では同時に押下されるキーの数を３つまで
としたが、状況によつてより多数のキーが同時に押下さ
れるおそれがあるときは、データレジスタ部を増設する
のみで対応できる。ただし通常の使用状況では３つまで
で充分である。
としたが、状況によつてより多数のキーが同時に押下さ
れるおそれがあるときは、データレジスタ部を増設する
のみで対応できる。ただし通常の使用状況では３つまで
で充分である。
さらに上述の例ではチヤタリング及びリピート処理が行
われる。すなわち上述の例では４msec間隔で検出された
キーアドレスを比較してチヤタリングを検出し、同じキ
ーが800 msec（２回目からは60 msec）以上押されたと
き、そのキーのコードを繰り返し出力してリピートが行
われる。
われる。すなわち上述の例では４msec間隔で検出された
キーアドレスを比較してチヤタリングを検出し、同じキ
ーが800 msec（２回目からは60 msec）以上押されたと
き、そのキーのコードを繰り返し出力してリピートが行
われる。
本発明によれば、複数のキーが同時に押下されても、オ
ペレータの意図通りのデータの入力を行うことができる
ようになつた。
ペレータの意図通りのデータの入力を行うことができる
ようになつた。
第１図は本発明の一例の構成図、第２図、第３図はその
説明のための図、第４図は従来の装置の説明のための図
である。 (1)はキーボード、(5)はCPU、(6)はRAM、〔2〕はキーボ
ードの検出処理ステツプ、〔14〕〔15〕は新規のキーア
ドレスに出力要求フラグを立てるステツプである。
説明のための図、第４図は従来の装置の説明のための図
である。 (1)はキーボード、(5)はCPU、(6)はRAM、〔2〕はキーボ
ードの検出処理ステツプ、〔14〕〔15〕は新規のキーア
ドレスに出力要求フラグを立てるステツプである。
Claims (1)
- 【請求項１】キーボード部と、該キーボード部からの操
作信号を処理するＣＰＵと、該ＣＰＵにアクセスされ、
上記キーボード部からの信号を記憶処理するメモリ部と
を有し、 上記メモリ部は、上記キーボード部に配されたキーのう
ち、押下された１〜Ｎ個のキーのキーアドレスを各々保
持するＮ個のレジスタ領域を有し、 上記ＣＰＵは、 上記レジスタ領域内の個々の上記キーアドレスが、上記
キーボード部の操作による前回の検出処理のときのキー
アドレスに含まれていることを判断する手段と、 該手段により含まれていないと判断された際は、対応す
る上記レジスタ領域に出力要求フラグを立てる手段と、 該出力要求フラグの立てられた上記レジスタ領域を順次
検出して、保持されたキーアドレスに対応するコードを
出力するようなす手段とを有し、 更に、上記メモリ部に予め定められたチャタリング時間
に基づいて上記キーアドレスの保持動作中に生じたチャ
タリングの有無を検出する手段と、 同じキーが所定の期間以上押されたことを検出して繰り
返し該キーに対応するコードを出力するためのリピート
動作を行う手段とが一連のキースキャン動作内で処理さ
れるように構成してなることを特徴とするキーボード装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60055140A JPH0621970B2 (ja) | 1985-03-19 | 1985-03-19 | キ−ボ−ド装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60055140A JPH0621970B2 (ja) | 1985-03-19 | 1985-03-19 | キ−ボ−ド装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61213913A JPS61213913A (ja) | 1986-09-22 |
| JPH0621970B2 true JPH0621970B2 (ja) | 1994-03-23 |
Family
ID=12990470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60055140A Expired - Lifetime JPH0621970B2 (ja) | 1985-03-19 | 1985-03-19 | キ−ボ−ド装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0621970B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5614335A (en) * | 1979-07-13 | 1981-02-12 | Seiko Epson Corp | Key input device |
| JPS5896335A (ja) * | 1981-12-01 | 1983-06-08 | Alps Electric Co Ltd | キ−ボ−ド装置ののスキヤン方法 |
| JPS59144939A (ja) * | 1983-02-04 | 1984-08-20 | Canon Inc | 入力装置 |
-
1985
- 1985-03-19 JP JP60055140A patent/JPH0621970B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61213913A (ja) | 1986-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5210862A (en) | Bus monitor with selective capture of independently occuring events from multiple sources | |
| US5206948A (en) | Bus monitor with means for selectively capturing trigger conditions | |
| JPH051485B2 (ja) | ||
| JPH0769762B2 (ja) | 同時打鍵と逐次打鍵の判定方法及びその装置 | |
| US4109315A (en) | Wristwatch calculator with selectively scanned keyboard | |
| JPH1185362A (ja) | キーボード制御方法およびキーボード制御装置 | |
| US4804278A (en) | Key input apparatus provided with a key input buffer | |
| JPH0621970B2 (ja) | キ−ボ−ド装置 | |
| EP0454064A2 (en) | Data transmission system | |
| JP2616628B2 (ja) | キー入力装置 | |
| JP2733485B2 (ja) | キー入力装置 | |
| JPS6319886B2 (ja) | ||
| JPS63188217A (ja) | キ−・スキヤンニング回路 | |
| JP3695078B2 (ja) | パルス出力命令を持つプログラマブルコントローラ | |
| JPH0750423B2 (ja) | キ−入力装置 | |
| JPH05210440A (ja) | キー入力装置のキー入力方法 | |
| JP2870209B2 (ja) | キーボード制御方法 | |
| JP2548706B2 (ja) | 文書処理装置 | |
| JPS6311691B2 (ja) | ||
| JP2757755B2 (ja) | メモリアドレス空間拡張装置 | |
| JP2564137Y2 (ja) | グラフ作成装置 | |
| JPH05289802A (ja) | キーボード走査回路 | |
| JPS62271121A (ja) | キ−処理方式 | |
| JPS5958528A (ja) | キ−入力装置 | |
| JPH10240416A (ja) | キーボード装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |