JPH06224162A - 半導体基板のドライエッチング方法 - Google Patents
半導体基板のドライエッチング方法Info
- Publication number
- JPH06224162A JPH06224162A JP877593A JP877593A JPH06224162A JP H06224162 A JPH06224162 A JP H06224162A JP 877593 A JP877593 A JP 877593A JP 877593 A JP877593 A JP 877593A JP H06224162 A JPH06224162 A JP H06224162A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- etching
- film
- etched
- dry etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 ステップカバレッジを改善できるドライエッ
チング方法を提供する。 【構成】 半導体基板Ｓの（１００）面上に、前記半導
体基板Ｓの非エッチング部Ｕを覆うエッチング阻止膜３
を、その端部における層厚が先端に向かう程薄くなるよ
うにテーパ状に形成し、前記半導体基板Ｓをエッチング
用プラズマの加熱のみにより熱せられる状態で、且つ、
反応性ガス雰囲気中でエッチングする。
チング方法を提供する。 【構成】 半導体基板Ｓの（１００）面上に、前記半導
体基板Ｓの非エッチング部Ｕを覆うエッチング阻止膜３
を、その端部における層厚が先端に向かう程薄くなるよ
うにテーパ状に形成し、前記半導体基板Ｓをエッチング
用プラズマの加熱のみにより熱せられる状態で、且つ、
反応性ガス雰囲気中でエッチングする。
Description
【０００１】
【産業上の利用分野】本発明は半導体基板のドライエッ
チング方法に関する。
チング方法に関する。
【０００２】
【従来の技術】半導体基板をドライエッチングする方法
として、従来、反応性イオンエッチング法が知られてい
る。このエッチング方法は、反応性ガスを高周波電力の
印加により放電させ、この放電により発生したプラズマ
を用いて半導体基板をエッチングする。この方法により
エッチングすると、半導体基板上のエッチング阻止膜の
存在する領域の平面視での形状が実際にエッチングされ
る領域に適確に対応し、エッチング阻止膜の端部におい
ては、エッチングされた部分とエッチング阻止膜によっ
てエッチングを阻止された部分との間の形状が急峻な段
差状となる。
として、従来、反応性イオンエッチング法が知られてい
る。このエッチング方法は、反応性ガスを高周波電力の
印加により放電させ、この放電により発生したプラズマ
を用いて半導体基板をエッチングする。この方法により
エッチングすると、半導体基板上のエッチング阻止膜の
存在する領域の平面視での形状が実際にエッチングされ
る領域に適確に対応し、エッチング阻止膜の端部におい
ては、エッチングされた部分とエッチング阻止膜によっ
てエッチングを阻止された部分との間の形状が急峻な段
差状となる。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来技術のように、半導体基板の表面に急峻な段差が形成
されると、その表面に例えば薄層の電極等を形成する
と、その形成した層が段差の部分で途切れてしまい、い
わゆるステップカバレッジが悪くなることがあり、改善
が望まれていた。本発明は上記実情に鑑みてなされたも
のであって、その目的は、ステップカバレッジを改善で
きるドライエッチング方法を提供することにある。
来技術のように、半導体基板の表面に急峻な段差が形成
されると、その表面に例えば薄層の電極等を形成する
と、その形成した層が段差の部分で途切れてしまい、い
わゆるステップカバレッジが悪くなることがあり、改善
が望まれていた。本発明は上記実情に鑑みてなされたも
のであって、その目的は、ステップカバレッジを改善で
きるドライエッチング方法を提供することにある。
【０００４】
【課題を解決するための手段】本発明のドライエッチン
グ方法の特徴は、半導体基板の（１００）面上に、前記
半導体基板の非エッチング部を覆うエッチング阻止膜
を、その端部における層厚が先端に向かう程薄くなるよ
うにテーパ状に形成し、前記半導体基板をエッチング用
プラズマの加熱のみにより熱せられる状態で、且つ、反
応性ガス雰囲気中でエッチングする点にある。
グ方法の特徴は、半導体基板の（１００）面上に、前記
半導体基板の非エッチング部を覆うエッチング阻止膜
を、その端部における層厚が先端に向かう程薄くなるよ
うにテーパ状に形成し、前記半導体基板をエッチング用
プラズマの加熱のみにより熱せられる状態で、且つ、反
応性ガス雰囲気中でエッチングする点にある。
【０００５】
【作用】本発明の特徴によれば、半導体基板の（１０
０）面上にエッチング阻止膜を形成し、その半導体基板
を反応性ガス雰囲気中に配置し、その反応性ガスを放電
させてプラズマ状態にして半導体基板のエッチングを行
う。このプラズマによって半導体基板のうちエッチング
阻止膜が形成されていない領域がエッチングされるので
あるが、これと同時に、エッチング阻止膜自体もわずか
づつエッチングされる。従って、エッチング阻止膜は、
半導体基板のエッチングの進行につれて、エッチング阻
止膜のテーパ状の端部ではそのテーパ状の形状を保持し
ながら端部が後退して行くことになる。
０）面上にエッチング阻止膜を形成し、その半導体基板
を反応性ガス雰囲気中に配置し、その反応性ガスを放電
させてプラズマ状態にして半導体基板のエッチングを行
う。このプラズマによって半導体基板のうちエッチング
阻止膜が形成されていない領域がエッチングされるので
あるが、これと同時に、エッチング阻止膜自体もわずか
づつエッチングされる。従って、エッチング阻止膜は、
半導体基板のエッチングの進行につれて、エッチング阻
止膜のテーパ状の端部ではそのテーパ状の形状を保持し
ながら端部が後退して行くことになる。
【０００６】このように半導体基板及びエッチング阻止
膜の両方のエッチングが進行すると、エッチング開始当
初からエッチン阻止膜が形成されていない部分が継続し
てエッチングされると共に、エッチング阻止膜の端部が
後退して行くことにより新たに露出して行く半導体基板
の表面も順次エッチングされて行くことになる。従っ
て、半導体基板の断面視によるエッチング形状は、エッ
チング阻止膜の端部近傍では、徐々にテーパ状になって
行き、エッチングが進行すると、このテーパ状の部分に
（１１１）面が露出してくる。
膜の両方のエッチングが進行すると、エッチング開始当
初からエッチン阻止膜が形成されていない部分が継続し
てエッチングされると共に、エッチング阻止膜の端部が
後退して行くことにより新たに露出して行く半導体基板
の表面も順次エッチングされて行くことになる。従っ
て、半導体基板の断面視によるエッチング形状は、エッ
チング阻止膜の端部近傍では、徐々にテーパ状になって
行き、エッチングが進行すると、このテーパ状の部分に
（１１１）面が露出してくる。
【０００７】このとき、半導体基板がプラズマのみによ
って加熱される状態にしてあり、この状態では、（１１
１）面のエッチング速度は（１００）面のエッチング速
度より十分遅いという性質を有するため、（１１１）面
が露出している部分ではエッチングがあまり進行しな
い。これにより、エッチング終了時における半導体基板
の断面視によるエッチング形状は、エッチング部と非エ
ッチング部との間の段差部分の上段側にテーパ状の部分
を残すことができるのである。
って加熱される状態にしてあり、この状態では、（１１
１）面のエッチング速度は（１００）面のエッチング速
度より十分遅いという性質を有するため、（１１１）面
が露出している部分ではエッチングがあまり進行しな
い。これにより、エッチング終了時における半導体基板
の断面視によるエッチング形状は、エッチング部と非エ
ッチング部との間の段差部分の上段側にテーパ状の部分
を残すことができるのである。
【０００８】
【発明の効果】上記特徴によれば、半導体基板上におい
て、エッチング部と非エッチング部との間の段差部分の
上段側にテーパ状の部分を残すことができるため、段差
部分に薄層を積層する場合に特に問題となる上段側の端
部における層の途切れを防止することができ、ステップ
カバレッジを改善できるドライエッチング方法を提供す
るに至ったのである。
て、エッチング部と非エッチング部との間の段差部分の
上段側にテーパ状の部分を残すことができるため、段差
部分に薄層を積層する場合に特に問題となる上段側の端
部における層の途切れを防止することができ、ステップ
カバレッジを改善できるドライエッチング方法を提供す
るに至ったのである。
【０００９】
【実施例】以下、本発明の実施例について、図１，及
び，図１のＡ−Ａ断面図を示す図２に示す半導体基板Ｓ
に、図５に概略構成を示す反応性イオンエッチング装置
Ｒを用いて、ストライプ状のエッチング溝を形成する場
合を例にとって説明する。図５に示す反応性イオンエッ
チング装置Ｒは、エッチング室２０を形成する容器２１
と、エッチング室２０に高周波電力を供給する高周波電
源２２とを備えている。エッチング室２０内には、エッ
チングを行う半導体基板Ｓを載置する試料台２３と、そ
の試料台２３の試料載置面２３ａを除く部分を囲む状態
で設けられた接地シールド２４が備えられている。容器
２１の内壁と試料台２３とは、高周波電源２２からの高
周波電力をエッチング室２０内に供給するための電極を
も兼ねており、容器２１の内壁は陽極として、試料台２
３は陰極として夫々働く。又、容器２１の周壁には、エ
ッチング用の反応性ガスを導入するためのガス導入口２
１ａと、容器２１内を図示しない真空ポンプにて排気す
るするための排気口２１ｂとが設けられている。
び，図１のＡ−Ａ断面図を示す図２に示す半導体基板Ｓ
に、図５に概略構成を示す反応性イオンエッチング装置
Ｒを用いて、ストライプ状のエッチング溝を形成する場
合を例にとって説明する。図５に示す反応性イオンエッ
チング装置Ｒは、エッチング室２０を形成する容器２１
と、エッチング室２０に高周波電力を供給する高周波電
源２２とを備えている。エッチング室２０内には、エッ
チングを行う半導体基板Ｓを載置する試料台２３と、そ
の試料台２３の試料載置面２３ａを除く部分を囲む状態
で設けられた接地シールド２４が備えられている。容器
２１の内壁と試料台２３とは、高周波電源２２からの高
周波電力をエッチング室２０内に供給するための電極を
も兼ねており、容器２１の内壁は陽極として、試料台２
３は陰極として夫々働く。又、容器２１の周壁には、エ
ッチング用の反応性ガスを導入するためのガス導入口２
１ａと、容器２１内を図示しない真空ポンプにて排気す
るするための排気口２１ｂとが設けられている。
【００１０】以下、図１及び図２に示す半導体基板Ｓを
ドライエッチングする過程を順を追って説明する。ｎ型
ＧａＡｓ単結晶基板１及びそのｎ型ＧａＡｓ単結晶基板
１上に積層したｐ型ＧａＡｓ層２とからなる半導体基板
Ｓのｐ型ＧａＡｓ層２上には、図１に示すようにエッチ
ング阻止膜としてのＳｉＯ2 膜３がストライプ状に除い
た状態で積層してある。ｐ型ＧａＡｓ層２上のＳｉＯ2
膜３を積層した部分はエッチングせずに残す非エッチン
グ部Ｕとなる。ｐ型ＧａＡｓ層２のＳｉＯ2 膜３を積層
した面は（１００）面としてあり、ＳｉＯ2 膜３をスト
ライプ状に除いた部分では、ｐ型ＧａＡｓ層２の（１０
０）面が露出している。
ドライエッチングする過程を順を追って説明する。ｎ型
ＧａＡｓ単結晶基板１及びそのｎ型ＧａＡｓ単結晶基板
１上に積層したｐ型ＧａＡｓ層２とからなる半導体基板
Ｓのｐ型ＧａＡｓ層２上には、図１に示すようにエッチ
ング阻止膜としてのＳｉＯ2 膜３がストライプ状に除い
た状態で積層してある。ｐ型ＧａＡｓ層２上のＳｉＯ2
膜３を積層した部分はエッチングせずに残す非エッチン
グ部Ｕとなる。ｐ型ＧａＡｓ層２のＳｉＯ2 膜３を積層
した面は（１００）面としてあり、ＳｉＯ2 膜３をスト
ライプ状に除いた部分では、ｐ型ＧａＡｓ層２の（１０
０）面が露出している。
【００１１】ＳｉＯ2 膜３の端部すなわちストライプ状
に除いた部分を挟む部分の形状は、図２の断面図に示す
ように、層厚が先端に向かう程薄くなるようにテーパ状
に形成されている。この形状は、フォトリソグラフィー
の技術と、化学エッチング等の等方性のエッチング方法
により作製する。次に、このＳｉＯ2 膜３を積層した半
導体基板Ｓを、反応性イオンエッチング装置Ｒの試料台
２３上に、ＳｉＯ2 膜３側を上にして載置する。この状
態で、エッチング室２０内にガス導入口２１ａから反応
性ガスを導入する。この反応性ガスとしては、本実施例
のＧａＡｓ層のエッチングに対しては、Ｃｌ2 ，ＣＣｌ
4 ，ＣＣｌ2 Ｆ2 ，若しくは，ＣＣｌ4 ／Ｈ2 ，又はこ
れらとＡｒ等の希ガスとの混合ガスで良いが、他の結晶
材料のエッチングに対してはその材料に応じた反応性ガ
スを選択すれば良い。
に除いた部分を挟む部分の形状は、図２の断面図に示す
ように、層厚が先端に向かう程薄くなるようにテーパ状
に形成されている。この形状は、フォトリソグラフィー
の技術と、化学エッチング等の等方性のエッチング方法
により作製する。次に、このＳｉＯ2 膜３を積層した半
導体基板Ｓを、反応性イオンエッチング装置Ｒの試料台
２３上に、ＳｉＯ2 膜３側を上にして載置する。この状
態で、エッチング室２０内にガス導入口２１ａから反応
性ガスを導入する。この反応性ガスとしては、本実施例
のＧａＡｓ層のエッチングに対しては、Ｃｌ2 ，ＣＣｌ
4 ，ＣＣｌ2 Ｆ2 ，若しくは，ＣＣｌ4 ／Ｈ2 ，又はこ
れらとＡｒ等の希ガスとの混合ガスで良いが、他の結晶
材料のエッチングに対してはその材料に応じた反応性ガ
スを選択すれば良い。
【００１２】反応性ガスを所定の圧力までエッチング室
２０に導入すると、エッチング室２０に高周波電源２２
から高周波電力を供給する。これによりエッチング室２
０内の反応性ガスは放電によりプラズマ状態となる。こ
のプラズマにより半導体基板Ｓがエッチングされるので
ある。このとき、半導体基板Ｓはヒータ等により加熱す
るのではなく、プラズマの加熱のみにより熱せられる状
態としてある。半導体基板Ｓは、ＳｉＯ2 膜３から露出
している部分がエッチングされると共に、ＳｉＯ2 膜３
も徐々にエッチングされていく。ＳｉＯ2 膜３は、上記
のように層厚が先端に向かう程薄くなるようにテーパ状
となっているため、エッチングされることにより、その
先端が次第に後退して行き、この後退によって露出した
ｐ型ＧａＡｓ層２の表面もエッチングされて行く。
２０に導入すると、エッチング室２０に高周波電源２２
から高周波電力を供給する。これによりエッチング室２
０内の反応性ガスは放電によりプラズマ状態となる。こ
のプラズマにより半導体基板Ｓがエッチングされるので
ある。このとき、半導体基板Ｓはヒータ等により加熱す
るのではなく、プラズマの加熱のみにより熱せられる状
態としてある。半導体基板Ｓは、ＳｉＯ2 膜３から露出
している部分がエッチングされると共に、ＳｉＯ2 膜３
も徐々にエッチングされていく。ＳｉＯ2 膜３は、上記
のように層厚が先端に向かう程薄くなるようにテーパ状
となっているため、エッチングされることにより、その
先端が次第に後退して行き、この後退によって露出した
ｐ型ＧａＡｓ層２の表面もエッチングされて行く。
【００１３】従って、図３に示すように、エッチング前
は点線Ｂに示す形状であったものが、ｐ型ＧａＡｓ層２
の深さ方向へのエッチングと、ＳｉＯ2 膜３の先端部分
の後退とが同時進行するすることによって、ｐ型ＧａＡ
ｓ層２がエッチングされる部分の形状は、ストライプ状
のエッチング溝Ｔの肩部２ａがテーパ状に変化して行く
のである。
は点線Ｂに示す形状であったものが、ｐ型ＧａＡｓ層２
の深さ方向へのエッチングと、ＳｉＯ2 膜３の先端部分
の後退とが同時進行するすることによって、ｐ型ＧａＡ
ｓ層２がエッチングされる部分の形状は、ストライプ状
のエッチング溝Ｔの肩部２ａがテーパ状に変化して行く
のである。
【００１４】このテーパ状の肩部２ａに（１１１）面が
露出すると、半導体基板Ｓがプラズマの加熱のみにより
熱せられる状態では、（１１１）面のエッチング速度は
（１００）面等のエッチング速度に比べて十分遅いた
め、露出した（１１１）面はほとんどエッチングされ
ず、一方、（１００）面であるエッチング溝Ｔの底面は
エッチングが進行する。この結果、図４に示すエッチン
グ終了後の断面図ように、エッチング溝Ｔの肩部２ａに
は、（１１１）面からなるテーパ状の部分が残るのであ
る。尚、図４にはＳｉＯ2 膜３を除いた後の状態を示し
てある。
露出すると、半導体基板Ｓがプラズマの加熱のみにより
熱せられる状態では、（１１１）面のエッチング速度は
（１００）面等のエッチング速度に比べて十分遅いた
め、露出した（１１１）面はほとんどエッチングされ
ず、一方、（１００）面であるエッチング溝Ｔの底面は
エッチングが進行する。この結果、図４に示すエッチン
グ終了後の断面図ように、エッチング溝Ｔの肩部２ａに
は、（１１１）面からなるテーパ状の部分が残るのであ
る。尚、図４にはＳｉＯ2 膜３を除いた後の状態を示し
てある。
【００１５】〔別実施例〕以下、別実施例を列記する。 上記実施例では、半導体基板Ｓをドライエッチング
するのに、反応性イオンエッチング装置を使用している
が、ＲＩＢＥ装置等の他のドライエッチング装置を使用
しても良い。
するのに、反応性イオンエッチング装置を使用している
が、ＲＩＢＥ装置等の他のドライエッチング装置を使用
しても良い。
【００１６】 上記実施例では、半導体基板Ｓとして
ＧａＡｓ系の材料を例示して説明したが、ＩｎＰ等の他
の材料でも良い。
ＧａＡｓ系の材料を例示して説明したが、ＩｎＰ等の他
の材料でも良い。
【００１７】 上記実施例では、エッチング阻止膜と
してＳｉＯ2 膜３を用いているが、フォトレジスト等の
他の材料を用いても良い。
してＳｉＯ2 膜３を用いているが、フォトレジスト等の
他の材料を用いても良い。
【００１８】尚、特許請求の範囲の項に図面との対照を
便利にするために符号を記すが、該記入により本発明は
添付図面の構造に限定されるものではない。
便利にするために符号を記すが、該記入により本発明は
添付図面の構造に限定されるものではない。
【図１】本発明の実施例にかかる半導体基板の平面図
【図２】本発明の実施例にかかる半導体基板の断面図
【図３】本発明の実施例にかかるエッチング途中の状態
を示す断面図
を示す断面図
【図４】本発明の実施例にかかるエッチング後の状態を
示す断面図
示す断面図
【図５】本発明の実施例にかかる反応性イオンエッチン
グ装置の概略構成図
グ装置の概略構成図
３ エッチング阻止膜 Ｓ 半導体基板 Ｕ 非エッチング部
Claims (1)
- 【請求項１】 半導体基板（Ｓ）の（１００）面上に、
前記半導体基板（Ｓ）の非エッチング部（Ｕ）を覆うエ
ッチング阻止膜（３）を、その端部における層厚が先端
に向かう程薄くなるようにテーパ状に形成し、前記半導
体基板（Ｓ）をエッチング用プラズマの加熱のみにより
熱せられる状態で、且つ、反応性ガス雰囲気中でエッチ
ングする半導体基板のドライエッチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP877593A JPH06224162A (ja) | 1993-01-22 | 1993-01-22 | 半導体基板のドライエッチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP877593A JPH06224162A (ja) | 1993-01-22 | 1993-01-22 | 半導体基板のドライエッチング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06224162A true JPH06224162A (ja) | 1994-08-12 |
Family
ID=11702266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP877593A Pending JPH06224162A (ja) | 1993-01-22 | 1993-01-22 | 半導体基板のドライエッチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06224162A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09120954A (ja) * | 1995-10-25 | 1997-05-06 | Nec Corp | 半導体装置の製造方法 |
-
1993
- 1993-01-22 JP JP877593A patent/JPH06224162A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09120954A (ja) * | 1995-10-25 | 1997-05-06 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6235643B1 (en) | Method for etching a trench having rounded top and bottom corners in a silicon substrate | |
| JP3568749B2 (ja) | 半導体のドライエッチング方法 | |
| CN102403183B (zh) | 等离子体蚀刻处理装置及其方法和半导体元件制造方法 | |
| US6287974B1 (en) | Method of achieving top rounding and uniform etch depths while etching shallow trench isolation features | |
| EP1143496B1 (en) | Plasma etching method | |
| KR100718072B1 (ko) | 기판의 실리콘층에 직통으로 접촉홀을 형성하기 위한 방법 | |
| EP4300544A1 (en) | Post-processing of indium-containing compound semiconductors | |
| US6756314B2 (en) | Method for etching a hard mask layer and a metal layer | |
| JPH1070104A (ja) | ドライエッチング方法 | |
| JP3393637B2 (ja) | 半導体エッチング方法および半導体レーザ装置 | |
| US20090081872A1 (en) | Plasma etching method for etching sample | |
| EP0203560A1 (en) | Plasma trench etch | |
| KR100553299B1 (ko) | 플라즈마 처리 방법 | |
| JPH0626199B2 (ja) | エッチング方法 | |
| JP2522036B2 (ja) | 深掘りエッチング方法 | |
| JPH02275626A (ja) | ドライエッチング方法 | |
| JPH0214773B2 (ja) | ||
| JPH0393224A (ja) | ドライエッチング方法 | |
| JPS61174726A (ja) | 薄膜形成方法 | |
| JP2000114234A (ja) | 炭化けい素基板のエッチング方法 | |
| KR100304369B1 (ko) | 화합물 반도체의 활성이온식각법 | |
| JP2602285B2 (ja) | 半導体装置の製造方法 | |
| EP0144142B1 (en) | Method of fabrication a semiconductor laser | |
| JPH10189535A (ja) | 半導体装置の製造方法 | |
| KR20240031783A (ko) | 건식 식각 방법 |