JPH06224342A - リードフレーム及びその製造方法 - Google Patents
リードフレーム及びその製造方法Info
- Publication number
- JPH06224342A JPH06224342A JP50A JP945293A JPH06224342A JP H06224342 A JPH06224342 A JP H06224342A JP 50 A JP50 A JP 50A JP 945293 A JP945293 A JP 945293A JP H06224342 A JPH06224342 A JP H06224342A
- Authority
- JP
- Japan
- Prior art keywords
- inner lead
- lead frame
- semiconductor chip
- pad
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】本発明は、インナリード先端とパッドとのアラ
イメント精度を高くでき、未接触部分を生じたり、パッ
ドに損傷を与えることがない。 【構成】このリードフレームは、ハーフエッチング工程
において各インナリード用端子(21)の先端部を共通板(2
2)で接続した状態で、これらインナリード用端子(21)の
先端部の少なくとも一か所にハーフエッチングを施す。
この場合、ハーフエッチングの箇所は、各インナリード
用端子(21)上の半導体チップの各パッド側と対向配置さ
れる面側である。次に切断工程において各インナリード
用端子(21)の先端を切断し、共通板(23)を取り除き、各
インナリード(11)を形成する。次に曲げ工程において各
インナリード(11)をその基側でパッド側に傾けたもので
ある。
イメント精度を高くでき、未接触部分を生じたり、パッ
ドに損傷を与えることがない。 【構成】このリードフレームは、ハーフエッチング工程
において各インナリード用端子(21)の先端部を共通板(2
2)で接続した状態で、これらインナリード用端子(21)の
先端部の少なくとも一か所にハーフエッチングを施す。
この場合、ハーフエッチングの箇所は、各インナリード
用端子(21)上の半導体チップの各パッド側と対向配置さ
れる面側である。次に切断工程において各インナリード
用端子(21)の先端を切断し、共通板(23)を取り除き、各
インナリード(11)を形成する。次に曲げ工程において各
インナリード(11)をその基側でパッド側に傾けたもので
ある。
Description
【０００１】
【産業上の利用分野】本発明は、ＩＣ、ＬＳＩ、ＶＬＳ
Ｉ等の高集積化が進む半導体集積回路（半導体チップ）
を実装するためのリードフレーム及びその製造方法に関
する。
Ｉ等の高集積化が進む半導体集積回路（半導体チップ）
を実装するためのリードフレーム及びその製造方法に関
する。
【０００２】
【従来の技術】一般に、ＩＣ，ＬＳＩ，ＶＬＳＩ等の半
導体チップの実装には、リードフレームが多く用いられ
ている。このリードフレームは、通常、中心部に形成さ
れたアイランドと、アイランドの周囲に形成されたイン
ナーリードとから成っており、半導体チップはアイラン
ド上にダイボンディングされる。
導体チップの実装には、リードフレームが多く用いられ
ている。このリードフレームは、通常、中心部に形成さ
れたアイランドと、アイランドの周囲に形成されたイン
ナーリードとから成っており、半導体チップはアイラン
ド上にダイボンディングされる。
【０００３】そういう中で、最近では、アイランドに相
当する部分がなく、リードフレーム表面の下方もしくは
上方に半導体チップが設けられる、いわゆるＬＯＣ（le
ad on chip）あるいはＣＯＬ（chip on lead）構造のリ
ードフレームを備えた半導体装置が開発されてきてい
る。このＬＯＣあるいはＣＯＬ構造にすることの長所と
しては、多様なパッケージへの製品展開、高速動作や多
ビット版同時出力時の雑音対策、半導体チップの大形化
への対応、リードフレーム設計時間の短縮化等があり、
最先端の半導体チップを造り出す上での多くの問題点を
解決することに、多大な効果が期待できるものである。
当する部分がなく、リードフレーム表面の下方もしくは
上方に半導体チップが設けられる、いわゆるＬＯＣ（le
ad on chip）あるいはＣＯＬ（chip on lead）構造のリ
ードフレームを備えた半導体装置が開発されてきてい
る。このＬＯＣあるいはＣＯＬ構造にすることの長所と
しては、多様なパッケージへの製品展開、高速動作や多
ビット版同時出力時の雑音対策、半導体チップの大形化
への対応、リードフレーム設計時間の短縮化等があり、
最先端の半導体チップを造り出す上での多くの問題点を
解決することに、多大な効果が期待できるものである。
【０００４】図７はこの種のＬＯＣ構造のリードフレー
ムを備えた半導体装置の構成図である。リードフレーム
１には、半導体チップ２が装着されている。このリード
フレーム１は、導電性材料（４２合金、あるいは銅材を
その両面から４２合金で挟んでなるもの等）から形成さ
れている。
ムを備えた半導体装置の構成図である。リードフレーム
１には、半導体チップ２が装着されている。このリード
フレーム１は、導電性材料（４２合金、あるいは銅材を
その両面から４２合金で挟んでなるもの等）から形成さ
れている。
【０００５】又、このリードフレーム１の各インナーリ
ード３の先端は、半導体チップ２の各電極（アルミニウ
ム電極等、以下、パッドと称する）４に対して位置決め
（アライメント）され、さらに各インナーリード３の先
端と半導体チップ２の各パッド４とが、ボンディングワ
イヤ（ＡｕワイヤやＡｌワイヤ等）５によりワイヤボン
ディングされてそれぞれ接続されている。
ード３の先端は、半導体チップ２の各電極（アルミニウ
ム電極等、以下、パッドと称する）４に対して位置決め
（アライメント）され、さらに各インナーリード３の先
端と半導体チップ２の各パッド４とが、ボンディングワ
イヤ（ＡｕワイヤやＡｌワイヤ等）５によりワイヤボン
ディングされてそれぞれ接続されている。
【０００６】ここで、各インナーリード３の先端と半導
体チップ２の各パッド４との位置決めは、ワイヤボンデ
ィングを行なう前に、半導体チップ２とインナーリード
３とを、両面接着テープ６により仮止めすることによっ
て行なわれる。
体チップ２の各パッド４との位置決めは、ワイヤボンデ
ィングを行なう前に、半導体チップ２とインナーリード
３とを、両面接着テープ６により仮止めすることによっ
て行なわれる。
【０００７】ところで、このようなワイヤボンディング
による接続は、使用するボンディング用キャピラリィ
（針）の外形により、隣接するボンディングワイヤ５間
の最短距離が制約され、半導体チップ２上の各パッド４
間距離を約１００μｍ程度以下に縮小することは困難で
ある。
による接続は、使用するボンディング用キャピラリィ
（針）の外形により、隣接するボンディングワイヤ５間
の最短距離が制約され、半導体チップ２上の各パッド４
間距離を約１００μｍ程度以下に縮小することは困難で
ある。
【０００８】又、ＡｕワイヤやＡｌワイヤと半導体チッ
プ２上のアルミニウムパッド４との金属接続のため、加
熱、加圧、超音波振動等の物理的負荷を加える必要があ
り、時としてはパッド４下の半導体チップ２そのものに
ダメージを与えることがある。
プ２上のアルミニウムパッド４との金属接続のため、加
熱、加圧、超音波振動等の物理的負荷を加える必要があ
り、時としてはパッド４下の半導体チップ２そのものに
ダメージを与えることがある。
【０００９】そこで、上記のような問題点を解消するた
めに、最近では、例えば“特開平４−３７１４９号公
報”に開示されるようなものが提案されてきている。す
なわち、ここに示されているものは、リードフレームの
インナーリードと半導体チップの電極との接続を、金属
メッキ、もしくは導電性の接着剤と金属メッキとの併用
によって行なうものである。
めに、最近では、例えば“特開平４−３７１４９号公
報”に開示されるようなものが提案されてきている。す
なわち、ここに示されているものは、リードフレームの
インナーリードと半導体チップの電極との接続を、金属
メッキ、もしくは導電性の接着剤と金属メッキとの併用
によって行なうものである。
【００１０】しかしながら、このような接続による半導
体装置では、次のような問題点がある。
体装置では、次のような問題点がある。
【００１１】すなわち、半導体チップ２とリードフレー
ム１とを、両面接着テープ６により接着して固定してい
るので、メッキによって両者間の間隔を埋めることがで
きない。又、仮に、間隔を埋めることができたとして
も、メッキ皮膜が等方性に成長する（下方に１００μ
ｍ、左右にも１００μｍ程度成長する）ので、パッド４
方向に成長し接続するだけのメッキを施すと、インナー
リード３相互間が接触して短絡してしまう。従って、半
導体チップ２のパッド４とリードフレーム１のインナー
リード３との間に未接触部分が発生して、半導体チップ
２とリードフレーム１との接続が確実に行なわれず、多
ピン化、高密度化に対応する上で問題がある。
ム１とを、両面接着テープ６により接着して固定してい
るので、メッキによって両者間の間隔を埋めることがで
きない。又、仮に、間隔を埋めることができたとして
も、メッキ皮膜が等方性に成長する（下方に１００μ
ｍ、左右にも１００μｍ程度成長する）ので、パッド４
方向に成長し接続するだけのメッキを施すと、インナー
リード３相互間が接触して短絡してしまう。従って、半
導体チップ２のパッド４とリードフレーム１のインナー
リード３との間に未接触部分が発生して、半導体チップ
２とリードフレーム１との接続が確実に行なわれず、多
ピン化、高密度化に対応する上で問題がある。
【００１２】この半導体チップ２のパッド４とリードフ
レーム１のインナーリード３とが未接触で、半導体チッ
プ１とリードフレーム２との十分な接続強度が得られな
いと、モールド、その他の加工時に剥離が発生してしま
う。
レーム１のインナーリード３とが未接触で、半導体チッ
プ１とリードフレーム２との十分な接続強度が得られな
いと、モールド、その他の加工時に剥離が発生してしま
う。
【００１３】又、前述したように、半導体装置を製造す
る場合に、半導体チップ２をリードフレーム１のインナ
ーリード３に対して熱圧着により仮止めする際、インナ
ーリード３の先端を半導体チップ２のパッド４に接触さ
せた時に、半導体チップ２のパッド４が損傷するという
問題がある。この半導体チップ２のパッド４が損傷する
と、その損傷部分からメッキ液等が浸入することによっ
て、パッド４や配線等の腐食が発生し、半導体チップ２
の信頼性が低下してしまう。
る場合に、半導体チップ２をリードフレーム１のインナ
ーリード３に対して熱圧着により仮止めする際、インナ
ーリード３の先端を半導体チップ２のパッド４に接触さ
せた時に、半導体チップ２のパッド４が損傷するという
問題がある。この半導体チップ２のパッド４が損傷する
と、その損傷部分からメッキ液等が浸入することによっ
て、パッド４や配線等の腐食が発生し、半導体チップ２
の信頼性が低下してしまう。
【００１４】又、仮止めの際に、インナリード３の先端
がパッド４に対して接触するときに、パッド４が損傷す
ることがある。このため、パッド４の損傷部分から電極
やアルミニウム（Ａｌ）配線等が腐食する虞がある。
がパッド４に対して接触するときに、パッド４が損傷す
ることがある。このため、パッド４の損傷部分から電極
やアルミニウム（Ａｌ）配線等が腐食する虞がある。
【００１５】
【発明が解決しようとする課題】以上のように仮止めの
際、各インナリード３の先端と各パッド４とのアライメ
ント精度が高くなければ、未接触な部分が生じることが
ある。又、仮止めの際に、インナリード３の先端がパッ
ド４に対して接触するときに、パッド４が損傷すること
がある。
際、各インナリード３の先端と各パッド４とのアライメ
ント精度が高くなければ、未接触な部分が生じることが
ある。又、仮止めの際に、インナリード３の先端がパッ
ド４に対して接触するときに、パッド４が損傷すること
がある。
【００１６】そこで本発明は、インナリード先端とパッ
ドとのアライメント精度を高くでき、未接触部分を生じ
たり、パッドに損傷を与えることがないリードフレーム
及びその製造方法を提供することを目的とする。
ドとのアライメント精度を高くでき、未接触部分を生じ
たり、パッドに損傷を与えることがないリードフレーム
及びその製造方法を提供することを目的とする。
【００１７】
【課題を解決するための手段】本発明は、半導体チップ
を実装するための複数のインナリードを有し、これらイ
ンナリードと半導体チップの電極との接続を、金属めっ
き、又は導電性の接着剤と金属めっきとの併用により行
うに用いられるリードフレームにおいて、各インナリー
ドの先端部の少なくとも一か所に形成された切削部と、
各インナリードをその基側で曲げ加工する曲げ加工部と
を形成して上記目的を達成しようとするリードフレーム
である。
を実装するための複数のインナリードを有し、これらイ
ンナリードと半導体チップの電極との接続を、金属めっ
き、又は導電性の接着剤と金属めっきとの併用により行
うに用いられるリードフレームにおいて、各インナリー
ドの先端部の少なくとも一か所に形成された切削部と、
各インナリードをその基側で曲げ加工する曲げ加工部と
を形成して上記目的を達成しようとするリードフレーム
である。
【００１８】又、本発明は、半導体チップを実装するた
めの複数のインナリードを有し、これらインナリードと
半導体チップの電極との接続を、金属めっき、又は導電
性の接着剤と金属めっきとの併用により行うに用いられ
るリードフレームの製造方法において、各インナリード
用端子の先端を共通接続した状態で、これらインナリー
ド用端子の先端部の少なくとも一か所を切削する切削工
程と、各インナリード用端子の先端を切断して各リード
フレームを形成する切断工程と、各インナリードをその
基側で曲げ加工する曲げ工程とを有して上記目的を達成
しようとするリードフレームの製造方法である。
めの複数のインナリードを有し、これらインナリードと
半導体チップの電極との接続を、金属めっき、又は導電
性の接着剤と金属めっきとの併用により行うに用いられ
るリードフレームの製造方法において、各インナリード
用端子の先端を共通接続した状態で、これらインナリー
ド用端子の先端部の少なくとも一か所を切削する切削工
程と、各インナリード用端子の先端を切断して各リード
フレームを形成する切断工程と、各インナリードをその
基側で曲げ加工する曲げ工程とを有して上記目的を達成
しようとするリードフレームの製造方法である。
【００１９】この場合、切削工程では、ハーフエッチン
グ処理を施すことによりインナリード用端子を切削し、
又、切断工程では、金型又はレーザ加工によりインナリ
ード用端子の先端を切断する。
グ処理を施すことによりインナリード用端子を切削し、
又、切断工程では、金型又はレーザ加工によりインナリ
ード用端子の先端を切断する。
【００２０】
【作用】このような手段を備えたことにより、切削工程
において各インナリード用端子の先端を共通接続した状
態で、これらインナリード用端子の先端部における少な
くとも一か所を、例えばハーフエッチング処理により切
削する。次に切断工程において各インナリード用端子の
先端を、例えばレーザ加工により切断して各インナリー
ドを形成し、次に曲げ工程においてこれらインナリード
をその基側で曲げ加工する。
において各インナリード用端子の先端を共通接続した状
態で、これらインナリード用端子の先端部における少な
くとも一か所を、例えばハーフエッチング処理により切
削する。次に切断工程において各インナリード用端子の
先端を、例えばレーザ加工により切断して各インナリー
ドを形成し、次に曲げ工程においてこれらインナリード
をその基側で曲げ加工する。
【００２１】
【実施例】以下、本発明の一実施例について図面を参照
して説明する。
して説明する。
【００２２】図１はリードフレームの構成図である。こ
のリードフレーム１０は、導電性材料から形成され、そ
の内側に各インナリード１１が５本づつ対向する如く形
成されている。
のリードフレーム１０は、導電性材料から形成され、そ
の内側に各インナリード１１が５本づつ対向する如く形
成されている。
【００２３】(1) 次に、かかるリードフレーム１０の製
造方法について説明する。
造方法について説明する。
【００２４】図２に示すようにリードフレーム１０と成
るリードフレーム基板２０には、各インナリード用端子
２１が形成され、これら端子２１の先端が共通板２２に
より一体的に形成されている。なお、同図ではリードフ
レーム基板２０の一部構成のみ示してある。
るリードフレーム基板２０には、各インナリード用端子
２１が形成され、これら端子２１の先端が共通板２２に
より一体的に形成されている。なお、同図ではリードフ
レーム基板２０の一部構成のみ示してある。
【００２５】かかるリードフレーム基板２０にあって、
先ず、ハーフエッチング工程（切削工程）において、各
インナリード用端子２１及び共通板２２に対してハーフ
エッチング処理が施される。図３はかかるハーフエッチ
ング処理を施した状態を示しており、各インナリード用
端子２１及び共通板２２を横方向（イ）から見た図であ
る。このハーフエッチング処理部２３は、各インナリー
ド用端子２１の長さ方向の広い範囲に亘って施される。
先ず、ハーフエッチング工程（切削工程）において、各
インナリード用端子２１及び共通板２２に対してハーフ
エッチング処理が施される。図３はかかるハーフエッチ
ング処理を施した状態を示しており、各インナリード用
端子２１及び共通板２２を横方向（イ）から見た図であ
る。このハーフエッチング処理部２３は、各インナリー
ド用端子２１の長さ方向の広い範囲に亘って施される。
【００２６】次に切断工程において、各インナリード用
端子２１の先端が切断される。この切断は、図４に示す
ように範囲２４の部分が金型又はレーザ加工により切断
される。この場合、各インナリード用端子２１の先端位
置が揃えられて切断される。この切断処理により共通板
２２は取り除かれ、各インナリード１１が形成される。
端子２１の先端が切断される。この切断は、図４に示す
ように範囲２４の部分が金型又はレーザ加工により切断
される。この場合、各インナリード用端子２１の先端位
置が揃えられて切断される。この切断処理により共通板
２２は取り除かれ、各インナリード１１が形成される。
【００２７】次に曲げ工程において、各インナリード１
１が図５に示すように曲げ加工される。ここでは、ディ
プレス加工によって各インナリード１１が曲げられる
が、このときのディプレス加工位置Ｑはインナリード１
１における基側、つまりインナリード１１の長さ方向の
中心よりもリードフレーム１０側となる。又、ディプレ
ス角度θは、比較的大きく設定され、僅かに傾ける程度
の加工となる。
１が図５に示すように曲げ加工される。ここでは、ディ
プレス加工によって各インナリード１１が曲げられる
が、このときのディプレス加工位置Ｑはインナリード１
１における基側、つまりインナリード１１の長さ方向の
中心よりもリードフレーム１０側となる。又、ディプレ
ス角度θは、比較的大きく設定され、僅かに傾ける程度
の加工となる。
【００２８】以上の工程により図１に示すリードフレー
ム１０が製造される。
ム１０が製造される。
【００２９】(2) 次にこのリードフレーム１０を用いた
半導体装置の製造方法について説明する。
半導体装置の製造方法について説明する。
【００３０】先ず、半導体チップ２をリードフレーム１
０に対して仮止めする。この際、半導体チップ２と各イ
ンナリード１１との間に両面テープ６が介在される。な
お、この両面テープ６は、アクリル系接着剤を用いたも
のとなっている。各インナリード１１の先端は、半導体
チップ２上の各パッド４に対して位置決めされる。
０に対して仮止めする。この際、半導体チップ２と各イ
ンナリード１１との間に両面テープ６が介在される。な
お、この両面テープ６は、アクリル系接着剤を用いたも
のとなっている。各インナリード１１の先端は、半導体
チップ２上の各パッド４に対して位置決めされる。
【００３１】又、この仮止めの際、各インナリード１１
の先端部は図５に示すように曲げられ、半導体チップ２
上の各パッド４側に傾いているので、各インナリード１
１の先端は各パッド４に対して接触する。そして、この
接触は、各インナリード１１のディプレス加工位置Ｑが
基側であり、かつそのディプレス角度が大きいので、小
さい圧力で接触する。
の先端部は図５に示すように曲げられ、半導体チップ２
上の各パッド４側に傾いているので、各インナリード１
１の先端は各パッド４に対して接触する。そして、この
接触は、各インナリード１１のディプレス加工位置Ｑが
基側であり、かつそのディプレス角度が大きいので、小
さい圧力で接触する。
【００３２】次に、両面テープ６部分における半導体チ
ップ２と各インナリード１１とが熱圧着される。この熱
圧着における加熱温度は、およそ２００℃である。この
熱圧着時に、各インナリード１１が各パッド４に対して
その応力が加わるが、この応力は上記の如くディプレス
加工位置Ｑが基側であり、かつそのディプレス角度が大
きいので、緩和される。これにより仮止めが終了する。
ップ２と各インナリード１１とが熱圧着される。この熱
圧着における加熱温度は、およそ２００℃である。この
熱圧着時に、各インナリード１１が各パッド４に対して
その応力が加わるが、この応力は上記の如くディプレス
加工位置Ｑが基側であり、かつそのディプレス角度が大
きいので、緩和される。これにより仮止めが終了する。
【００３３】この仮止めの後、各インナリード１１の先
端と各パッド４とが、例えば電気めっき等により接続さ
れる。
端と各パッド４とが、例えば電気めっき等により接続さ
れる。
【００３４】このように上記一実施例においては、ハー
フエッチング工程において各インナリード用端子２１の
先端部をハーフエッチング処理し、次の切断工程におい
て各インナリード用端子２１の先端を切断してインナリ
ード１１を形成し、次の曲げ工程において各インナリー
ド１１をその基側でディプレス加工して曲げ加工し、各
インナリード１１の先端部に切削部を形成すると共にそ
の基側にディプレス加工による曲げ加工部を形成したの
で、次のような効果を奏することができる。
フエッチング工程において各インナリード用端子２１の
先端部をハーフエッチング処理し、次の切断工程におい
て各インナリード用端子２１の先端を切断してインナリ
ード１１を形成し、次の曲げ工程において各インナリー
ド１１をその基側でディプレス加工して曲げ加工し、各
インナリード１１の先端部に切削部を形成すると共にそ
の基側にディプレス加工による曲げ加工部を形成したの
で、次のような効果を奏することができる。
【００３５】(1) 各インナリード１１に対する加工精度
を高くでき、各インナリード１１の先端の各パッド４に
対するアライメント精度を高くできる。
を高くでき、各インナリード１１の先端の各パッド４に
対するアライメント精度を高くできる。
【００３６】これにより、インナリード１１の先端と各
パッド４との接続が確実にでき、未接触な部分が生じな
い。従って、それ以後のモールド等の工程においてイン
ナリード１１の先端とパッド４とが剥離することはな
い。
パッド４との接続が確実にでき、未接触な部分が生じな
い。従って、それ以後のモールド等の工程においてイン
ナリード１１の先端とパッド４とが剥離することはな
い。
【００３７】(2) 仮止めの際に、各インナリード１１の
各パッド４に対する接触時の圧力、特に熱圧着時の応力
を緩和できるので、各パッド４に対して損傷を与えるこ
とはなく、パッド４の損傷部分から電極やアルミニウム
（Ａｌ）配線等を腐食させることはない。
各パッド４に対する接触時の圧力、特に熱圧着時の応力
を緩和できるので、各パッド４に対して損傷を与えるこ
とはなく、パッド４の損傷部分から電極やアルミニウム
（Ａｌ）配線等を腐食させることはない。
【００３８】なお、本発明は上記一実施例に限定される
ものでなくその要旨を変更しない範囲で変形してもよ
い。例えば、ハーフエッチング処理は、インナリード用
端子２１に対して一か所に限らず、２か所以上施しても
よい。つまり、このハーフエッチング処理は、インナリ
ード用端子２１に対して広い範囲に亘って施したほうが
よい。
ものでなくその要旨を変更しない範囲で変形してもよ
い。例えば、ハーフエッチング処理は、インナリード用
端子２１に対して一か所に限らず、２か所以上施しても
よい。つまり、このハーフエッチング処理は、インナリ
ード用端子２１に対して広い範囲に亘って施したほうが
よい。
【００３９】又、仮止めに使用する両面テープ６は、熱
収縮性のものを使用してもよく、この場合には各インナ
リード１１の先端の各パッド４に加わる応力をより緩和
できる。
収縮性のものを使用してもよく、この場合には各インナ
リード１１の先端の各パッド４に加わる応力をより緩和
できる。
【００４０】
【発明の効果】以上詳記したように本発明によれば、イ
ンナリード先端とパッドとのアライメント精度を高くで
き、未接触部分を生じたり、パッドに損傷を与えること
がないリードフレーム及びその製造方法を提供できる。
ンナリード先端とパッドとのアライメント精度を高くで
き、未接触部分を生じたり、パッドに損傷を与えること
がないリードフレーム及びその製造方法を提供できる。
【図１】本発明に係わるリードフレームの構成図。
【図２】同製造方法により製造前のリードフレーム基板
の一部構成図。
の一部構成図。
【図３】同製造方法によるハーフエッチング処理を示す
図。
図。
【図４】同製造方法による切断工程を示す図。
【図５】同製造方法によるディプレス加工を示す図。
【図６】同製造方法により製造したリードフレームを用
いた半導体装置の構成図。
いた半導体装置の構成図。
【図７】従来の半導体装置の構成図。
１０…リードフレーム、１１…インナリード、２０…リ
ードフレーム基板、２１…インナリード用端子、２２…
共通板、２３…ハーフエッチング処理部。
ードフレーム基板、２１…インナリード用端子、２２…
共通板、２３…ハーフエッチング処理部。
フロントページの続き (72)発明者 田中 聡 東京都台東区台東一丁目５番１号 凸版印 刷株式会社内 (72)発明者 藤津 隆夫 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝多摩川工場内 (72)発明者 工藤 好正 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝多摩川工場内 (72)発明者 清水 真也 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝多摩川工場内
Claims (4)
- 【請求項１】 半導体チップを実装するための複数のイ
ンナリードを有し、これらインナリードと前記半導体チ
ップの電極との接続を、金属めっき、又は導電性の接着
剤と金属めっきとの併用により行うに用いられるリード
フレームにおいて、 前記各インナリードの先端部の少なくとも一か所に形成
された切削部と、前記各インナリードをその基側で曲げ
加工する曲げ加工部とを形成したことを特徴とするリー
ドフレーム。 - 【請求項２】 半導体チップを実装するための複数のイ
ンナリードを有し、これらインナリードと前記半導体チ
ップの電極との接続を、金属めっき、又は導電性の接着
剤と金属めっきとの併用により行うに用いられるリード
フレームの製造方法において、 前記各インナリード用端子の先端を共通接続した状態
で、これらインナリード用端子の各先端部の少なくとも
一か所を切削する切削工程と、前記各インナリード用端
子の先端を切断して前記インナリードを形成する切断工
程と、前記各インナリードをその基側で曲げ加工する曲
げ工程とを有することを特徴とするリードフレームの製
造方法。 - 【請求項３】 切削工程では、ハーフエッチング処理を
施すことによりインナリード用端子を切削する請求項２
記載のリードフレームの製造方法。 - 【請求項４】 切断工程では、金型又はレーザ加工によ
りインナリード用端子の先端を切断する請求項２記載の
リードフレームの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50A JPH06224342A (ja) | 1993-01-22 | 1993-01-22 | リードフレーム及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50A JPH06224342A (ja) | 1993-01-22 | 1993-01-22 | リードフレーム及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06224342A true JPH06224342A (ja) | 1994-08-12 |
Family
ID=11720684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50A Pending JPH06224342A (ja) | 1993-01-22 | 1993-01-22 | リードフレーム及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06224342A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101141704B1 (ko) * | 2005-04-25 | 2012-05-04 | 삼성테크윈 주식회사 | 리드 프레임의 제조방법 및 이에 적용되는 리드 프레임용프레스 가공장치 |
-
1993
- 1993-01-22 JP JP50A patent/JPH06224342A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101141704B1 (ko) * | 2005-04-25 | 2012-05-04 | 삼성테크윈 주식회사 | 리드 프레임의 제조방법 및 이에 적용되는 리드 프레임용프레스 가공장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6084292A (en) | Lead frame and semiconductor device using the lead frame | |
| JP3663295B2 (ja) | チップスケールパッケージ | |
| US20030003627A1 (en) | Method for manufacturing a resin-sealed semiconductor device | |
| JP2000294711A (ja) | リードフレーム | |
| JP2000307049A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP3036498B2 (ja) | 半導体パッケージ | |
| JP3151324B2 (ja) | 半導体装置 | |
| JPH06224342A (ja) | リードフレーム及びその製造方法 | |
| JP3151323B2 (ja) | 半導体装置及びその製造方法 | |
| EP0723293A1 (en) | Semiconductor device with a heat sink and method of producing the heat sink | |
| JPH06224261A (ja) | 半導体装置 | |
| JP3229816B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH06224262A (ja) | 半導体装置 | |
| JP3242176B2 (ja) | 半導体装置の製造方法 | |
| JPH0758273A (ja) | リードフレーム及びそれを用いた半導体装置 | |
| JP3070566B2 (ja) | 半導体装置 | |
| JP3195515B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05102384A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH01231333A (ja) | 半導体装置の製造方法 | |
| JPS62144349A (ja) | 半導体装置用リ−ドフレ−ムおよびその製造方法 | |
| JPH06224263A (ja) | 半導体装置 | |
| JP2954066B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0595074A (ja) | 半導体装置 | |
| JPS6060743A (ja) | リ−ドフレ−ム | |
| JPH04294571A (ja) | リードフレームとそれを用いた半導体集積回路装置実装体 |