JPH06224261A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06224261A JPH06224261A JP50A JP944593A JPH06224261A JP H06224261 A JPH06224261 A JP H06224261A JP 50 A JP50 A JP 50A JP 944593 A JP944593 A JP 944593A JP H06224261 A JPH06224261 A JP H06224261A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- inner lead
- semiconductor device
- electrode
- tip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】本発明は、リードフレームのインナーリード接
触時に半導体チップの電極へかかる応力を緩和して半導
体チップの電極の損傷を防止でき、また半導体チップと
リードフレームとの接続を確実に行なえることを最も主
要な目的としている。 【構成】本発明は、表面に電極が形成された半導体チッ
プと、導電性材料からなるリードフレームのインナーリ
ードとの間に、両面接着テープを介在させて熱圧着によ
り仮止めし、かつ半導体チップの電極とインナーリード
とをメッキにより接続して構成される半導体装置におい
て、インナーリードの先端が、あらかじめ半導体チップ
の電極と接触する構成とし、かつインナーリードの両面
接着テープよりも先端側部分の少なくとも1箇所に切欠
部を設けたことを特徴とする。
触時に半導体チップの電極へかかる応力を緩和して半導
体チップの電極の損傷を防止でき、また半導体チップと
リードフレームとの接続を確実に行なえることを最も主
要な目的としている。 【構成】本発明は、表面に電極が形成された半導体チッ
プと、導電性材料からなるリードフレームのインナーリ
ードとの間に、両面接着テープを介在させて熱圧着によ
り仮止めし、かつ半導体チップの電極とインナーリード
とをメッキにより接続して構成される半導体装置におい
て、インナーリードの先端が、あらかじめ半導体チップ
の電極と接触する構成とし、かつインナーリードの両面
接着テープよりも先端側部分の少なくとも1箇所に切欠
部を設けたことを特徴とする。
Description
【0001】
【産業上の利用分野】本発明は、IC,LSI,VLS
I等の高集積化が進む半導体チップをリードフレームに
実装して成る半導体装置に係り、特にリードフレームの
インナーリード接触時に半導体チップの電極へかかる応
力を緩和して半導体チップの電極の損傷を防止でき、ま
た半導体チップとリードフレームとの接続を確実に行な
い得るようにした半導体装置に関するものである。
I等の高集積化が進む半導体チップをリードフレームに
実装して成る半導体装置に係り、特にリードフレームの
インナーリード接触時に半導体チップの電極へかかる応
力を緩和して半導体チップの電極の損傷を防止でき、ま
た半導体チップとリードフレームとの接続を確実に行な
い得るようにした半導体装置に関するものである。
【0002】
【従来の技術】一般に、IC,LSI,VLSI等の半
導体チップの実装には、リードフレームが多く用いられ
ている。このリードフレームは、通常、中心部に形成さ
れたアイランドと、アイランドの周囲に形成されたイン
ナーリードとから成っており、半導体チップはアイラン
ド上にダイボンディングされる。
導体チップの実装には、リードフレームが多く用いられ
ている。このリードフレームは、通常、中心部に形成さ
れたアイランドと、アイランドの周囲に形成されたイン
ナーリードとから成っており、半導体チップはアイラン
ド上にダイボンディングされる。
【0003】そういう中で、最近では、アイランドに相
当する部分がなく、リードフレーム表面の下方もしくは
上方に半導体チップが設けられる、いわゆるLOC(L
ead on chip)あるいはCOL(chip
on Lead)構造のリードフレームを備えた半導体
装置が開発されてきている。このLOCあるいはCOL
構造にすることの長所としては、多様なパッケージへの
製品展開、高速動作や多ビット版同時出力時の雑音対
策、半導体チップの大形化への対応、リードフレーム設
計時間の短縮化等があり、最先端の半導体チップを造り
出す上での多くの問題点を解決することに、多大な効果
が期待できるものである。
当する部分がなく、リードフレーム表面の下方もしくは
上方に半導体チップが設けられる、いわゆるLOC(L
ead on chip)あるいはCOL(chip
on Lead)構造のリードフレームを備えた半導体
装置が開発されてきている。このLOCあるいはCOL
構造にすることの長所としては、多様なパッケージへの
製品展開、高速動作や多ビット版同時出力時の雑音対
策、半導体チップの大形化への対応、リードフレーム設
計時間の短縮化等があり、最先端の半導体チップを造り
出す上での多くの問題点を解決することに、多大な効果
が期待できるものである。
【0004】図4はこの種のLOC構造のリードフレー
ムを備えた半導体装置の構成例を示す平面図、図5
(a)および(b)は同半導体装置のインナーリード部
分の構成例を拡大して示す平面図および断面図である。
図4および図5において、半導体チップ1の上に、導電
性材料(42合金、あるいは銅材をその両面から42合
金で挟んでなるもの等)からなるリードフレーム2が載
置され、このリードフレーム2の各インナーリード3の
先端は、半導体チップ1の各電極(アルミニウム電極
等)4に対して位置決めされ、さらに各インナーリード
3の先端と半導体チップ1の各電極4とが、ボンディン
グワイヤ(AuワイヤやAlワイヤ等)5によりワイヤ
ボンディングして、それぞれ接続されている。
ムを備えた半導体装置の構成例を示す平面図、図5
(a)および(b)は同半導体装置のインナーリード部
分の構成例を拡大して示す平面図および断面図である。
図4および図5において、半導体チップ1の上に、導電
性材料(42合金、あるいは銅材をその両面から42合
金で挟んでなるもの等)からなるリードフレーム2が載
置され、このリードフレーム2の各インナーリード3の
先端は、半導体チップ1の各電極(アルミニウム電極
等)4に対して位置決めされ、さらに各インナーリード
3の先端と半導体チップ1の各電極4とが、ボンディン
グワイヤ(AuワイヤやAlワイヤ等)5によりワイヤ
ボンディングして、それぞれ接続されている。
【0005】ここで、各インナーリード3の先端と半導
体チップ1の各電極4との位置決めは、ワイヤボンディ
ングを行なう前に、半導体チップ1とインナーリード3
とを、両面接着テープ6により仮止めすることによって
行なわれる。また、両面接着テープ6としては、例えば
アクリル系接着剤を用いた両面テープを用いることがで
きる。
体チップ1の各電極4との位置決めは、ワイヤボンディ
ングを行なう前に、半導体チップ1とインナーリード3
とを、両面接着テープ6により仮止めすることによって
行なわれる。また、両面接着テープ6としては、例えば
アクリル系接着剤を用いた両面テープを用いることがで
きる。
【0006】ところで、このようなワイヤボンディング
による接続は、使用するボンディング用キャピラリィ
(針)の外形により、隣接するボンディングワイヤ5間
の最短距離が制約され、半導体チップ1上の電極4間距
離を約100μm程度以下に縮小することは困難であ
る。
による接続は、使用するボンディング用キャピラリィ
(針)の外形により、隣接するボンディングワイヤ5間
の最短距離が制約され、半導体チップ1上の電極4間距
離を約100μm程度以下に縮小することは困難であ
る。
【0007】また、AuワイヤやAlワイヤと半導体チ
ップ1上のアルミニウム電極4との金属接続のため、加
熱、加圧、超音波振動等の物理的負荷を加える必要があ
り、時としては電極4下の半導体チップ1そのものにダ
メージを与えることがある。
ップ1上のアルミニウム電極4との金属接続のため、加
熱、加圧、超音波振動等の物理的負荷を加える必要があ
り、時としては電極4下の半導体チップ1そのものにダ
メージを与えることがある。
【0008】そこで、上記のような問題点を解消するた
めに、最近では、例えば“特開平4−37149号公
報”に開示されるようなものが提案されてきている。す
なわち、ここに示されているものは、リードフレームの
インナーリードと半導体チップの電極との接続を、金属
メッキ、もしくは導電性の接着剤と金属メッキとの併用
によって行なうものである。
めに、最近では、例えば“特開平4−37149号公
報”に開示されるようなものが提案されてきている。す
なわち、ここに示されているものは、リードフレームの
インナーリードと半導体チップの電極との接続を、金属
メッキ、もしくは導電性の接着剤と金属メッキとの併用
によって行なうものである。
【0009】しかしながら、このような接続による半導
体装置では、次のような問題点がある。
体装置では、次のような問題点がある。
【0010】すなわち、前述したように、半導体装置を
製造する場合に、半導体チップ1をリードフレーム2の
インナーリード3に対して熱圧着により仮止めする際、
インナーリード3の先端を半導体チップ1の電極4に接
触させた時に、その応力が半導体チップ1の電極へかか
って半導体チップ1の電極4が損傷するという問題があ
る。
製造する場合に、半導体チップ1をリードフレーム2の
インナーリード3に対して熱圧着により仮止めする際、
インナーリード3の先端を半導体チップ1の電極4に接
触させた時に、その応力が半導体チップ1の電極へかか
って半導体チップ1の電極4が損傷するという問題があ
る。
【0011】また、半導体チップ1とリードフレーム2
とを、両面接着テープ6により接着して固定しているの
で、メッキによって両者間の間隔を埋めることができな
い。また、仮に、間隔を埋めることができたとしても、
メッキ皮膜が等方性に成長する(下方に100μm、左
右にも100μm程度成長する)ので、電極4方向に成
長し接続するだけのメッキを施すと、インナーリード3
相互間が接触して短絡してしまう。従って、半導体チッ
プ1とリードフレーム2との接続が確実に行なわれず、
多ピン化、高密度化に対応する上で問題がある。
とを、両面接着テープ6により接着して固定しているの
で、メッキによって両者間の間隔を埋めることができな
い。また、仮に、間隔を埋めることができたとしても、
メッキ皮膜が等方性に成長する(下方に100μm、左
右にも100μm程度成長する)ので、電極4方向に成
長し接続するだけのメッキを施すと、インナーリード3
相互間が接触して短絡してしまう。従って、半導体チッ
プ1とリードフレーム2との接続が確実に行なわれず、
多ピン化、高密度化に対応する上で問題がある。
【0012】
【発明が解決しようとする課題】以上のように、従来の
半導体装置においては、インナーリードの先端を半導体
チップの電極に接触させた際に、その応力が半導体チッ
プの電極へかかって半導体チップの電極が損傷したり、
あるいは半導体チップとリードフレームとの接続を確実
に行なえないという問題があった。
半導体装置においては、インナーリードの先端を半導体
チップの電極に接触させた際に、その応力が半導体チッ
プの電極へかかって半導体チップの電極が損傷したり、
あるいは半導体チップとリードフレームとの接続を確実
に行なえないという問題があった。
【0013】本発明は、上記のような問題点を解決する
ために成されたものであり、その目的は、リードフレー
ムのインナーリード接触時に半導体チップの電極へかか
る応力を緩和して半導体チップの電極の損傷を防止で
き、また半導体チップとリードフレームとの接続を確実
に行なうことが可能な極めて信頼性の高い半導体装置を
提供することにある。
ために成されたものであり、その目的は、リードフレー
ムのインナーリード接触時に半導体チップの電極へかか
る応力を緩和して半導体チップの電極の損傷を防止で
き、また半導体チップとリードフレームとの接続を確実
に行なうことが可能な極めて信頼性の高い半導体装置を
提供することにある。
【0014】
【課題を解決するための手段】上記の目的を達成するた
めに本発明では、表面に電極が形成された半導体チップ
と、導電性材料からなるリードフレームのインナーリー
ドとの間に、両面接着テープを介在させて熱圧着により
仮止めし、かつ半導体チップの電極とインナーリードと
をメッキにより接続して構成される半導体装置におい
て、インナーリードの先端が、あらかじめ半導体チップ
の電極と接触する構成とし、かつインナーリードの両面
接着テープよりも先端側部分の少なくとも1箇所に切欠
部を設けて成っている。
めに本発明では、表面に電極が形成された半導体チップ
と、導電性材料からなるリードフレームのインナーリー
ドとの間に、両面接着テープを介在させて熱圧着により
仮止めし、かつ半導体チップの電極とインナーリードと
をメッキにより接続して構成される半導体装置におい
て、インナーリードの先端が、あらかじめ半導体チップ
の電極と接触する構成とし、かつインナーリードの両面
接着テープよりも先端側部分の少なくとも1箇所に切欠
部を設けて成っている。
【0015】ここで、特に上記インナーリードの先端が
半導体チップの電極と接触する構成としては、インナー
リードの先端をディプレス加工により傾げた形状として
いる。
半導体チップの電極と接触する構成としては、インナー
リードの先端をディプレス加工により傾げた形状として
いる。
【0016】また、上記切欠部としては、ハーフエッチ
ング、またはプレス加工、あるいはレーザー加工により
設けている。
ング、またはプレス加工、あるいはレーザー加工により
設けている。
【0017】さらに、上記インナーリード先端のディプ
レス角度を直角に近づけて深くしている。
レス角度を直角に近づけて深くしている。
【0018】さらにまた、上記インナーリードとして
は、異なる組材からなる複層構造のリードフレームのう
ち1層のみを残し、所定部分をエッチングにより除去し
て上記切欠部を設けている。
は、異なる組材からなる複層構造のリードフレームのう
ち1層のみを残し、所定部分をエッチングにより除去し
て上記切欠部を設けている。
【0019】
【作用】従って、本発明の半導体装置においては、イン
ナーリードの両面接着テープよりも先端側部分の少なく
とも1箇所に切欠部を設けることにより、インナーリー
ドの強度を低下させて弾性を持たせられるため、インナ
ーリード接触時に半導体チップの電極へかかる応力を緩
和して、半導体チップの電極の損傷を防止することがで
きる。
ナーリードの両面接着テープよりも先端側部分の少なく
とも1箇所に切欠部を設けることにより、インナーリー
ドの強度を低下させて弾性を持たせられるため、インナ
ーリード接触時に半導体チップの電極へかかる応力を緩
和して、半導体チップの電極の損傷を防止することがで
きる。
【0020】また、インナーリードの先端をあらかじめ
半導体チップの電極に接触させることにより、インナー
リードと半導体チップの電極に同時にメッキが析出する
ため、未接触の場合に比べて短時間で、ワイヤボンディ
ングによる接続強度以上の強度を得ることが可能とな
り、半導体チップとリードフレームとの接続を確実に行
なうことができる。
半導体チップの電極に接触させることにより、インナー
リードと半導体チップの電極に同時にメッキが析出する
ため、未接触の場合に比べて短時間で、ワイヤボンディ
ングによる接続強度以上の強度を得ることが可能とな
り、半導体チップとリードフレームとの接続を確実に行
なうことができる。
【0021】
【実施例】以下、本発明の一実施例について図面を参照
して詳細に説明する。
して詳細に説明する。
【0022】図1は本発明によるLOC構造のリードフ
レームを備えた半導体装置の構成例を示す平面図、図2
(a)および(b)は同半導体装置のインナーリード部
分の構成例を拡大して示す平面図および断面図であり、
図4および図5と同一要素には同一符号を付してその説
明を省略し、ここでは異なる部分についてのみ述べる。
レームを備えた半導体装置の構成例を示す平面図、図2
(a)および(b)は同半導体装置のインナーリード部
分の構成例を拡大して示す平面図および断面図であり、
図4および図5と同一要素には同一符号を付してその説
明を省略し、ここでは異なる部分についてのみ述べる。
【0023】すなわち、本実施例の半導体装置は、前述
した図4および図5におけるリードフレーム2の各イン
ナーリード3の先端と半導体チップ1の各電極4とを接
続するためのボンディングワイヤ5を省略し、これに代
えて、各インナーリード3の先端を傾げた形状とする
(以下、ディプレス加工と称する。7はディプレス部
分)ことによって、各インナーリード3の先端が、あら
かじめ半導体チップ1の各電極4と接触する構成とし、
さらに各インナーリード3の片面(本例では、半導体チ
ップ1側面)における両面接着テープ6よりも先端側部
分の全体(1箇所)に、例えばハーフエッチングにより
切欠部8を設けて成っている。
した図4および図5におけるリードフレーム2の各イン
ナーリード3の先端と半導体チップ1の各電極4とを接
続するためのボンディングワイヤ5を省略し、これに代
えて、各インナーリード3の先端を傾げた形状とする
(以下、ディプレス加工と称する。7はディプレス部
分)ことによって、各インナーリード3の先端が、あら
かじめ半導体チップ1の各電極4と接触する構成とし、
さらに各インナーリード3の片面(本例では、半導体チ
ップ1側面)における両面接着テープ6よりも先端側部
分の全体(1箇所)に、例えばハーフエッチングにより
切欠部8を設けて成っている。
【0024】ここで、各インナーリード3先端のディプ
レス部分7は、仮接着を行なう両面接着テープ6の厚さ
分のみ、各インナーリード3をディプレス加工して設
け、またその角度は、できる限り直角に近づけて深くす
ることが望ましい。
レス部分7は、仮接着を行なう両面接着テープ6の厚さ
分のみ、各インナーリード3をディプレス加工して設
け、またその角度は、できる限り直角に近づけて深くす
ることが望ましい。
【0025】また、両面接着テープ6としては、例えば
ポリイミドの両面に接着剤を塗布してなるものを用いる
ことができる。
ポリイミドの両面に接着剤を塗布してなるものを用いる
ことができる。
【0026】次に、以上のように構成した本実施例の半
導体装置においては、リードフレーム2の各インナーリ
ード3の片面における両面接着テープ6よりも先端側部
分の全体を、ハーフエッチングして切欠部8を設けてい
ることにより、各インナーリード3の強度を低下させて
弾性を持たせられるため、仮止めを行なう際の圧着によ
って両面接着テープ6部のリードフレーム2へかかる応
力を、インナーリード3へ向かうにしたがって減少させ
ることができ、もって各インナーリード3の接触時に半
導体チップ1の各電極4へかかる応力を緩和することが
できる。
導体装置においては、リードフレーム2の各インナーリ
ード3の片面における両面接着テープ6よりも先端側部
分の全体を、ハーフエッチングして切欠部8を設けてい
ることにより、各インナーリード3の強度を低下させて
弾性を持たせられるため、仮止めを行なう際の圧着によ
って両面接着テープ6部のリードフレーム2へかかる応
力を、インナーリード3へ向かうにしたがって減少させ
ることができ、もって各インナーリード3の接触時に半
導体チップ1の各電極4へかかる応力を緩和することが
できる。
【0027】また、この場合、各インナーリード3先端
のディプレス部分7の角度を、できる限り直角に近づけ
て深くすることにより、上下方向の応力に加えて左右方
向へかかる応力をも緩和することができる。
のディプレス部分7の角度を、できる限り直角に近づけ
て深くすることにより、上下方向の応力に加えて左右方
向へかかる応力をも緩和することができる。
【0028】これにより、半導体チップ1の各電極4に
与えるダメージを低下させて、半導体チップ1の各電極
4の損傷を防止することができる。
与えるダメージを低下させて、半導体チップ1の各電極
4の損傷を防止することができる。
【0029】一方、各インナーリード3の先端をあらか
じめ半導体チップ1の各電極4に接触させることによ
り、各インナーリード3と半導体チップ1の各電極4に
同時にメッキが析出するため、従来のような未接触の場
合と比較して、短時間で、ワイヤボンディングによる接
続強度以上の強度を得ることができる。
じめ半導体チップ1の各電極4に接触させることによ
り、各インナーリード3と半導体チップ1の各電極4に
同時にメッキが析出するため、従来のような未接触の場
合と比較して、短時間で、ワイヤボンディングによる接
続強度以上の強度を得ることができる。
【0030】これにより、従来のように、電極4方向に
成長し接続するだけのメッキを施す必要がなく、インナ
ーリード3相互間が接触して短絡してしまうこともない
ため、半導体チップ1とリードフレーム2との接続を確
実に行なって、多ピン化、高密度化に対応することがで
きる。
成長し接続するだけのメッキを施す必要がなく、インナ
ーリード3相互間が接触して短絡してしまうこともない
ため、半導体チップ1とリードフレーム2との接続を確
実に行なって、多ピン化、高密度化に対応することがで
きる。
【0031】上述したように、本実施例では、表面に電
極4が形成された半導体チップ1と、導電性材料からな
るリードフレーム2のインナーリード3との間に、両面
接着テープ6を介在させて熱圧着により仮止めし、かつ
半導体チップ1の電極4とインナーリード3とをメッキ
により接続して成る半導体装置において、各インナーリ
ード3の先端をディプレス加工することによって、各イ
ンナーリード3の先端が、あらかじめ半導体チップ1の
各電極4と接触する構成とし、また各インナーリード3
の片面(半導体チップ1側面)における両面接着テープ
6よりも先端側部分の全体(1箇所)に、ハーフエッチ
ングにより切欠部8を設け、さらにディプレス部分7の
角度を、できる限り直角に近づけて深くするようにした
ものである。
極4が形成された半導体チップ1と、導電性材料からな
るリードフレーム2のインナーリード3との間に、両面
接着テープ6を介在させて熱圧着により仮止めし、かつ
半導体チップ1の電極4とインナーリード3とをメッキ
により接続して成る半導体装置において、各インナーリ
ード3の先端をディプレス加工することによって、各イ
ンナーリード3の先端が、あらかじめ半導体チップ1の
各電極4と接触する構成とし、また各インナーリード3
の片面(半導体チップ1側面)における両面接着テープ
6よりも先端側部分の全体(1箇所)に、ハーフエッチ
ングにより切欠部8を設け、さらにディプレス部分7の
角度を、できる限り直角に近づけて深くするようにした
ものである。
【0032】従って、次のような効果が得られるもので
ある。
ある。
【0033】(a)各インナーリード3の片面における
両面接着テープ6よりも先端側部分の全体に切欠部8を
設けているので、各インナーリード3の強度を低下させ
て弾性を持たせられるため、各インナーリード3接触時
に半導体チップ1の各電極4へかかる応力を緩和して、
半導体チップ1の各電極4の損傷を防止することが可能
となる。
両面接着テープ6よりも先端側部分の全体に切欠部8を
設けているので、各インナーリード3の強度を低下させ
て弾性を持たせられるため、各インナーリード3接触時
に半導体チップ1の各電極4へかかる応力を緩和して、
半導体チップ1の各電極4の損傷を防止することが可能
となる。
【0034】(b)各インナーリード3の先端をあらか
じめ半導体チップ1の各電極4に接触させるので、各イ
ンナーリード3と半導体チップ1の各電極4に同時にメ
ッキが析出するため、従来のような未接触の場合に比べ
て、短時間で、ワイヤボンディングによる接続強度以上
の強度を得ることが可能となる。これにより、半導体チ
ップ1とリードフレーム2との接続を確実に行なって、
多ピン化、高密度化に対応することができる。
じめ半導体チップ1の各電極4に接触させるので、各イ
ンナーリード3と半導体チップ1の各電極4に同時にメ
ッキが析出するため、従来のような未接触の場合に比べ
て、短時間で、ワイヤボンディングによる接続強度以上
の強度を得ることが可能となる。これにより、半導体チ
ップ1とリードフレーム2との接続を確実に行なって、
多ピン化、高密度化に対応することができる。
【0035】(c)ディプレス部分7の角度を、できる
限り直角に近づけて深くしているので、上記(a)の効
果を、より一層顕著に奏することが可能となる。
限り直角に近づけて深くしているので、上記(a)の効
果を、より一層顕著に奏することが可能となる。
【0036】尚、本発明は上記実施例に限定されるもの
ではなく、次のようにしても同様に実施できるものであ
る。
ではなく、次のようにしても同様に実施できるものであ
る。
【0037】(a)上記実施例では、インナーリード3
の先端が半導体チップ1の電極4と接触する構成とし
て、インナーリード3の先端をディプレス加工により傾
げた形状とする場合について説明したが、これに限ら
ず、ディプレス加工以外の方法により傾げた形状とする
ようにしてもよい。
の先端が半導体チップ1の電極4と接触する構成とし
て、インナーリード3の先端をディプレス加工により傾
げた形状とする場合について説明したが、これに限ら
ず、ディプレス加工以外の方法により傾げた形状とする
ようにしてもよい。
【0038】(b)上記実施例では、切欠部7をハーフ
エッチングにより設ける場合について説明したが、これ
に限らず、例えばプレス加工により設けるようにしても
よい。
エッチングにより設ける場合について説明したが、これ
に限らず、例えばプレス加工により設けるようにしても
よい。
【0039】このように、インナーリード3の両面接着
テープ6よりも先端側部分にプレス加工を施すことによ
り、インナーリード3の先端へ伝わる加圧時の応力を軽
減させて、半導体チップ1の各電極4の損傷を防止する
ことが可能となる。
テープ6よりも先端側部分にプレス加工を施すことによ
り、インナーリード3の先端へ伝わる加圧時の応力を軽
減させて、半導体チップ1の各電極4の損傷を防止する
ことが可能となる。
【0040】また、このプレス加工による場合には、両
面接着テープ6で仮止めを行なう際に熱圧着するが、加
工によって一度電極4に接触したインナーリード3が反
り返るのを防止して、半導体チップ1とリードフレーム
2とをより確実に接触させることが可能となる。
面接着テープ6で仮止めを行なう際に熱圧着するが、加
工によって一度電極4に接触したインナーリード3が反
り返るのを防止して、半導体チップ1とリードフレーム
2とをより確実に接触させることが可能となる。
【0041】(c)上記実施例では、切欠部7をハーフ
エッチングにより設ける場合について説明したが、これ
に限らず、例えばレーザー加工により設けるようにして
もよい。
エッチングにより設ける場合について説明したが、これ
に限らず、例えばレーザー加工により設けるようにして
もよい。
【0042】特に、このレーザー加工による場合には、
切欠部を設けるのではなく、インナーリード3の両面接
着テープ6よりも先端側部分に、1個以上の穴を設ける
ようにしてもよい。
切欠部を設けるのではなく、インナーリード3の両面接
着テープ6よりも先端側部分に、1個以上の穴を設ける
ようにしてもよい。
【0043】(d)上記実施例では、インナーリード3
先端のディプレス部分7の角度を直角に近づけて深くし
た場合について説明したが、これは本発明に必要不可欠
な要件ではない。
先端のディプレス部分7の角度を直角に近づけて深くし
た場合について説明したが、これは本発明に必要不可欠
な要件ではない。
【0044】(e)上記実施例では、インナーリード3
の片面(半導体チップ1側面)における両面接着テープ
6よりも先端側部分の全体(1箇所)に切欠部8を設け
る場合について説明したが、これに限らず、例えば図3
(a)および(b)にその平面図および断面図を示すよ
うに、インナーリード3の片面(半導体チップ1側面)
における両面接着テープ6よりも先端側部分の2箇所
(3箇所以上でもよい)に切欠部8を設けるようにして
もよい。
の片面(半導体チップ1側面)における両面接着テープ
6よりも先端側部分の全体(1箇所)に切欠部8を設け
る場合について説明したが、これに限らず、例えば図3
(a)および(b)にその平面図および断面図を示すよ
うに、インナーリード3の片面(半導体チップ1側面)
における両面接着テープ6よりも先端側部分の2箇所
(3箇所以上でもよい)に切欠部8を設けるようにして
もよい。
【0045】このように、インナーリード3の2箇所以
上に切欠部8を設けることにより、リードフレーム2の
強度をより一層低下させて圧着時にかかる応力を除去
し、半導体チップ1の各電極4の損傷をより一層効果的
に防止することが可能となる。
上に切欠部8を設けることにより、リードフレーム2の
強度をより一層低下させて圧着時にかかる応力を除去
し、半導体チップ1の各電極4の損傷をより一層効果的
に防止することが可能となる。
【0046】(f)上記実施例では、インナーリード3
の片面(半導体チップ1側面)にのみ切欠部8を設ける
場合について説明したが、これに限らず、例えばインナ
ーリード3の両面、すなわち半導体チップ1側面と反半
導体チップ1側面にのみ切欠部8を設けるようにしても
よい。
の片面(半導体チップ1側面)にのみ切欠部8を設ける
場合について説明したが、これに限らず、例えばインナ
ーリード3の両面、すなわち半導体チップ1側面と反半
導体チップ1側面にのみ切欠部8を設けるようにしても
よい。
【0047】また、インナーリード3の反半導体チップ
1側面の1箇所、あるいは2箇所(3箇所以上でもよ
い)に切欠部8を設けるようにしてもよい。
1側面の1箇所、あるいは2箇所(3箇所以上でもよ
い)に切欠部8を設けるようにしてもよい。
【0048】(g)上記実施例において、インナーリー
ド3としては、異なる組材からなる複層構造のリードフ
レームのうち1層のみを残し、所定部分をエッチングに
より除去することによって、上記切欠部8を設けるよう
にしても、前述と同様の効果を得ることが可能である。
ド3としては、異なる組材からなる複層構造のリードフ
レームのうち1層のみを残し、所定部分をエッチングに
より除去することによって、上記切欠部8を設けるよう
にしても、前述と同様の効果を得ることが可能である。
【0049】例えば、銅合金および42合金の2層を積
層して構成し、当該銅合金層の所定部分をエッチングに
より除去することによって、上記切欠部8を設けるよう
にしても、前述と同様の効果を得ることが可能である。
層して構成し、当該銅合金層の所定部分をエッチングに
より除去することによって、上記切欠部8を設けるよう
にしても、前述と同様の効果を得ることが可能である。
【0050】また、銅合金の両側を42合金で挟むよう
に3層を積層して構成し、このうち1層のみ(例えば、
一方の42合金層)を残し、所定部分をエッチングによ
り除去することによって、上記切欠部8を設けるように
しても、前述と同様の効果を得ることが可能である。
に3層を積層して構成し、このうち1層のみ(例えば、
一方の42合金層)を残し、所定部分をエッチングによ
り除去することによって、上記切欠部8を設けるように
しても、前述と同様の効果を得ることが可能である。
【0051】
【発明の効果】以上説明したように本発明によれば、表
面に電極が形成された半導体チップと、導電性材料から
なるリードフレームのインナーリードとの間に、両面接
着テープを介在させて熱圧着により仮止めし、かつ半導
体チップの電極とインナーリードとをメッキにより接続
して構成される半導体装置において、インナーリードの
先端が、あらかじめ半導体チップの電極と接触する構成
とし、かつインナーリードの両面接着テープよりも先端
側部分の少なくとも1箇所に切欠部を設けるようにした
ので、リードフレームのインナーリード接触時に半導体
チップの電極へかかる応力を緩和して半導体チップの電
極の損傷を防止でき、また半導体チップとリードフレー
ムとの接続を確実に行なうことが可能な極めて信頼性の
高い半導体装置が提供できる。
面に電極が形成された半導体チップと、導電性材料から
なるリードフレームのインナーリードとの間に、両面接
着テープを介在させて熱圧着により仮止めし、かつ半導
体チップの電極とインナーリードとをメッキにより接続
して構成される半導体装置において、インナーリードの
先端が、あらかじめ半導体チップの電極と接触する構成
とし、かつインナーリードの両面接着テープよりも先端
側部分の少なくとも1箇所に切欠部を設けるようにした
ので、リードフレームのインナーリード接触時に半導体
チップの電極へかかる応力を緩和して半導体チップの電
極の損傷を防止でき、また半導体チップとリードフレー
ムとの接続を確実に行なうことが可能な極めて信頼性の
高い半導体装置が提供できる。
【図1】本発明によるLOC構造の半導体装置の一実施
例を示す平面図。
例を示す平面図。
【図2】同実施例におけるインナーリード部分の構成例
を示す拡大図。
を示す拡大図。
【図3】本発明によるLOC構造の半導体装置の他の実
施例におけるインナーリード部分の構成例を示す拡大
図。
施例におけるインナーリード部分の構成例を示す拡大
図。
【図4】従来のLOC構造の半導体装置の構成例を示す
平面図。
平面図。
【図5】同従来の半導体装置におけるインナーリード部
分の構成例を示す拡大図。
分の構成例を示す拡大図。
1…半導体チップ、2…リードフレーム、3…インナー
リード、4…電極、6…両面接着テープ、7…ディプレ
ス部分、8…切欠部。
リード、4…電極、6…両面接着テープ、7…ディプレ
ス部分、8…切欠部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤津 隆夫 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝多摩川工場内 (72)発明者 工藤 好正 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝多摩川工場内 (72)発明者 清水 真也 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝多摩川工場内
Claims (7)
- 【請求項1】 表面に電極が形成された半導体チップ
と、導電性材料からなるリードフレームのインナーリー
ドとの間に、両面接着テープを介在させて熱圧着により
仮止めし、かつ前記半導体チップの電極とインナーリー
ドとをメッキにより接続して構成される半導体装置にお
いて、 前記インナーリードの先端が、あらかじめ前記半導体チ
ップの電極と接触する構成とし、 かつ前記インナーリードの前記両面接着テープよりも先
端側部分の少なくとも1箇所に切欠部を設けて成ること
を特徴とする半導体装置。 - 【請求項2】 前記インナーリードの先端が半導体チッ
プの電極と接触する構成としては、前記インナーリード
の先端をディプレス加工により傾げた形状としたことを
特徴とする請求項1に記載の半導体装置。 - 【請求項3】 前記切欠部としては、ハーフエッチング
により設けたことを特徴とする請求項1に記載の半導体
装置。 - 【請求項4】 前記切欠部としては、プレス加工により
設けたことを特徴とする請求項1に記載の半導体装置。 - 【請求項5】 前記切欠部としては、レーザー加工によ
り設けたことを特徴とする請求項1に記載の半導体装
置。 - 【請求項6】 前記インナーリード先端のディプレス角
度を直角に近づけて深くしたことを特徴とする請求項2
に記載の半導体装置。 - 【請求項7】 前記インナーリードとしては、異なる組
材からなる複層構造のリードフレームのうち1層のみを
残し、所定部分をエッチングにより除去して前記切欠部
を設けたことを特徴とする請求項1に記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50A JPH06224261A (ja) | 1993-01-22 | 1993-01-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50A JPH06224261A (ja) | 1993-01-22 | 1993-01-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06224261A true JPH06224261A (ja) | 1994-08-12 |
Family
ID=11720498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50A Pending JPH06224261A (ja) | 1993-01-22 | 1993-01-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06224261A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005064441A (ja) * | 2003-07-29 | 2005-03-10 | Fuji Electric Holdings Co Ltd | 半導体装置 |
| JP2013062396A (ja) * | 2011-09-14 | 2013-04-04 | Toyota Motor Corp | 半導体装置とその製造方法 |
| WO2019082345A1 (ja) * | 2017-10-26 | 2019-05-02 | 新電元工業株式会社 | 半導体装置、及び、半導体装置の製造方法 |
-
1993
- 1993-01-22 JP JP50A patent/JPH06224261A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005064441A (ja) * | 2003-07-29 | 2005-03-10 | Fuji Electric Holdings Co Ltd | 半導体装置 |
| JP2013062396A (ja) * | 2011-09-14 | 2013-04-04 | Toyota Motor Corp | 半導体装置とその製造方法 |
| WO2019082345A1 (ja) * | 2017-10-26 | 2019-05-02 | 新電元工業株式会社 | 半導体装置、及び、半導体装置の製造方法 |
| JPWO2019082345A1 (ja) * | 2017-10-26 | 2020-04-16 | 新電元工業株式会社 | 半導体装置、及び、半導体装置の製造方法 |
| CN111316428A (zh) * | 2017-10-26 | 2020-06-19 | 新电元工业株式会社 | 半导体装置以及半导体装置的制造方法 |
| US11075154B2 (en) | 2017-10-26 | 2021-07-27 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| CN111316428B (zh) * | 2017-10-26 | 2023-10-20 | 新电元工业株式会社 | 半导体装置以及半导体装置的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7514293B2 (en) | Method of manufacturing a semiconductor device | |
| US5976964A (en) | Method of improving interconnect of semiconductor device by utilizing a flattened ball bond | |
| JP3663295B2 (ja) | チップスケールパッケージ | |
| JPH05218127A (ja) | 半導体装置及びその製造方法 | |
| US20070063204A1 (en) | Surface mounting led substrate and led | |
| JPH06224261A (ja) | 半導体装置 | |
| JPH098186A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3151324B2 (ja) | 半導体装置 | |
| JP4172111B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2008071927A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH04155854A (ja) | 半導体集積回路装置およびそれに用いるリードフレーム | |
| JPH06224342A (ja) | リードフレーム及びその製造方法 | |
| JP4570797B2 (ja) | 半導体装置の製造方法 | |
| JPH06224262A (ja) | 半導体装置 | |
| JPH06350009A (ja) | 半導体装置の製造方法及びリードフレーム | |
| JP3151323B2 (ja) | 半導体装置及びその製造方法 | |
| JPH06224263A (ja) | 半導体装置 | |
| JPH01231333A (ja) | 半導体装置の製造方法 | |
| JPH04133458A (ja) | 半導体素子用多層リードフレーム | |
| JPH08250545A (ja) | 半導体装置およびその製造方法 | |
| JP3013133B2 (ja) | 複合リ−ドフレ−ム | |
| JP3349465B2 (ja) | 半導体装置 | |
| JPS632343A (ja) | 半導体装置 | |
| JPH06224264A (ja) | 半導体装置の製造方法 | |
| JP2000068316A (ja) | 集積回路装置 |