JPH06224417A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06224417A JPH06224417A JP2989693A JP2989693A JPH06224417A JP H06224417 A JPH06224417 A JP H06224417A JP 2989693 A JP2989693 A JP 2989693A JP 2989693 A JP2989693 A JP 2989693A JP H06224417 A JPH06224417 A JP H06224417A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate insulating
- insulating film
- oxide film
- ono
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 ホットキャリア信頼性が高く且つゲート電極
からの不純物の突き抜け効果が高いＯＮＯ膜をゲート絶
縁膜として用い、しかも相互コンダクタンスのピーク値
が酸化膜だけのゲート絶縁膜と比較して同等以上のＭＯ
ＳＦＥＴを提供する。 【構成】 急速加熱法（ＲＴＰ）により形成したＯＮＯ
膜をゲート絶縁膜として用い、且つ、チャネル長を０．
１μｍ以下とする。
からの不純物の突き抜け効果が高いＯＮＯ膜をゲート絶
縁膜として用い、しかも相互コンダクタンスのピーク値
が酸化膜だけのゲート絶縁膜と比較して同等以上のＭＯ
ＳＦＥＴを提供する。 【構成】 急速加熱法（ＲＴＰ）により形成したＯＮＯ
膜をゲート絶縁膜として用い、且つ、チャネル長を０．
１μｍ以下とする。
Description
【０００１】
【産業上の利用分野】本発明は、ＯＮＯ膜をゲート絶縁
膜に用いたゲート長の短い半導体装置に関する。
膜に用いたゲート長の短い半導体装置に関する。
【０００２】
【従来の技術】従来、ＭＯＳＦＥＴのゲート絶縁膜に、
酸化膜（Silicon Dioxide)、窒化膜（Silicon Nitride)
及び酸化膜（Silicon Dioxide)の３層構造のＯＮＯ膜を
用いると、不純物拡散に対する阻止能力が向上するため
ゲート電極からの不純物の突き抜けに対する防止効果が
高まるが、窒化工程で導入される水素により高レベルの
電子トラップが誘起される欠点があった。しかし、急速
加熱法（Rapid ThermalProcessing :ＲＴＰ）により形
成した（再酸化）窒化酸化膜を用いたＭＯＳＦＥＴで
は、電子トラップも再酸化により抑えられ、更に、酸化
膜だけでゲート絶縁膜を構成した場合に比べてホットキ
ャリア信頼性が向上することが報告されている（堀隆：
「急速加熱窒化酸化膜によるゲート絶縁膜特性の向
上」：応用物理、第６０巻、第１１号（１９９１）、ｐ
ｐ１１２７−１１３０）。
酸化膜（Silicon Dioxide)、窒化膜（Silicon Nitride)
及び酸化膜（Silicon Dioxide)の３層構造のＯＮＯ膜を
用いると、不純物拡散に対する阻止能力が向上するため
ゲート電極からの不純物の突き抜けに対する防止効果が
高まるが、窒化工程で導入される水素により高レベルの
電子トラップが誘起される欠点があった。しかし、急速
加熱法（Rapid ThermalProcessing :ＲＴＰ）により形
成した（再酸化）窒化酸化膜を用いたＭＯＳＦＥＴで
は、電子トラップも再酸化により抑えられ、更に、酸化
膜だけでゲート絶縁膜を構成した場合に比べてホットキ
ャリア信頼性が向上することが報告されている（堀隆：
「急速加熱窒化酸化膜によるゲート絶縁膜特性の向
上」：応用物理、第６０巻、第１１号（１９９１）、ｐ
ｐ１１２７−１１３０）。
【０００３】
【発明が解決しようとする課題】しかしながら、ＯＮＯ
膜を用いたＭＯＳＦＥＴでは、トランジスタの電流駆動
能力である相互コンダクタンスのピーク値が、酸化膜だ
けの場合に比べて低下するという問題を抱えていた。
膜を用いたＭＯＳＦＥＴでは、トランジスタの電流駆動
能力である相互コンダクタンスのピーク値が、酸化膜だ
けの場合に比べて低下するという問題を抱えていた。
【０００４】図３に、ゲート絶縁膜としてＯＮＯ膜と純
粋な酸化膜を用いたチャネル長１０μｍのトランジスタ
の相互コンダクタンスの（Ｖg −Ｖt ）依存性を示す。
ここで、Ｖg はゲート電圧、Ｖt はしきい値電圧であ
る。この図３から、ＯＮＯ膜を用いたトランジスタの相
互コンダクタンスのピーク値は、純粋な酸化膜を用いた
場合に比べて低いことが分かる。
粋な酸化膜を用いたチャネル長１０μｍのトランジスタ
の相互コンダクタンスの（Ｖg −Ｖt ）依存性を示す。
ここで、Ｖg はゲート電圧、Ｖt はしきい値電圧であ
る。この図３から、ＯＮＯ膜を用いたトランジスタの相
互コンダクタンスのピーク値は、純粋な酸化膜を用いた
場合に比べて低いことが分かる。
【０００５】そこで、本発明の目的は、ホットキャリア
信頼性が高く且つゲート電極からの不純物の突き抜け効
果が高いＯＮＯ膜をゲート絶縁膜として用い、しかも相
互コンダクタンスのピーク値が酸化膜だけのゲート絶縁
膜と比較して同等以上の半導体装置を提供することであ
る。
信頼性が高く且つゲート電極からの不純物の突き抜け効
果が高いＯＮＯ膜をゲート絶縁膜として用い、しかも相
互コンダクタンスのピーク値が酸化膜だけのゲート絶縁
膜と比較して同等以上の半導体装置を提供することであ
る。
【０００６】
【課題を解決するための手段】上述した課題を解決する
ために、本発明の半導体装置では、第１導電型の半導体
基板と、この基板内に形成された一対の第２導電型の不
純物拡散層と、前記半導体基板上に形成された第１の酸
化シリコン膜、窒化シリコン膜及び第２の酸化シリコン
膜からなるゲート絶縁膜と、このゲート絶縁膜上に形成
されたゲート電極とを有し、前記一対の第２導電型の不
純物拡散層の間の距離が０．１μｍ以下である。
ために、本発明の半導体装置では、第１導電型の半導体
基板と、この基板内に形成された一対の第２導電型の不
純物拡散層と、前記半導体基板上に形成された第１の酸
化シリコン膜、窒化シリコン膜及び第２の酸化シリコン
膜からなるゲート絶縁膜と、このゲート絶縁膜上に形成
されたゲート電極とを有し、前記一対の第２導電型の不
純物拡散層の間の距離が０．１μｍ以下である。
【０００７】本発明の好ましい態様においては、前記窒
化シリコン膜及びその上の前記第２の酸化シリコン膜
が、急速加熱法により形成された膜である。
化シリコン膜及びその上の前記第２の酸化シリコン膜
が、急速加熱法により形成された膜である。
【０００８】本発明の別の態様においては、前記窒化シ
リコン膜が、ＣＶＤ法により形成された膜である。
リコン膜が、ＣＶＤ法により形成された膜である。
【０００９】
【作用】ゲート絶縁膜にＯＮＯ膜を用いたＭＯＳＦＥＴ
における相互コンダクタンスのピーク値が酸化膜だけの
場合に比べて低下する傾向はチャネル長を短くすると小
さくなり、チャネル長を０．１μｍ以下に形成すること
で、相互コンダクタンスのピーク値を酸化膜だけの場合
と同等以上にすることが可能となる。
における相互コンダクタンスのピーク値が酸化膜だけの
場合に比べて低下する傾向はチャネル長を短くすると小
さくなり、チャネル長を０．１μｍ以下に形成すること
で、相互コンダクタンスのピーク値を酸化膜だけの場合
と同等以上にすることが可能となる。
【００１０】
【実施例】以下、本発明の実施例を説明する。
【００１１】図２は、本発明の一実施例によるＭＯＳＦ
ＥＴをその製造工程順に示す断面図である。
ＥＴをその製造工程順に示す断面図である。
【００１２】まず、図２（ａ）に示すように、Ｐ型半導
体基板１上に素子分離酸化膜２を形成し、次に、抵抗加
熱型の炉を用いて、ゲート絶縁膜を構成する下地の酸化
膜を例えば５ｎｍの膜厚に形成する。続いて、ＲＴＰに
より窒化と酸化を行い、ゲート絶縁膜としてのＯＮＯ膜
３を形成する。条件は、例えば、窒化を、ＮＨ3 雰囲気
で１０００℃、１２０秒間、酸化を、Ｏ2 雰囲気で１１
００℃、６０秒間行う。なお、窒化の雰囲気としてＮ2
Ｏを用いれば、続く酸化工程は省略できる。また、ＯＮ
Ｏ膜３を構成する窒化シリコン膜はＣＶＤ法で形成して
も良い。
体基板１上に素子分離酸化膜２を形成し、次に、抵抗加
熱型の炉を用いて、ゲート絶縁膜を構成する下地の酸化
膜を例えば５ｎｍの膜厚に形成する。続いて、ＲＴＰに
より窒化と酸化を行い、ゲート絶縁膜としてのＯＮＯ膜
３を形成する。条件は、例えば、窒化を、ＮＨ3 雰囲気
で１０００℃、１２０秒間、酸化を、Ｏ2 雰囲気で１１
００℃、６０秒間行う。なお、窒化の雰囲気としてＮ2
Ｏを用いれば、続く酸化工程は省略できる。また、ＯＮ
Ｏ膜３を構成する窒化シリコン膜はＣＶＤ法で形成して
も良い。
【００１３】次に、図２（ｂ）に示すように、ポリシリ
コン４をＣＶＤ法により３００ｎｍの厚さに堆積する。
コン４をＣＶＤ法により３００ｎｍの厚さに堆積する。
【００１４】次に、図２（ｃ）に示すように、レジスト
（図示せず）を塗布した後、これを電子線（ＥＢ）露光
法により露光し、ドライエッチングによりポリシリコン
膜４をパターニングして、ゲート電極５を形成する。し
かる後、Ｎ型不純物のイオン注入６を行って、ソース／
ドレイン拡散層７を形成する。
（図示せず）を塗布した後、これを電子線（ＥＢ）露光
法により露光し、ドライエッチングによりポリシリコン
膜４をパターニングして、ゲート電極５を形成する。し
かる後、Ｎ型不純物のイオン注入６を行って、ソース／
ドレイン拡散層７を形成する。
【００１５】この後、図２（ｄ）に示すように、全面に
層間絶縁膜８を形成し、この層間絶縁膜８及びその下の
ＯＮＯ膜３に形成したコンタクト孔を通じてソース／ド
レイン引き出し電極９を夫々形成する。
層間絶縁膜８を形成し、この層間絶縁膜８及びその下の
ＯＮＯ膜３に形成したコンタクト孔を通じてソース／ド
レイン引き出し電極９を夫々形成する。
【００１６】図１に、本実施例により得られたＯＮＯ膜
をゲート絶縁膜としたチャネル長０．１μｍのＭＯＳＦ
ＥＴと、純粋な酸化膜をゲート絶縁膜としたチャネル長
０．１μｍのＭＯＳＦＥＴとの相互コンダクタンスの
（Ｖg −Ｖt ）依存性を示す。この図１から、本実施例
により得られたチャネル長０．１μｍのＭＯＳＦＥＴの
相互コンダクタンスのピーク値は、純粋な酸化膜を用い
た場合と比較してほぼ同等か若しくは若干向上している
ことが分かる。
をゲート絶縁膜としたチャネル長０．１μｍのＭＯＳＦ
ＥＴと、純粋な酸化膜をゲート絶縁膜としたチャネル長
０．１μｍのＭＯＳＦＥＴとの相互コンダクタンスの
（Ｖg −Ｖt ）依存性を示す。この図１から、本実施例
により得られたチャネル長０．１μｍのＭＯＳＦＥＴの
相互コンダクタンスのピーク値は、純粋な酸化膜を用い
た場合と比較してほぼ同等か若しくは若干向上している
ことが分かる。
【００１７】
【発明の効果】本発明によれば、信頼性及び駆動能力と
もに優れ且つゲート電極からの不純物の突き抜けの防止
効果が高い半導体装置を得ることが可能となる。
もに優れ且つゲート電極からの不純物の突き抜けの防止
効果が高い半導体装置を得ることが可能となる。
【図１】本発明によるＯＮＯ膜をゲート絶縁膜としたチ
ャネル長０．１μｍのＭＯＳＦＥＴと純粋酸化膜をゲー
ト絶縁膜としたチャネル長０．１μｍのＭＯＳＦＥＴの
相互コンダクタンスの（Ｖg −Ｖt ）依存性を示すグラ
フである。
ャネル長０．１μｍのＭＯＳＦＥＴと純粋酸化膜をゲー
ト絶縁膜としたチャネル長０．１μｍのＭＯＳＦＥＴの
相互コンダクタンスの（Ｖg −Ｖt ）依存性を示すグラ
フである。
【図２】本発明の一実施例によるＭＯＳＦＥＴをその製
造工程順に示す断面図である。
造工程順に示す断面図である。
【図３】ＯＮＯ膜をゲート絶縁膜としたチャネル長１０
μｍのＭＯＳＦＥＴと純粋酸化膜をゲート絶縁膜とした
チャネル長１０μｍのＭＯＳＦＥＴの相互コンダクタン
スの（Ｖg −Ｖt ）依存性を示すグラフである。
μｍのＭＯＳＦＥＴと純粋酸化膜をゲート絶縁膜とした
チャネル長１０μｍのＭＯＳＦＥＴの相互コンダクタン
スの（Ｖg −Ｖt ）依存性を示すグラフである。
１ Ｐ型半導体基板 ２ 素子分離酸化膜 ３ ＯＮＯゲート絶縁膜 ５ ポリシリコンゲート電極 ７ ソース／ドレイン拡散層
Claims (3)
- 【請求項１】 第１導電型の半導体基板と、 この基板内に形成された一対の第２導電型の不純物拡散
層と、 前記半導体基板上に形成された第１の酸化シリコン膜、
窒化シリコン膜及び第２の酸化シリコン膜からなるゲー
ト絶縁膜と、 このゲート絶縁膜上に形成されたゲート電極とを有し、 前記一対の第２導電型の不純物拡散層の間の距離が０．
１μｍ以下であることを特徴とする半導体装置。 - 【請求項２】 前記窒化シリコン膜及びその上の前記第
２の酸化シリコン膜が、急速加熱法により形成された膜
であることを特徴とする請求項１に記載の半導体装置。 - 【請求項３】 前記窒化シリコン膜が、ＣＶＤ法により
形成された膜であることを特徴とする請求項１に記載の
半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2989693A JPH06224417A (ja) | 1993-01-26 | 1993-01-26 | 半導体装置 |
| US08/182,989 US5436481A (en) | 1993-01-21 | 1994-01-19 | MOS-type semiconductor device and method of making the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2989693A JPH06224417A (ja) | 1993-01-26 | 1993-01-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06224417A true JPH06224417A (ja) | 1994-08-12 |
Family
ID=12288747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2989693A Withdrawn JPH06224417A (ja) | 1993-01-21 | 1993-01-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06224417A (ja) |
-
1993
- 1993-01-26 JP JP2989693A patent/JPH06224417A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5436481A (en) | MOS-type semiconductor device and method of making the same | |
| US20070218624A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN100388496C (zh) | 半导体器件 | |
| JP2816192B2 (ja) | 半導体装置の製造方法 | |
| JP3068270B2 (ja) | Ｍｏｓ型電界効果トランジスタ及びその製造方法 | |
| JP3050165B2 (ja) | 半導体装置およびその製造方法 | |
| JPH04116869A (ja) | 半導体素子およびその製造方法 | |
| JP2889295B2 (ja) | 半導体装置及びその製造方法 | |
| JP3186041B2 (ja) | Ｍｏｓｆｅｔ半導体装置の製造方法 | |
| JPH0330470A (ja) | 半導体装置 | |
| JPH06224417A (ja) | 半導体装置 | |
| JP2004200595A (ja) | Ｍｉｓトランジスタおよびその製造方法 | |
| JPH0964362A (ja) | Ｍｏｓ型半導体装置とその製造方法 | |
| JPS6261345A (ja) | 半導体装置の製造方法 | |
| JP4546054B2 (ja) | 半導体装置の製造方法 | |
| JP2968548B2 (ja) | 半導体装置及びその製造方法 | |
| JPH10308361A (ja) | 半導体装置及びその製造方法 | |
| JPS63241965A (ja) | 絶縁ゲ−ト型電界効果トランジスタおよびその製造方法 | |
| JP3376305B2 (ja) | 半導体装置の製造方法 | |
| JPH0196960A (ja) | 半導体装置 | |
| JPH0348428A (ja) | 半導体装置 | |
| KR100376874B1 (ko) | 반도체장치의트랜지스터제조방법 | |
| JPS61101077A (ja) | 半導体装置の製造方法 | |
| JP3191313B2 (ja) | 半導体装置の製造方法 | |
| JP2001291866A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000404 |