JPH06224537A - 表面実装用リードピッチ変換基板 - Google Patents
表面実装用リードピッチ変換基板Info
- Publication number
- JPH06224537A JPH06224537A JP5028607A JP2860793A JPH06224537A JP H06224537 A JPH06224537 A JP H06224537A JP 5028607 A JP5028607 A JP 5028607A JP 2860793 A JP2860793 A JP 2860793A JP H06224537 A JPH06224537 A JP H06224537A
- Authority
- JP
- Japan
- Prior art keywords
- sopic
- board
- package
- pads
- standard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Coupling Device And Connection With Printed Circuit (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
- Multi-Conductor Connections (AREA)
Abstract
(57)【要約】
【目的】 リード間ピッチが短いＳＯＰＩＣを長い方用
のパットが設定されているプリント基板に実装する際の
リードピッチ変換を簡単に行えるようにする。 【構成】 変換基板１は、表面周形状がＥＩＡＪパッケ
ージ規格に基づくＳＯＰＩＣ２の周形状よりも若干大き
目の相似形プリント基板である。その幅は、ＪＥＤＥＣ
パッケージ規格に基づくＳＯＰＩＣの幅方向のリード間
ピッチと少なくともほぼ等しい大きさである。表面には
ＳＯＰＩＣ２用のパット１ａを設定し、短手方向両側の
側面の前記パット１ａのそれぞれに対応した位置に凹部
１ｂをそれぞれ形成してあり、凹部１ｂに形成される導
体箔と表面の対応するパット１ａとを連結してある。凹
部１ｂはＪＥＤＥＣパッケージ規格に基づくＳＯＰＩＣ
用のパット３に半田付けされる。なお、凹部は半円状又
は半長円状である。
のパットが設定されているプリント基板に実装する際の
リードピッチ変換を簡単に行えるようにする。 【構成】 変換基板１は、表面周形状がＥＩＡＪパッケ
ージ規格に基づくＳＯＰＩＣ２の周形状よりも若干大き
目の相似形プリント基板である。その幅は、ＪＥＤＥＣ
パッケージ規格に基づくＳＯＰＩＣの幅方向のリード間
ピッチと少なくともほぼ等しい大きさである。表面には
ＳＯＰＩＣ２用のパット１ａを設定し、短手方向両側の
側面の前記パット１ａのそれぞれに対応した位置に凹部
１ｂをそれぞれ形成してあり、凹部１ｂに形成される導
体箔と表面の対応するパット１ａとを連結してある。凹
部１ｂはＪＥＤＥＣパッケージ規格に基づくＳＯＰＩＣ
用のパット３に半田付けされる。なお、凹部は半円状又
は半長円状である。
Description
【０００１】
【産業上の利用分野】本発明は、ＪＥＤＥＣパッケージ
規格に基づくデュアルインラインパッケージＳＯＰ（Su
rface Small Outline Package)ＩＣ用のパットにＥＩＡ
Ｊパッケージ規格に基づくデュアルインラインパッケー
ジＳＯＰＩＣのリードを半田付けする際に用いる表面実
装用リードピッチ変換基板に関する。
規格に基づくデュアルインラインパッケージＳＯＰ（Su
rface Small Outline Package)ＩＣ用のパットにＥＩＡ
Ｊパッケージ規格に基づくデュアルインラインパッケー
ジＳＯＰＩＣのリードを半田付けする際に用いる表面実
装用リードピッチ変換基板に関する。
【０００２】
【従来の技術】周知のように、ＳＯＰＩＣは、ＪＥＤＥ
ＣとＥＩＡＪの２種類のパッケージ規格によりそれぞれ
製造され使用されており、デュアルインラインパッケー
ジＳＯＰＩＣのプリント基板への実装は、例えば図５に
示すように、図示しないプリント基板面に、実装するＳ
ＯＰＩＣ５１のパッケージ規格に従ってパット５２を設
定し、それにＳＯＰＩＣ５１のリードを半田付けするこ
とにより行われる。つまり、パット５２はＳＯＰＩＣ５
１の幅方向のリード間ピッチＡとほぼ等しい間隔Ｂで設
定されるのが通例である。
ＣとＥＩＡＪの２種類のパッケージ規格によりそれぞれ
製造され使用されており、デュアルインラインパッケー
ジＳＯＰＩＣのプリント基板への実装は、例えば図５に
示すように、図示しないプリント基板面に、実装するＳ
ＯＰＩＣ５１のパッケージ規格に従ってパット５２を設
定し、それにＳＯＰＩＣ５１のリードを半田付けするこ
とにより行われる。つまり、パット５２はＳＯＰＩＣ５
１の幅方向のリード間ピッチＡとほぼ等しい間隔Ｂで設
定されるのが通例である。
【０００３】ところが、幅方向のリード間ピッチは、Ｊ
ＥＤＥＣパッケージ規格に基づくものがＥＩＡＪパッケ
ージ規格に基づくものよりも大きいので、ＪＥＤＥＣパ
ッケージ規格に基づくＳＯＰＩＣを実装するため用意し
たプリント基板にＥＩＡＪパッケージ規格に基づくＳＯ
ＰＩＣを実装する場合、例えば図６に示すように、図示
しないプリント基板面に設定してあるパット６１はＪＥ
ＤＥＣパッケージ規格に基づくものであるので、その間
隔Ｗ1 は実装しようとするＥＩＡＪパッケージ規格に基
づくＳＯＰＩＣ６２の幅方向のリード間ピッチＷ2 より
も大きく、両者間に隙間が生じ半田付けができないこと
となる。
ＥＤＥＣパッケージ規格に基づくものがＥＩＡＪパッケ
ージ規格に基づくものよりも大きいので、ＪＥＤＥＣパ
ッケージ規格に基づくＳＯＰＩＣを実装するため用意し
たプリント基板にＥＩＡＪパッケージ規格に基づくＳＯ
ＰＩＣを実装する場合、例えば図６に示すように、図示
しないプリント基板面に設定してあるパット６１はＪＥ
ＤＥＣパッケージ規格に基づくものであるので、その間
隔Ｗ1 は実装しようとするＥＩＡＪパッケージ規格に基
づくＳＯＰＩＣ６２の幅方向のリード間ピッチＷ2 より
も大きく、両者間に隙間が生じ半田付けができないこと
となる。
【０００４】そこで、従来では、例えば図７に示すよう
に、ＪＥＤＥＣパッケージ規格に基づくＳＯＰＩＣを実
装するため用意したプリント基板７１の他に、ＥＩＡＪ
パッケージ規格に基づくＳＯＰＩＣ７２を実装するプリ
ント基板７３を用意し、このプリント基板７３を連結用
ピン７４によりプリント基板７１の上面の上方に適宜間
隔持ち上げて設定することが行われている。
に、ＪＥＤＥＣパッケージ規格に基づくＳＯＰＩＣを実
装するため用意したプリント基板７１の他に、ＥＩＡＪ
パッケージ規格に基づくＳＯＰＩＣ７２を実装するプリ
ント基板７３を用意し、このプリント基板７３を連結用
ピン７４によりプリント基板７１の上面の上方に適宜間
隔持ち上げて設定することが行われている。
【０００５】
【発明が解決しようとする課題】しかし、図７に示すよ
うな２階建て構造では、実装作業が面倒であるだけでな
く実装スペースの確保が困難な場合があり、またコスト
アップの要因となるという問題がある。
うな２階建て構造では、実装作業が面倒であるだけでな
く実装スペースの確保が困難な場合があり、またコスト
アップの要因となるという問題がある。
【０００６】本発明は、このような従来の問題に鑑みな
されたもので、その目的は、実装スペースの問題を生じ
させず簡単にリードピッチの変換をなし得る表面実装用
リードピッチ変換基板を提供することにある。
されたもので、その目的は、実装スペースの問題を生じ
させず簡単にリードピッチの変換をなし得る表面実装用
リードピッチ変換基板を提供することにある。
【０００７】
【課題を解決するための手段】前記目的を達成するため
に、本発明の表面実装用リードピッチ変換基板は次の如
き構成を有する。即ち、本発明の表面実装用リードピッ
チ変換基板は、表面周形状がＥＩＡＪパッケージ規格に
基づくデュアルインラインパッケージＳＯＰＩＣの周形
状よりも若干大き目の相似形であって幅がＪＥＤＥＣパ
ッケージ規格に基づくデュアルインラインパッケージＳ
ＯＰＩＣの幅方向のリード間ピッチと少なくともほぼ等
しい大きさに形成されてなり； その表面にＥＩＡＪパ
ッケージ規格に基づくＳＯＰＩＣ用のパットが設定さ
れ； その短手方向両側の側面の前記各パットに対応し
た位置に半円状または半長円状の凹部がそれぞれ形成さ
れ； 前記側面の凹部に形成される導体箔と表面の対応
するパットとを連結してなる； ことを特徴とするもの
である。
に、本発明の表面実装用リードピッチ変換基板は次の如
き構成を有する。即ち、本発明の表面実装用リードピッ
チ変換基板は、表面周形状がＥＩＡＪパッケージ規格に
基づくデュアルインラインパッケージＳＯＰＩＣの周形
状よりも若干大き目の相似形であって幅がＪＥＤＥＣパ
ッケージ規格に基づくデュアルインラインパッケージＳ
ＯＰＩＣの幅方向のリード間ピッチと少なくともほぼ等
しい大きさに形成されてなり； その表面にＥＩＡＪパ
ッケージ規格に基づくＳＯＰＩＣ用のパットが設定さ
れ； その短手方向両側の側面の前記各パットに対応し
た位置に半円状または半長円状の凹部がそれぞれ形成さ
れ； 前記側面の凹部に形成される導体箔と表面の対応
するパットとを連結してなる； ことを特徴とするもの
である。
【０００８】
【作用】次に、前記の如く構成される本発明の表面実装
用リードピッチ変換基板の作用を説明する。本発明で
は、当該変換基板の表面にパットを設けＥＩＡＪパッケ
ージ規格に基づくデュアルインラインパッケージＳＯＰ
ＩＣを半田付け実装できるようにし、また当該変換基板
の側面に凹部を形成しＪＥＤＥＣパッケージ規格に基づ
くデュアルインラインパッケージＳＯＰＩＣを実装する
プリント基板に設定してあるパットに半田付けできるよ
うにしてある。
用リードピッチ変換基板の作用を説明する。本発明で
は、当該変換基板の表面にパットを設けＥＩＡＪパッケ
ージ規格に基づくデュアルインラインパッケージＳＯＰ
ＩＣを半田付け実装できるようにし、また当該変換基板
の側面に凹部を形成しＪＥＤＥＣパッケージ規格に基づ
くデュアルインラインパッケージＳＯＰＩＣを実装する
プリント基板に設定してあるパットに半田付けできるよ
うにしてある。
【０００９】従って、繁雑な実装作業を要さずに簡単に
リードピッチの変換が行えることになり、幅方向のリー
ド間ピッチが大きい方のＳＯＰＩＣ用に設定してあるプ
リント基板に幅方向のリード間ピッチが小さい方のＳＯ
ＰＩＣを実装スペースの問題を生じさせずに支障なく実
装できる表面実装用リードピッチ変換基板を提供でき
る。
リードピッチの変換が行えることになり、幅方向のリー
ド間ピッチが大きい方のＳＯＰＩＣ用に設定してあるプ
リント基板に幅方向のリード間ピッチが小さい方のＳＯ
ＰＩＣを実装スペースの問題を生じさせずに支障なく実
装できる表面実装用リードピッチ変換基板を提供でき
る。
【００１０】なお、側面に形成する凹部は、基板に一列
に丸穴または長穴を穿設しその丸穴または長穴を列方向
に切断して形成すれば、簡単に所望の凹部が得られる。
半長円の場合は半円の場合よりも半田付けの信頼性確保
の点が優れている。
に丸穴または長穴を穿設しその丸穴または長穴を列方向
に切断して形成すれば、簡単に所望の凹部が得られる。
半長円の場合は半円の場合よりも半田付けの信頼性確保
の点が優れている。
【００１１】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１は、本発明の一実施例に係る表面実装用リー
ドピッチ変換基板を示す。図１において、表面実装用リ
ードピッチ変換基板１は、実際の使い勝手を考慮して表
面周形状がＥＩＡＪパッケージ規格に基づくデュアルイ
ンラインパッケージのＳＯＰＩＣ２の周形状よりも若干
大き目の相似形プリント基板である。
する。図１は、本発明の一実施例に係る表面実装用リー
ドピッチ変換基板を示す。図１において、表面実装用リ
ードピッチ変換基板１は、実際の使い勝手を考慮して表
面周形状がＥＩＡＪパッケージ規格に基づくデュアルイ
ンラインパッケージのＳＯＰＩＣ２の周形状よりも若干
大き目の相似形プリント基板である。
【００１２】そして、その幅は、ＪＥＤＥＣパッケージ
規格に基づくデュアルインラインパッケージのＳＯＰＩ
Ｃの幅方向のリード間ピッチと少なくともほぼ等しい大
きさに形成してある。具体的には例えば図示するように
そのＳＯＰＩＣを半田付けするパット３と重なる程度に
してある。
規格に基づくデュアルインラインパッケージのＳＯＰＩ
Ｃの幅方向のリード間ピッチと少なくともほぼ等しい大
きさに形成してある。具体的には例えば図示するように
そのＳＯＰＩＣを半田付けするパット３と重なる程度に
してある。
【００１３】さらに、その表面にはＳＯＰＩＣ２用のパ
ット１ａを設定し、その短手方向両側の側面の前記パッ
ト１ａのそれぞれに対応した位置に凹部１ｂをそれぞれ
形成してあり、凹部１ｂに形成される導体箔と表面の対
応するパット１ａとを連結してある。
ット１ａを設定し、その短手方向両側の側面の前記パッ
ト１ａのそれぞれに対応した位置に凹部１ｂをそれぞれ
形成してあり、凹部１ｂに形成される導体箔と表面の対
応するパット１ａとを連結してある。
【００１４】従って、図２に示すように、何れを先に半
田付けするかは任意であるが、当該変換基板１の表面に
設けたパット１ａにＥＩＡＪパッケージ規格に基づくデ
ュアルインラインパッケージのＳＯＰＩＣ２のリードを
半田付けし、また当該変換基板１の側面に形成してある
凹部１ｂをＪＥＤＥＣパッケージ規格に基づくデュアル
インラインパッケージＳＯＰＩＣを実装するプリント基
板に設定してあるパット３に半田付けする（図３のＢ）
という簡単な作業でＳＯＰＩＣ２を規格が異なるプリン
ト基板に実装できる。当該変換基板１も通常使用される
プリント基板であるので、従来のようなスペース確保に
対する考慮は不要であることが解る。
田付けするかは任意であるが、当該変換基板１の表面に
設けたパット１ａにＥＩＡＪパッケージ規格に基づくデ
ュアルインラインパッケージのＳＯＰＩＣ２のリードを
半田付けし、また当該変換基板１の側面に形成してある
凹部１ｂをＪＥＤＥＣパッケージ規格に基づくデュアル
インラインパッケージＳＯＰＩＣを実装するプリント基
板に設定してあるパット３に半田付けする（図３のＢ）
という簡単な作業でＳＯＰＩＣ２を規格が異なるプリン
ト基板に実装できる。当該変換基板１も通常使用される
プリント基板であるので、従来のようなスペース確保に
対する考慮は不要であることが解る。
【００１５】次に、当該変換基板１の製造方法、特に幅
の設定及び側面の凹部１ｂの形成方法を説明する。図３
に示すように、当該変換基板１の幅は、ＪＥＤＥＣパッ
ケージ規格に基づくデュアルインラインパッケージＳＯ
ＰＩＣを実装するプリント基板４に設定してあるパット
３と重なる程度の大きさであるが、これはＪＥＤＥＣパ
ッケージ規格で定まる。
の設定及び側面の凹部１ｂの形成方法を説明する。図３
に示すように、当該変換基板１の幅は、ＪＥＤＥＣパッ
ケージ規格に基づくデュアルインラインパッケージＳＯ
ＰＩＣを実装するプリント基板４に設定してあるパット
３と重なる程度の大きさであるが、これはＪＥＤＥＣパ
ッケージ規格で定まる。
【００１６】そこで、図４に示すように、適宜な大きさ
のプリント基板に、前記幅の両側のラインを線引きし、
同図（ａ）中矢印Ｃで示すように、その線引きに沿って
前記パット１ａの間隔でスルーホール５を穿設し、同図
（ｂ）に示すようにその穿引きに沿って切断する。その
結果、側面に半円状の凹部が形成される。
のプリント基板に、前記幅の両側のラインを線引きし、
同図（ａ）中矢印Ｃで示すように、その線引きに沿って
前記パット１ａの間隔でスルーホール５を穿設し、同図
（ｂ）に示すようにその穿引きに沿って切断する。その
結果、側面に半円状の凹部が形成される。
【００１７】同様の方法で、線引き方向に長径がある長
穴を穿設し、その穿引きに沿って切断すれば、側面に半
長円状の凹部が形成される。
穴を穿設し、その穿引きに沿って切断すれば、側面に半
長円状の凹部が形成される。
【００１８】半田付けの信頼性から言えば半長円状の凹
部が優れていると考えられる。半田付け面積が半円状凹
部よりも増えるからである。
部が優れていると考えられる。半田付け面積が半円状凹
部よりも増えるからである。
【００１９】
【発明の効果】以上説明したように、本発明の表面実装
用リードピッチ変換基板によれば、表面にパットを設け
ＥＩＡＪパッケージ規格に基づくデュアルインラインパ
ッケージＳＯＰＩＣを半田付け実装できるようにし、ま
た側面に凹部を形成しＪＥＤＥＣパッケージ規格に基づ
くデュアルインラインパッケージＳＯＰＩＣを実装する
プリント基板に設定してあるパットに半田付けできるよ
うにしてあるので、繁雑な実装作業を要さずに簡単にリ
ードピッチの変換が行え、幅方向のリード間ピッチが大
きい方のＳＯＰＩＣ用に設定してあるプリント基板に幅
方向のリード間ピッチが小さい方のＳＯＰＩＣを実装ス
ペースの問題を生じさせずに支障なく実装できる効果が
ある。
用リードピッチ変換基板によれば、表面にパットを設け
ＥＩＡＪパッケージ規格に基づくデュアルインラインパ
ッケージＳＯＰＩＣを半田付け実装できるようにし、ま
た側面に凹部を形成しＪＥＤＥＣパッケージ規格に基づ
くデュアルインラインパッケージＳＯＰＩＣを実装する
プリント基板に設定してあるパットに半田付けできるよ
うにしてあるので、繁雑な実装作業を要さずに簡単にリ
ードピッチの変換が行え、幅方向のリード間ピッチが大
きい方のＳＯＰＩＣ用に設定してあるプリント基板に幅
方向のリード間ピッチが小さい方のＳＯＰＩＣを実装ス
ペースの問題を生じさせずに支障なく実装できる効果が
ある。
【図１】本発明の一実施例に係る表面実装用リードピッ
チ変換基板を実装するＳＯＰＩＣと半田付けするパット
との関係で示す概略斜視図である。
チ変換基板を実装するＳＯＰＩＣと半田付けするパット
との関係で示す概略斜視図である。
【図２】実装状態を示す概略斜視図である。
【図３】図２中のＡ−Ａ線矢視側面断面図である。
【図４】幅の設定及び凹部の形成方法の説明図であり、
（ａ）は線引きに沿ってスルーホールを穿設する工程
図、（ｂ）は穿引きに沿って切断する工程図である。
（ａ）は線引きに沿ってスルーホールを穿設する工程
図、（ｂ）は穿引きに沿って切断する工程図である。
【図５】ＳＯＰＩＣの一般的な実装状態の説明図であ
る。
る。
【図６】幅方向のリード間ピッチが異なる場合の実装の
説明図である。
説明図である。
【図７】幅方向のリード間ピッチが異なる場合の従来の
実装方法の説明図である。
実装方法の説明図である。
１ 表面実装用リードピッチ変換基板 １ａ パット １ｂ 凹部 ２ ＳＯＰＩＣ ３ パット ４ プリント基板 ５ スルーホール
Claims (1)
- 【請求項１】 表面周形状がＥＩＡＪパッケージ規格に
基づくデュアルインラインパッケージＳＯＰＩＣの周形
状よりも若干大き目の相似形であって幅がＪＥＤＥＣパ
ッケージ規格に基づくデュアルインラインパッケージＳ
ＯＰＩＣの幅方向のリード間ピッチと少なくともほぼ等
しい大きさに形成されてなり； その表面にＥＩＡＪパ
ッケージ規格に基づくＳＯＰＩＣ用のパットが設定さ
れ； その短手方向両側の側面の前記各パットに対応し
た位置に半円状または半長円状の凹部がそれぞれ形成さ
れ； 前記側面の凹部に形成される導体箔と表面の対応
するパットとを連結してなる； ことを特徴とする表面
実装用リードピッチ変換基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5028607A JPH06224537A (ja) | 1993-01-25 | 1993-01-25 | 表面実装用リードピッチ変換基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5028607A JPH06224537A (ja) | 1993-01-25 | 1993-01-25 | 表面実装用リードピッチ変換基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06224537A true JPH06224537A (ja) | 1994-08-12 |
Family
ID=12253266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5028607A Pending JPH06224537A (ja) | 1993-01-25 | 1993-01-25 | 表面実装用リードピッチ変換基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06224537A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09298351A (ja) * | 1996-05-01 | 1997-11-18 | Nec Corp | 回路パターン変換サブプリント基板 |
| FR2772998A1 (fr) * | 1997-12-23 | 1999-06-25 | Aerospatiale | Dispositif et procede d'interconnexion entre deux dispositifs electroniques |
| WO2002069680A3 (en) * | 2001-01-17 | 2002-11-21 | Honeywell Int Inc | Adapter for plastic-leaded chip carrier (plcc) and other surface mount technology (smt) chip carriers |
-
1993
- 1993-01-25 JP JP5028607A patent/JPH06224537A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09298351A (ja) * | 1996-05-01 | 1997-11-18 | Nec Corp | 回路パターン変換サブプリント基板 |
| FR2772998A1 (fr) * | 1997-12-23 | 1999-06-25 | Aerospatiale | Dispositif et procede d'interconnexion entre deux dispositifs electroniques |
| EP0926935A1 (fr) * | 1997-12-23 | 1999-06-30 | Aerospatiale Societe Nationale Industrielle | Dispositif et procédé d'interconnexion entre deux dispositifs électroniques |
| WO2002069680A3 (en) * | 2001-01-17 | 2002-11-21 | Honeywell Int Inc | Adapter for plastic-leaded chip carrier (plcc) and other surface mount technology (smt) chip carriers |
| US6862190B2 (en) | 2001-01-17 | 2005-03-01 | Honeywell International, Inc. | Adapter for plastic-leaded chip carrier (PLCC) and other surface mount technology (SMT) chip carriers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06291428A (ja) | 回路基板 | |
| JPH06224537A (ja) | 表面実装用リードピッチ変換基板 | |
| JP2947244B2 (ja) | 半導体装置 | |
| JP2878929B2 (ja) | 半導体装置 | |
| JPH06275736A (ja) | 半導体装置 | |
| JPH04255291A (ja) | 印刷配線板 | |
| JP2570581B2 (ja) | 垂直型表面実装半導体パッケージ | |
| JP2879787B2 (ja) | 高密度表面実装用半導体パッケージ及び半導体実装基板 | |
| JP2783075B2 (ja) | 集積回路パッケージ組立体 | |
| JPH01304795A (ja) | プリント板の配線方法 | |
| KR200143489Y1 (ko) | 트리플 인라인 패키지 | |
| JP2005093559A (ja) | 半導体パッケージ及びその製造方法 | |
| JPH04199552A (ja) | Ｉｃパッケージ | |
| KR100232220B1 (ko) | 핀 배치 구조 | |
| KR100206975B1 (ko) | 반도체 패키지 | |
| JPH0766524A (ja) | プリント基板 | |
| JPS6292456A (ja) | 集積回路装置 | |
| JPH06333997A (ja) | Ｔａｂフィルム及びそのｔａｂフィルムを用いた半導体装置 | |
| JPH0955580A (ja) | プリント基板 | |
| JPS6129164A (ja) | 半導体装置 | |
| JPH0722569A (ja) | アウターリード及びそれを用いた半導体装置 | |
| JPH03211865A (ja) | 半導体のリード | |
| JPH07147368A (ja) | 半導体集積回路装置およびその実装構造 | |
| JPH04368159A (ja) | 半導体装置の端子形状 | |
| JPH0334448A (ja) | 表面実装用半導体ケース |