JPH09298351A - 回路パターン変換サブプリント基板 - Google Patents
回路パターン変換サブプリント基板Info
- Publication number
- JPH09298351A JPH09298351A JP8110798A JP11079896A JPH09298351A JP H09298351 A JPH09298351 A JP H09298351A JP 8110798 A JP8110798 A JP 8110798A JP 11079896 A JP11079896 A JP 11079896A JP H09298351 A JPH09298351 A JP H09298351A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- board
- connection
- sub
- electronic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/225—Correcting or repairing of printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Coupling Device And Connection With Printed Circuit (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 電子回路基板と実装されるＩＣとの接続に関
連して発生する回路配線の不整合を容易に補正し、異な
った端子配置の表面実装型フラットパッケージＩＣに対
する補正も容易に行なえる回路パターン変換サブプリン
ト基板を提供する。 【解決手段】 表面実装用電子回路基板１３の接続パッ
ド１３ａと該基板に実装される表面実装用フラットパッ
ケージＩＣ１２の接続リード１２ａとの電気的接続を仲
介するサブプリント基板１１を用い、サブプリント基板
１１の内部に、電子回路基板１３に組み込まれている当
初の回路パターンを変換するための、パッド１３ａとリ
ード１２ａとを所定の関係で接続する回路パターンを設
ける。
連して発生する回路配線の不整合を容易に補正し、異な
った端子配置の表面実装型フラットパッケージＩＣに対
する補正も容易に行なえる回路パターン変換サブプリン
ト基板を提供する。 【解決手段】 表面実装用電子回路基板１３の接続パッ
ド１３ａと該基板に実装される表面実装用フラットパッ
ケージＩＣ１２の接続リード１２ａとの電気的接続を仲
介するサブプリント基板１１を用い、サブプリント基板
１１の内部に、電子回路基板１３に組み込まれている当
初の回路パターンを変換するための、パッド１３ａとリ
ード１２ａとを所定の関係で接続する回路パターンを設
ける。
Description
【０００１】
【発明の属する技術分野】本発明は電子回路基板におけ
る回路の補正技術に関し、特にサーフェィスマウントデ
バイス（以下ＳＭＤという）形状のフラットパッケージ
ＩＣ（以下ＦＩＣという）の回路補正用サブプリント基
板に関する。
る回路の補正技術に関し、特にサーフェィスマウントデ
バイス（以下ＳＭＤという）形状のフラットパッケージ
ＩＣ（以下ＦＩＣという）の回路補正用サブプリント基
板に関する。
【０００２】
【従来の技術】従来用いられていたこの種の電子回路基
板とその電子回路基板に実装される半導体装置との接続
に関連して発生する回路配線の不整合を補正する方法と
しては、第１には再設計を行なって補正すべき電子回路
基板を製作し直す方法があり、第２には電子回路基板上
もしくは内部に存在する補正すべき回路の一部又は全体
の除去加工を機械的方法等で行なって電気的接続を切断
後、ストラップワイヤ等を使用してＦＩＣの電極と正常
な回路間とをはんだ付けにより接続させ正しい回路に補
正して再生させる方法等がある。
板とその電子回路基板に実装される半導体装置との接続
に関連して発生する回路配線の不整合を補正する方法と
しては、第１には再設計を行なって補正すべき電子回路
基板を製作し直す方法があり、第２には電子回路基板上
もしくは内部に存在する補正すべき回路の一部又は全体
の除去加工を機械的方法等で行なって電気的接続を切断
後、ストラップワイヤ等を使用してＦＩＣの電極と正常
な回路間とをはんだ付けにより接続させ正しい回路に補
正して再生させる方法等がある。
【０００３】図４は従来例の機械的除去により補正を行
なった電子回路基板とＦＩＣとを示す模式的斜視図であ
り、符号４２はＦＩＣを、４２ａはリード（接続端
子）、４３は補正すべき電子回路基板、４３ａはパッ
ド、４３ｂは回路、４３ｃは機械的除去後の回路の間
隙、４４ａはストラップワイヤである。
なった電子回路基板とＦＩＣとを示す模式的斜視図であ
り、符号４２はＦＩＣを、４２ａはリード（接続端
子）、４３は補正すべき電子回路基板、４３ａはパッ
ド、４３ｂは回路、４３ｃは機械的除去後の回路の間
隙、４４ａはストラップワイヤである。
【０００４】電子回路基板４３の回路４３ａと実装され
るＦＩＣ４２のリード４２ａとの回路上の不整合を補正
するために、電子回路基板４３の回路４３ｂの一部４３
ｃが機械的方法等で除去され、ＦＩＣ４３は裏返しに電
子回路基板４３に固定され、電子回路基板４３の表面を
離れたリード４２ａから整合する電子回路基板４３のパ
ッド４３ａや部品の端子にストラップワイヤ４４で配線
されている。この他にＦＩＣ４２を裏返さないでパッド
４３ａとの電気的接続が切断されたリード４２ａを上側
に折り曲げてストラップワイヤ４４等で所定のパッド４
３ａに接続配線後、接着剤により改造部を固定する方法
もある。
るＦＩＣ４２のリード４２ａとの回路上の不整合を補正
するために、電子回路基板４３の回路４３ｂの一部４３
ｃが機械的方法等で除去され、ＦＩＣ４３は裏返しに電
子回路基板４３に固定され、電子回路基板４３の表面を
離れたリード４２ａから整合する電子回路基板４３のパ
ッド４３ａや部品の端子にストラップワイヤ４４で配線
されている。この他にＦＩＣ４２を裏返さないでパッド
４３ａとの電気的接続が切断されたリード４２ａを上側
に折り曲げてストラップワイヤ４４等で所定のパッド４
３ａに接続配線後、接着剤により改造部を固定する方法
もある。
【０００５】
【発明が解決しようとする課題】上述の従来例の第１の
電子回路基板の再設計を行なう方法では、電子回路基板
の回路補正のための再設計期間と再製作期間を必要と
し、また再製作費用が掛かるために製品コストが増大す
るという問題点がある。
電子回路基板の再設計を行なう方法では、電子回路基板
の回路補正のための再設計期間と再製作期間を必要と
し、また再製作費用が掛かるために製品コストが増大す
るという問題点がある。
【０００６】また、第２の機械的除去によって電気的接
続を切断し、新たにストラップワイヤで所定のパッドと
接続配線を行なう方法では、上述の作業は作業者の手作
業となり、作業者のスキルに依存する度合が高く、切断
の不確実性や再接続の加熱による電子回路基板への影響
等品質の低下を生ずるという問題点がある。
続を切断し、新たにストラップワイヤで所定のパッドと
接続配線を行なう方法では、上述の作業は作業者の手作
業となり、作業者のスキルに依存する度合が高く、切断
の不確実性や再接続の加熱による電子回路基板への影響
等品質の低下を生ずるという問題点がある。
【０００７】本発明の目的は、電子回路基板と実装する
ＩＣとの接続に関連して発生する回路配線の不整合を容
易に補正し、異なった端子配置のＳＭＤに対する補正も
容易に行なえる回路パターン変換サブプリント基板を提
供することにある。
ＩＣとの接続に関連して発生する回路配線の不整合を容
易に補正し、異なった端子配置のＳＭＤに対する補正も
容易に行なえる回路パターン変換サブプリント基板を提
供することにある。
【０００８】
【課題を解決するための手段】本発明の回路パターン変
換サブプリント基板は、表面実装用電子基板の接続パッ
ドと該基板に実装される表面実装用フラットパッケージ
ＩＣの接続端子との電気的接続を仲介するサブプリント
基板であって、表面実装用電子基板に組み込まれている
当初の回路パターンを変換するために、接続パッドと接
続端子とを所定の関係で接続する回路パターンをサブプ
リント基板の内部に備えている。
換サブプリント基板は、表面実装用電子基板の接続パッ
ドと該基板に実装される表面実装用フラットパッケージ
ＩＣの接続端子との電気的接続を仲介するサブプリント
基板であって、表面実装用電子基板に組み込まれている
当初の回路パターンを変換するために、接続パッドと接
続端子とを所定の関係で接続する回路パターンをサブプ
リント基板の内部に備えている。
【０００９】また、サブプリント基板の表面実装用フラ
ットパッケージＩＣとの当接面には該ＩＣの接続端子の
それぞれと当接するランドを有し、反対面には表面実装
用電子基板の接続パッドのそれぞれと当接するランドを
有し、ランド間には接続すべき接続端子と接続パッドと
を接続するためのの配線とスルーホールを有することが
好ましい。
ットパッケージＩＣとの当接面には該ＩＣの接続端子の
それぞれと当接するランドを有し、反対面には表面実装
用電子基板の接続パッドのそれぞれと当接するランドを
有し、ランド間には接続すべき接続端子と接続パッドと
を接続するためのの配線とスルーホールを有することが
好ましい。
【００１０】さらに、サブプリント基板の側面には、接
続パッドと当接するランドと連接する半割形状のスルー
ホールが設けられ、位置的に対応する接続端子と接続パ
ッドとが接続すべき関係にあるときには、対応するＩＣ
に当接するパッドと、同一位置にある半割形状のスルー
ホールとが接続されていてもよい。
続パッドと当接するランドと連接する半割形状のスルー
ホールが設けられ、位置的に対応する接続端子と接続パ
ッドとが接続すべき関係にあるときには、対応するＩＣ
に当接するパッドと、同一位置にある半割形状のスルー
ホールとが接続されていてもよい。
【００１１】本発明のサブプリント基板では、実装され
たＦＩＣのリードと接続するランドと、電子回路基板の
パッドと接続するランドとをサブプリント基板内で任意
の関係で接続できるので、所望の接続回路を有するサブ
プリント基板を電子回路基板とＦＩＣとの間に挟んでリ
ードやパッドを接続ランドにはんだ付けすることによ
り、不整合の電子回路基板の回路切断やＦＩＣリードと
パッド間のストラップワイヤによる回路接続を行なうこ
となく電気回路の補正が可能となる。
たＦＩＣのリードと接続するランドと、電子回路基板の
パッドと接続するランドとをサブプリント基板内で任意
の関係で接続できるので、所望の接続回路を有するサブ
プリント基板を電子回路基板とＦＩＣとの間に挟んでリ
ードやパッドを接続ランドにはんだ付けすることによ
り、不整合の電子回路基板の回路切断やＦＩＣリードと
パッド間のストラップワイヤによる回路接続を行なうこ
となく電気回路の補正が可能となる。
【００１２】実装されるＦＩＣのリードと接続するラン
ドと、電子回路基板のパッドと接続するランドとを、実
装されるＦＩＣのリードと電子回路基板のパッドとの位
置に整合させて設けることにより容易に組立て（はんだ
付け）ができる。
ドと、電子回路基板のパッドと接続するランドとを、実
装されるＦＩＣのリードと電子回路基板のパッドとの位
置に整合させて設けることにより容易に組立て（はんだ
付け）ができる。
【００１３】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。図１は本発明の実施の形態
のサブプリント基板と、ＦＩＣと、電子回路基板との関
係を示す模式的斜視図であり、図２はサブプリント基板
の構造を示す模式的部分斜視図であり、図３はサブプリ
ント基板の接続ランド部の詳細を示す模式的部分斜視図
である。図中符号１１はサブプリント基板、１１ａはＦ
ＩＣリード接続用ランド、１１ｂは電子回路基板パッド
接続用ランド、１１ｃは電子回路基板パッド接続用ラン
ドのスルーホール部、１１ｄは配線、１１ｅはスルーホ
ール、１２はＦＩＣ、１２ａはリード、１２ｂはＦＩＣ
の１番ピンを示すマーク、１３は電子回路基板、１３ａ
はパッド、１３ｂはパッドの１番ピンを示すマークであ
る。
て図面を参照して説明する。図１は本発明の実施の形態
のサブプリント基板と、ＦＩＣと、電子回路基板との関
係を示す模式的斜視図であり、図２はサブプリント基板
の構造を示す模式的部分斜視図であり、図３はサブプリ
ント基板の接続ランド部の詳細を示す模式的部分斜視図
である。図中符号１１はサブプリント基板、１１ａはＦ
ＩＣリード接続用ランド、１１ｂは電子回路基板パッド
接続用ランド、１１ｃは電子回路基板パッド接続用ラン
ドのスルーホール部、１１ｄは配線、１１ｅはスルーホ
ール、１２はＦＩＣ、１２ａはリード、１２ｂはＦＩＣ
の１番ピンを示すマーク、１３は電子回路基板、１３ａ
はパッド、１３ｂはパッドの１番ピンを示すマークであ
る。
【００１４】サブプリント基板１１には、図２に示され
るように、片面にＦＩＣリード接続用ランド１１ａがＦ
ＩＣ１２のリード１２ａと直接はんだ接続可能な位置に
配接されており、反対面には電子回路基板パッド接続用
ランド１１ｂが電子回路基板１３のパッド１３ａと直接
はんだ接続可能な位置に配接されており、図３に示すご
とく電子回路基板パッド接続用ランド１１ｂはサブプリ
ント基板１１の側面に設けられた半割り形状のスルーホ
ール部１１ｃと連接している。
るように、片面にＦＩＣリード接続用ランド１１ａがＦ
ＩＣ１２のリード１２ａと直接はんだ接続可能な位置に
配接されており、反対面には電子回路基板パッド接続用
ランド１１ｂが電子回路基板１３のパッド１３ａと直接
はんだ接続可能な位置に配接されており、図３に示すご
とく電子回路基板パッド接続用ランド１１ｂはサブプリ
ント基板１１の側面に設けられた半割り形状のスルーホ
ール部１１ｃと連接している。
【００１５】ＦＩＣリード接続用ランド１１ａと電子回
路基板パッド接続用ランド１１ｂとは、同位置のＦＩＣ
リード接続用ランド１１ａと電子回路基板パッド接続用
ランド１１ｂとが整合する場合には側面の半割り形状の
スルーホール部１１ｃを経由し、不整合の場合には配線
１１ｄ及びサブプリント基板内のスルーホール１１ｅを
経由して整合する相手と相互に接続されることにより、
正しい回路パターンに変換される。
路基板パッド接続用ランド１１ｂとは、同位置のＦＩＣ
リード接続用ランド１１ａと電子回路基板パッド接続用
ランド１１ｂとが整合する場合には側面の半割り形状の
スルーホール部１１ｃを経由し、不整合の場合には配線
１１ｄ及びサブプリント基板内のスルーホール１１ｅを
経由して整合する相手と相互に接続されることにより、
正しい回路パターンに変換される。
【００１６】例えば図１において、電子回路基板１３の
１番ピンを示すマーク１３ｂはパッド列の端部に示され
ている。この電子回路基板１３に、組立図面の指示によ
り１番ピンを示すマークがパッド列の中央にあるＦＩＣ
１２が与えられたものと仮定する。この電子回路基板１
３の回路は、このＦＩＣ１２が指示された図面とは異な
るために、このまま直接接続したのでは組立後も電子回
路は動作しない。
１番ピンを示すマーク１３ｂはパッド列の端部に示され
ている。この電子回路基板１３に、組立図面の指示によ
り１番ピンを示すマークがパッド列の中央にあるＦＩＣ
１２が与えられたものと仮定する。この電子回路基板１
３の回路は、このＦＩＣ１２が指示された図面とは異な
るために、このまま直接接続したのでは組立後も電子回
路は動作しない。
【００１７】そこで、整合するＦＩＣリード接続用ラン
ド１１ａと電子回路基板パッド接続用ランド１１ｂとを
内部の配線１１ｄとスルーホール１１ｃ、１１ｅで接続
し、回路パターンを変換したサブプリント基板１１を電
子回路基板１３とＦＩＣ１２との間に挿入してはんだ付
けによって接続することにより、正常な電子回路が得ら
れる。
ド１１ａと電子回路基板パッド接続用ランド１１ｂとを
内部の配線１１ｄとスルーホール１１ｃ、１１ｅで接続
し、回路パターンを変換したサブプリント基板１１を電
子回路基板１３とＦＩＣ１２との間に挿入してはんだ付
けによって接続することにより、正常な電子回路が得ら
れる。
【００１８】このように本発明のサブプリント基板はＬ
ＣＣ（Ｌｅａｄｌｅｓｓ ＣｈｉｐＣａｒｒｉｅｒ リ
ードのない小型高密度用パッケージ）形状となっている
ので従来のはんだ付け基準がそのまま利用できるなど、
他の電子部品と同様な外観検査性やはんだ付け性を有し
ている。
ＣＣ（Ｌｅａｄｌｅｓｓ ＣｈｉｐＣａｒｒｉｅｒ リ
ードのない小型高密度用パッケージ）形状となっている
ので従来のはんだ付け基準がそのまま利用できるなど、
他の電子部品と同様な外観検査性やはんだ付け性を有し
ている。
【００１９】
【発明の効果】以上説明したように本発明は、回路変換
機能を有するサブプリント基板を、回路パターンの不整
合なＦＩＣと電子回路基板との間に挿入接続することに
より、容易に、かつ安定した回路の補正ができ、機械的
除去加工のような人手による作業が不要になるという効
果がある。
機能を有するサブプリント基板を、回路パターンの不整
合なＦＩＣと電子回路基板との間に挿入接続することに
より、容易に、かつ安定した回路の補正ができ、機械的
除去加工のような人手による作業が不要になるという効
果がある。
【００２０】また、本発明のサブプリント基板は、ＦＩ
Ｃと類似した大きさであり、回路の接続位置も整合させ
ることができるので、電子回路基板を変更せずに使用で
き、電子回路基板の再製作が必要なく、設計変更費用が
節減でき、製品の納期が短縮できるという効果がある。
Ｃと類似した大きさであり、回路の接続位置も整合させ
ることができるので、電子回路基板を変更せずに使用で
き、電子回路基板の再製作が必要なく、設計変更費用が
節減でき、製品の納期が短縮できるという効果がある。
【図１】本発明の実施の形態のサブプリント基板と、Ｆ
ＩＣと、電子回路基板との関係を示す模式的斜視図であ
る。
ＩＣと、電子回路基板との関係を示す模式的斜視図であ
る。
【図２】サブプリント基板の構造を示す模式的部分斜視
図である。
図である。
【図３】サブプリント基板の接続ランド部の詳細を示す
模式的部分斜視図である。
模式的部分斜視図である。
【図４】従来例の機械的除去により補正を行なった電子
回路基板とＦＩＣとを示す模式的斜視図である。
回路基板とＦＩＣとを示す模式的斜視図である。
１１ サブプリント基板 １１ａ ＦＩＣリード接続用ランド １１ｂ 電子回路基板パッド接続用ランド １１ｃ 電子回路基板パッド接続用ランドのスルーホ
ール部 １１ｄ 配線 １１ｅ スルーホール １２、４２ ＦＩＣ １２ａ、４２ａ リード １２ｂ ＦＩＣの１番ピンを示すマーク １３ 電子回路基板 １３ａ、４３ａ パッド １３ｂ パッドの１番ピンを示すマーク ４３ 補正すべき電子回路基板 ４３ｂ 回路 ４３ｃ 機械的除去後の回路の間隙 ４４ａ ストラップワイヤ
ール部 １１ｄ 配線 １１ｅ スルーホール １２、４２ ＦＩＣ １２ａ、４２ａ リード １２ｂ ＦＩＣの１番ピンを示すマーク １３ 電子回路基板 １３ａ、４３ａ パッド １３ｂ パッドの１番ピンを示すマーク ４３ 補正すべき電子回路基板 ４３ｂ 回路 ４３ｃ 機械的除去後の回路の間隙 ４４ａ ストラップワイヤ
Claims (3)
- 【請求項１】 表面実装用電子基板の接続パッドと該基
板に実装される表面実装用フラットパッケージＩＣの接
続端子との電気的接続を仲介するサブプリント基板であ
って、 前記表面実装用電子基板に組み込まれている当初の回路
パターンを変換するために、前記接続パッドと前記接続
端子とを所定の関係で接続する回路パターンを前記サブ
プリント基板の内部に備えたことを特徴とする回路パタ
ーン変換サブプリント基板。 - 【請求項２】 前記サブプリント基板の前記表面実装用
フラットパッケージＩＣとの当接面には該ＩＣの接続端
子のそれぞれと当接するランドを有し、反対面には前記
表面実装用電子基板の前記接続パッドのそれぞれと当接
するランドを有し、前記ランド間には接続すべき前記接
続端子と前記接続パッドとを接続するためのの配線とス
ルーホールを有する請求項１に記載の回路パターン変換
サブプリント基板。 - 【請求項３】 前記サブプリント基板の側面には、接続
パッドと当接する前記ランドと連接する半割形状のスル
ーホールが設けられ、位置的に対応する前記接続端子と
前記接続パッドとが接続すべき関係にあるときには、対
応するＩＣに当接する前記パッドと、同一位置にある半
割形状の前記スルーホールとが接続されている請求項２
に記載の回路パターン変換サブプリント基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8110798A JPH09298351A (ja) | 1996-05-01 | 1996-05-01 | 回路パターン変換サブプリント基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8110798A JPH09298351A (ja) | 1996-05-01 | 1996-05-01 | 回路パターン変換サブプリント基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09298351A true JPH09298351A (ja) | 1997-11-18 |
Family
ID=14544921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8110798A Pending JPH09298351A (ja) | 1996-05-01 | 1996-05-01 | 回路パターン変換サブプリント基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09298351A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002069680A3 (en) * | 2001-01-17 | 2002-11-21 | Honeywell Int Inc | Adapter for plastic-leaded chip carrier (plcc) and other surface mount technology (smt) chip carriers |
| JP2008505498A (ja) * | 2004-06-30 | 2008-02-21 | ハネウェル・インターナショナル・インコーポレーテッド | マイクロ−キャステレイションを備えたインターポーザー |
| JP2015126093A (ja) * | 2013-12-26 | 2015-07-06 | 株式会社メガチップス | 部品実装モジュールおよび部品実装方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05327170A (ja) * | 1992-05-19 | 1993-12-10 | Nippon Avionics Co Ltd | 部品実装方法および端子接続変換用プリント配線板 |
| JPH06224537A (ja) * | 1993-01-25 | 1994-08-12 | Kaijo Corp | 表面実装用リードピッチ変換基板 |
| JPH0817867A (ja) * | 1994-07-04 | 1996-01-19 | Sony Corp | 配線基板 |
-
1996
- 1996-05-01 JP JP8110798A patent/JPH09298351A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05327170A (ja) * | 1992-05-19 | 1993-12-10 | Nippon Avionics Co Ltd | 部品実装方法および端子接続変換用プリント配線板 |
| JPH06224537A (ja) * | 1993-01-25 | 1994-08-12 | Kaijo Corp | 表面実装用リードピッチ変換基板 |
| JPH0817867A (ja) * | 1994-07-04 | 1996-01-19 | Sony Corp | 配線基板 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002069680A3 (en) * | 2001-01-17 | 2002-11-21 | Honeywell Int Inc | Adapter for plastic-leaded chip carrier (plcc) and other surface mount technology (smt) chip carriers |
| US6862190B2 (en) | 2001-01-17 | 2005-03-01 | Honeywell International, Inc. | Adapter for plastic-leaded chip carrier (PLCC) and other surface mount technology (SMT) chip carriers |
| JP2008505498A (ja) * | 2004-06-30 | 2008-02-21 | ハネウェル・インターナショナル・インコーポレーテッド | マイクロ−キャステレイションを備えたインターポーザー |
| JP2015126093A (ja) * | 2013-12-26 | 2015-07-06 | 株式会社メガチップス | 部品実装モジュールおよび部品実装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6862190B2 (en) | Adapter for plastic-leaded chip carrier (PLCC) and other surface mount technology (SMT) chip carriers | |
| JPH06216487A (ja) | フレキシブルパターンの接続端子部 | |
| US6280205B1 (en) | Surface-mounted type connector and method for producing circuit device including the same | |
| US6796807B2 (en) | Adapter for surface mount devices to through hole applications | |
| JPH09289052A (ja) | モジュールの実装構造 | |
| JPH0745346A (ja) | チップ部品用ソケット | |
| US20050064745A1 (en) | Terminal for electrical connector | |
| JPH09298351A (ja) | 回路パターン変換サブプリント基板 | |
| JP3309099B2 (ja) | 回路基板と表面実装型ｌｓｉとの接続方法 | |
| US6906603B2 (en) | High-frequency module for commonality of circuit board | |
| JP3735404B2 (ja) | 半導体デバイス測定用基板 | |
| US20030016503A1 (en) | Solder-free PCB assembly | |
| RU240123U1 (ru) | Адаптер для установки микросхем в корпусе TSSOP-10 с обратной стороны посадочного места DIP-10 на основной печатной плате | |
| JPH07235357A (ja) | 調整部品の取付構造 | |
| JPH09245859A (ja) | コネクタの接続構造 | |
| JP2814770B2 (ja) | 表面実装コネクタ | |
| JP2000031618A (ja) | 回路基板の部品取付け方法 | |
| JP2023146592A (ja) | 電子装置 | |
| JP2704076B2 (ja) | 集積回路パッケージ | |
| JPH08315881A (ja) | 表面実装用コネクタ | |
| JP2005135765A (ja) | 電子部品組付体および電子部品組付体の組付け方法 | |
| KR20020054900A (ko) | 메모리모듈용 인쇄회로기판 | |
| JPH06350243A (ja) | 印刷配線基板 | |
| JPH04276689A (ja) | 集積回路実装基板 | |
| JPH05135834A (ja) | 基板間接続コネクタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20080229 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20090228 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20090228 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20110228 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20120229 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20130228 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140228 Year of fee payment: 11 |