JPH06224646A - 同期信号発生装置 - Google Patents
同期信号発生装置Info
- Publication number
- JPH06224646A JPH06224646A JP50A JP2729993A JPH06224646A JP H06224646 A JPH06224646 A JP H06224646A JP 50 A JP50 A JP 50A JP 2729993 A JP2729993 A JP 2729993A JP H06224646 A JPH06224646 A JP H06224646A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- signals
- load
- counters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 現用系の信号出力及び予備系の信号出力の位
相を管理し、伝送システムにおける音のショック障害の
発生を防止する。 【構成】 ナンドゲート１３，２３はロード制御信号と
もう一方のＰＬＬユニット２，１からのロード指示信号
とのナンドをとり、ノアゲート１４，２４に出力する。
ノアゲート１４，２４はナンドゲート１３，２３の出力
信号と１／ｍカウンタ１１，２１のロードアウト端子か
らの出力信号とのノアをとり、１／ｍカウンタ１１，２
１のロードイン端子に出力する。１／ｍカウンタ１１，
２１はロードイン端子に供給される信号によってロード
が制御され、ｎ逓倍器１０，２０からの信号を１／ｍ分
周してＰＬＬ回路１２，２２に供給する。ＰＬＬ回路１
２，２２は１／ｍカウンタ１１，２１の出力信号を基に
リファレンスパルスを生成して出力する。
相を管理し、伝送システムにおける音のショック障害の
発生を防止する。 【構成】 ナンドゲート１３，２３はロード制御信号と
もう一方のＰＬＬユニット２，１からのロード指示信号
とのナンドをとり、ノアゲート１４，２４に出力する。
ノアゲート１４，２４はナンドゲート１３，２３の出力
信号と１／ｍカウンタ１１，２１のロードアウト端子か
らの出力信号とのノアをとり、１／ｍカウンタ１１，２
１のロードイン端子に出力する。１／ｍカウンタ１１，
２１はロードイン端子に供給される信号によってロード
が制御され、ｎ逓倍器１０，２０からの信号を１／ｍ分
周してＰＬＬ回路１２，２２に供給する。ＰＬＬ回路１
２，２２は１／ｍカウンタ１１，２１の出力信号を基に
リファレンスパルスを生成して出力する。
Description
【０００１】
【技術分野】本発明は同期信号発生装置に関し、特に二
重化されたディジタル音声伝送系用の同期信号発生装置
に関する。
重化されたディジタル音声伝送系用の同期信号発生装置
に関する。
【０００２】
【従来技術】従来、この種の同期信号発生装置において
は、二重化されている場合、現用系に障害が発生する
と、伝送処理を中断させないように現用系と予備系とを
単純に切替えている。
は、二重化されている場合、現用系に障害が発生する
と、伝送処理を中断させないように現用系と予備系とを
単純に切替えている。
【０００３】このような従来の同期信号発生装置では、
現用系の信号出力及び予備系の信号出力の位相を管理す
ることなく、現用系と予備系とを単純に切替えているの
で、現用系と予備系との位相差が伝送システムにおいて
許容される位相差よりも大となると、現用系と予備系と
を切替えたときに信号出力が不連続となり、伝送システ
ムにおいて音のショック障害を引起こすという問題があ
る。
現用系の信号出力及び予備系の信号出力の位相を管理す
ることなく、現用系と予備系とを単純に切替えているの
で、現用系と予備系との位相差が伝送システムにおいて
許容される位相差よりも大となると、現用系と予備系と
を切替えたときに信号出力が不連続となり、伝送システ
ムにおいて音のショック障害を引起こすという問題があ
る。
【０００４】
【発明の目的】本発明は上記のような従来のものの問題
点を除去すべくなされたもので、現用系の信号出力及び
予備系の信号出力の位相を管理することができ、伝送シ
ステムにおける音のショック障害の発生を防止すること
ができる同期信号発生装置の提供を目的とする。
点を除去すべくなされたもので、現用系の信号出力及び
予備系の信号出力の位相を管理することができ、伝送シ
ステムにおける音のショック障害の発生を防止すること
ができる同期信号発生装置の提供を目的とする。
【０００５】
【発明の構成】本発明による同期信号発生装置は、同じ
周波数の第１及び第２の基準周波数信号を基に同期信号
を発生する第１及び第２の信号発生器を含む同期信号発
生装置であって、前記第１及び第２の基準周波数信号を
基に前記第１及び第２の信号発生器への基準信号を生成
する第１及び第２の生成手段と、前記第１及び第２の生
成手段の起動を制御する外部からの制御信号と前記第２
及び第１の生成手段に対する起動指示を示す信号と前記
第１及び第２の生成手段の起動状態を示す信号とを基に
前記第１及び第２の生成手段に対する前記起動指示を示
す信号を生成する第１及び第２の指示生成手段とを有す
ることを特徴とする。
周波数の第１及び第２の基準周波数信号を基に同期信号
を発生する第１及び第２の信号発生器を含む同期信号発
生装置であって、前記第１及び第２の基準周波数信号を
基に前記第１及び第２の信号発生器への基準信号を生成
する第１及び第２の生成手段と、前記第１及び第２の生
成手段の起動を制御する外部からの制御信号と前記第２
及び第１の生成手段に対する起動指示を示す信号と前記
第１及び第２の生成手段の起動状態を示す信号とを基に
前記第１及び第２の生成手段に対する前記起動指示を示
す信号を生成する第１及び第２の指示生成手段とを有す
ることを特徴とする。
【０００６】
【実施例】次に、本発明の一実施例について図面を参照
して説明する。
して説明する。
【０００７】図１は本発明の一実施例の構成を示すブロ
ック図である。図において、本発明の一実施例による同
期信号発生装置は二重化されたＰＬＬ（Ｐｈａｓｅ Ｌ
ｏｃｋｅｄ Ｌｏｏｐ）ユニット１，２から構成されて
いる。
ック図である。図において、本発明の一実施例による同
期信号発生装置は二重化されたＰＬＬ（Ｐｈａｓｅ Ｌ
ｏｃｋｅｄ Ｌｏｏｐ）ユニット１，２から構成されて
いる。
【０００８】ＰＬＬユニット１，２では夫々端子１５，
２５から入力された基準信号１０１，１１１がｎ逓倍器
１０，２０でｎ逓倍され、このｎ逓倍された信号１０
３，１１３が１／ｍカウンタ１１，２１に出力される。
２５から入力された基準信号１０１，１１１がｎ逓倍器
１０，２０でｎ逓倍され、このｎ逓倍された信号１０
３，１１３が１／ｍカウンタ１１，２１に出力される。
【０００９】１／ｍカウンタ１１，２１はクロック端子
にｎ逓倍器１０，２０から入力される信号１０３，１１
３を１／ｍ分周し、その出力信号１０８，１１８をＰＬ
Ｌ回路１２，２２に供給する。ＰＬＬ回路１２，２２は
１／ｍカウンタ１１，２１の出力信号１０８，１１８を
基にリファレンスパルス１０９，１１９を生成して端子
１９，２９に出力する。
にｎ逓倍器１０，２０から入力される信号１０３，１１
３を１／ｍ分周し、その出力信号１０８，１１８をＰＬ
Ｌ回路１２，２２に供給する。ＰＬＬ回路１２，２２は
１／ｍカウンタ１１，２１の出力信号１０８，１１８を
基にリファレンスパルス１０９，１１９を生成して端子
１９，２９に出力する。
【００１０】ここで、１／ｍカウンタ１１，２１は外部
から端子１６，２６に入力されかつ１／ｍカウンタ１
１，２１のロード（起動）を制御するロード制御信号１
０２，１１２によって制御される。この端子１６，２６
に入力されたロード制御信号１０２，１１２はナンドゲ
ート１３，２３でもう一方のＰＬＬユニット２，１から
端子１７，２７に入力されかつロードを指示するロード
指示信号１０４，１１４とのナンドがとられる。
から端子１６，２６に入力されかつ１／ｍカウンタ１
１，２１のロード（起動）を制御するロード制御信号１
０２，１１２によって制御される。この端子１６，２６
に入力されたロード制御信号１０２，１１２はナンドゲ
ート１３，２３でもう一方のＰＬＬユニット２，１から
端子１７，２７に入力されかつロードを指示するロード
指示信号１０４，１１４とのナンドがとられる。
【００１１】ナンドゲート１３，２３の出力信号１０
５，１１５はノアゲート１４，２４で１／ｍカウンタ１
１，２１のロードアウト端子からの出力信号１０６，１
１６とのノアがとられる。そして、ノアゲート１４，２
４の出力信号１０７，１１７は１／ｍカウンタ１１，２
１のロードイン端子に供給される。このロードイン端子
に供給されるノアゲート１４，２４の出力信号１０７，
１１７によって１／ｍカウンタ１１，２１のロードが制
御される。
５，１１５はノアゲート１４，２４で１／ｍカウンタ１
１，２１のロードアウト端子からの出力信号１０６，１
１６とのノアがとられる。そして、ノアゲート１４，２
４の出力信号１０７，１１７は１／ｍカウンタ１１，２
１のロードイン端子に供給される。このロードイン端子
に供給されるノアゲート１４，２４の出力信号１０７，
１１７によって１／ｍカウンタ１１，２１のロードが制
御される。
【００１２】尚、１／ｍカウンタ１１，２１のロードア
ウト端子からの出力信号１０６，１１６はノアゲート１
４，２４から１／ｍカウンタ１１，２１のロードイン端
子への出力信号１０７，１１７と同じ状態値になるよう
になっている。
ウト端子からの出力信号１０６，１１６はノアゲート１
４，２４から１／ｍカウンタ１１，２１のロードイン端
子への出力信号１０７，１１７と同じ状態値になるよう
になっている。
【００１３】また、外部からのロード制御信号１０２，
１１２はロード制御信号１０２がアクティブのときにロ
ード制御信号１１２がインアクティブとなるような関係
である。すなわち、ＰＬＬユニット１が現用系であれ
ば、ロード制御信号１１２がインアクティブとなってＰ
ＬＬユニット２が予備系となり、ＰＬＬユニット２が現
用系であれば、ロード制御信号１０２がインアクティブ
となってＰＬＬユニット１が予備系となる。ただし、ロ
ード制御信号１０２，１１２はアクティブローである。
１１２はロード制御信号１０２がアクティブのときにロ
ード制御信号１１２がインアクティブとなるような関係
である。すなわち、ＰＬＬユニット１が現用系であれ
ば、ロード制御信号１１２がインアクティブとなってＰ
ＬＬユニット２が予備系となり、ＰＬＬユニット２が現
用系であれば、ロード制御信号１０２がインアクティブ
となってＰＬＬユニット１が予備系となる。ただし、ロ
ード制御信号１０２，１１２はアクティブローである。
【００１４】図２は本発明の一実施例の動作を示すタイ
ミングチャートである。この図２においては、１／ｍカ
ウンタ１１，２１のｍが２５００で、ｎ逓倍器１０，２
０のｎが２の場合を示している。これら図１及び図２を
用いて本発明の一実施例の動作について説明する。
ミングチャートである。この図２においては、１／ｍカ
ウンタ１１，２１のｍが２５００で、ｎ逓倍器１０，２
０のｎが２の場合を示している。これら図１及び図２を
用いて本発明の一実施例の動作について説明する。
【００１５】この場合、ＰＬＬユニット１を現用系と
し、ＰＬＬユニット２を予備系とする。また、第１の発
振器（図示せず）からのＰＬＬユニット１への基準信号
１０１と、第２の発振器（図示せず）からのＰＬＬユニ
ット２への基準信号１１１とは同じ周波数であるが、位
相が互いにずれているものとする。
し、ＰＬＬユニット２を予備系とする。また、第１の発
振器（図示せず）からのＰＬＬユニット１への基準信号
１０１と、第２の発振器（図示せず）からのＰＬＬユニ
ット２への基準信号１１１とは同じ周波数であるが、位
相が互いにずれているものとする。
【００１６】いま、現用系のＰＬＬユニット１へのロー
ド制御信号１０２がアクティブになると、このパルス信
号によって１／ｍカウンタ１１がロードされる。このと
き、ノアゲート１４の出力信号１０７が端子１８を介し
て予備系のＰＬＬユニット２へ出力されるので、ＰＬＬ
ユニット２の１／ｍカウンタ２１もロードされる。
ド制御信号１０２がアクティブになると、このパルス信
号によって１／ｍカウンタ１１がロードされる。このと
き、ノアゲート１４の出力信号１０７が端子１８を介し
て予備系のＰＬＬユニット２へ出力されるので、ＰＬＬ
ユニット２の１／ｍカウンタ２１もロードされる。
【００１７】１／ｍカウンタ１１，２１はノアゲート１
４，２４の出力信号１０７，１１７がアクティブとなっ
ている間にｎ逓倍器１０，２０から入力される信号１０
３，１１３のタイミングでカウントを開始する。
４，２４の出力信号１０７，１１７がアクティブとなっ
ている間にｎ逓倍器１０，２０から入力される信号１０
３，１１３のタイミングでカウントを開始する。
【００１８】よって、出力信号１０７，１１７がアクテ
ィブとなっている間隔以内の位相差で１／ｍカウンタ１
１，２１が動作を開始することとなり、ＰＬＬ回路１
２，２２のリファレンスパルス１０９，１１９の位相差
も上記の間隔以内となる。
ィブとなっている間隔以内の位相差で１／ｍカウンタ１
１，２１が動作を開始することとなり、ＰＬＬ回路１
２，２２のリファレンスパルス１０９，１１９の位相差
も上記の間隔以内となる。
【００１９】ここで、基準信号１０１，１１１が１０ｋ
Ｈｚとするとそのパルス幅は１００ｎｓなので、ｎ逓倍
器１０，２０からの信号１０３，１１３のパルス幅は５
０ｎｓとなる。よって、１／ｍカウンタ１１，２１への
ロードパルス幅が５０ｎｓとなり、ＰＬＬ回路１２，２
２のリファレンスパルス１０９，１１９の位相差は５０
ｎｓ以内となる。
Ｈｚとするとそのパルス幅は１００ｎｓなので、ｎ逓倍
器１０，２０からの信号１０３，１１３のパルス幅は５
０ｎｓとなる。よって、１／ｍカウンタ１１，２１への
ロードパルス幅が５０ｎｓとなり、ＰＬＬ回路１２，２
２のリファレンスパルス１０９，１１９の位相差は５０
ｎｓ以内となる。
【００２０】したがって、システムで許容される位相差
が５０ｎｓよりも大きい値であれば、５０ｎｓ以内で現
用系のＰＬＬ回路１２のリファレンスパルス１０９及び
予備系のＰＬＬ回路２２のリファレンスパルス１１９の
位相を管理することができるので、伝送システムにおけ
る音のショック障害の発生を防止することができる。
が５０ｎｓよりも大きい値であれば、５０ｎｓ以内で現
用系のＰＬＬ回路１２のリファレンスパルス１０９及び
予備系のＰＬＬ回路２２のリファレンスパルス１１９の
位相を管理することができるので、伝送システムにおけ
る音のショック障害の発生を防止することができる。
【００２１】上記の場合には１／ｍカウンタ１１，２１
のｍが２５００で、ｎ逓倍器１０，２０のｎが２の場合
について説明したが、ｍ，ｎの値はシステムで許容され
る位相差と同じ値の任意の整数に設定することで、現用
系及び予備系の信号出力の位相の管理と伝送システムに
おける音のショック障害の発生防止とを実現することが
できる。
のｍが２５００で、ｎ逓倍器１０，２０のｎが２の場合
について説明したが、ｍ，ｎの値はシステムで許容され
る位相差と同じ値の任意の整数に設定することで、現用
系及び予備系の信号出力の位相の管理と伝送システムに
おける音のショック障害の発生防止とを実現することが
できる。
【００２２】このように、同じ周波数の基準信号１０
１，１１１を基にｎ逓倍器１０，２０及び１／ｍカウン
タ１１，２１でＰＬＬ回路１２，２２への信号１０８，
１１８を生成し、外部からのロード制御信号１０２，１
１２ともう一方のＰＬＬユニット２，１からのロード指
示信号１０４，１１４と１／ｍカウンタ１１，２１のロ
ード状態を示す信号１０６，１１６とからナンドゲート
１３，２３及びノアゲート１４，２４で１／ｍカウンタ
１１，２１への起動指示を示す信号１０７，１１７を生
成することによって、現用系及び予備系のＰＬＬユニッ
ト１，２の信号出力の位相を管理することができ、伝送
システムにおける音のショック障害の発生を防止するこ
とができる。
１，１１１を基にｎ逓倍器１０，２０及び１／ｍカウン
タ１１，２１でＰＬＬ回路１２，２２への信号１０８，
１１８を生成し、外部からのロード制御信号１０２，１
１２ともう一方のＰＬＬユニット２，１からのロード指
示信号１０４，１１４と１／ｍカウンタ１１，２１のロ
ード状態を示す信号１０６，１１６とからナンドゲート
１３，２３及びノアゲート１４，２４で１／ｍカウンタ
１１，２１への起動指示を示す信号１０７，１１７を生
成することによって、現用系及び予備系のＰＬＬユニッ
ト１，２の信号出力の位相を管理することができ、伝送
システムにおける音のショック障害の発生を防止するこ
とができる。
【００２３】
【発明の効果】以上説明したように本発明によれば、同
じ周波数の第１及び第２の基準周波数信号を基に第１及
び第２の信号発生器への基準信号を生成する第１及び第
２の生成手段の起動を制御する外部からの制御信号と、
第２及び第１の生成手段に対する起動指示を示す信号
と、第１及び第２の生成手段の起動状態を示す信号とを
基に第１及び第２の生成手段に対する起動指示を示す信
号を生成するようにすることによって、現用系の信号出
力及び予備系の信号出力の位相を管理することができ、
伝送システムにおける音のショック障害の発生を防止す
ることができるという効果がある。
じ周波数の第１及び第２の基準周波数信号を基に第１及
び第２の信号発生器への基準信号を生成する第１及び第
２の生成手段の起動を制御する外部からの制御信号と、
第２及び第１の生成手段に対する起動指示を示す信号
と、第１及び第２の生成手段の起動状態を示す信号とを
基に第１及び第２の生成手段に対する起動指示を示す信
号を生成するようにすることによって、現用系の信号出
力及び予備系の信号出力の位相を管理することができ、
伝送システムにおける音のショック障害の発生を防止す
ることができるという効果がある。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】本発明の一実施例の動作を示すタイミングチャ
ートである。
ートである。
１，２ ＰＬＬユニット １０，２０ ｎ逓倍器 １１，２１ １／ｍカウンタ １２，２２ ＰＬＬ回路 １３，２３ ナンドゲート １４，２４ ノアゲート １０１，１１１ 基準信号 １０２，１１２ ロード制御信号
Claims (2)
- 【請求項１】 同じ周波数の第１及び第２の基準周波数
信号を基に同期信号を発生する第１及び第２の信号発生
器を含む同期信号発生装置であって、前記第１及び第２
の基準周波数信号を基に前記第１及び第２の信号発生器
への基準信号を生成する第１及び第２の生成手段と、前
記第１及び第２の生成手段の起動を制御する外部からの
制御信号と前記第２及び第１の生成手段に対する起動指
示を示す信号と前記第１及び第２の生成手段の起動状態
を示す信号とを基に前記第１及び第２の生成手段に対す
る前記起動指示を示す信号を生成する第１及び第２の指
示生成手段とを有することを特徴とする同期信号発生装
置。 - 【請求項２】 前記第１及び第２の生成手段が、前記第
１及び第２の基準周波数信号を逓倍する第１及び第２の
逓倍手段と、前記第１及び第２の逓倍手段の出力を分周
して前記第１及び第２の信号発生器に出力する第１及び
第２の分周手段とからなることを特徴とする同期信号発
生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50A JPH06224646A (ja) | 1993-01-21 | 1993-01-21 | 同期信号発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50A JPH06224646A (ja) | 1993-01-21 | 1993-01-21 | 同期信号発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06224646A true JPH06224646A (ja) | 1994-08-12 |
Family
ID=12217217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50A Pending JPH06224646A (ja) | 1993-01-21 | 1993-01-21 | 同期信号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06224646A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3707342A1 (de) * | 1986-03-13 | 1987-09-24 | Nippon Thompson Co Ltd | Rollenlager fuer eine endlose geradlinige bewegung |
-
1993
- 1993-01-21 JP JP50A patent/JPH06224646A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3707342A1 (de) * | 1986-03-13 | 1987-09-24 | Nippon Thompson Co Ltd | Rollenlager fuer eine endlose geradlinige bewegung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2924773B2 (ja) | 位相同期システム | |
| JPH0433056B2 (ja) | ||
| US6538516B2 (en) | System and method for synchronizing multiple phase-lock loops or other synchronizable oscillators without using a master clock signal | |
| JPH0292021A (ja) | ディジタルｐｌｌ回路 | |
| JP2004054350A (ja) | クロック切り替え回路 | |
| US5815694A (en) | Apparatus and method to change a processor clock frequency | |
| JPH075949A (ja) | ２重化クロック切替えの方法と装置 | |
| JP2962087B2 (ja) | パワー制御回路 | |
| JP3562321B2 (ja) | クロック信号切り換え装置 | |
| JP3034388B2 (ja) | 位相同期発振器 | |
| JP2988360B2 (ja) | クロック生成回路 | |
| JP2962255B2 (ja) | クロック系の冗長構成における位相制御方式 | |
| JPH0282812A (ja) | クロック切換方式 | |
| JP2798918B2 (ja) | パルス幅変調回路 | |
| JP2536942B2 (ja) | 半導体集積回路 | |
| JP2976723B2 (ja) | 半導体装置 | |
| JPH05129938A (ja) | 位相固定装置 | |
| JP2806661B2 (ja) | 二重ループ形ｐｌｌ回路 | |
| KR200188170Y1 (ko) | 클럭 발생기 | |
| JPH04265016A (ja) | Ｐｌｌ回路 | |
| JPH0267034A (ja) | ビット同期回路 | |
| JP3521275B2 (ja) | 位相合わせ装置 | |
| JP3424601B2 (ja) | 位相保証回路 | |
| JP2571146B2 (ja) | デジタルテープレコーダーの同期システム | |
| JPH02153653A (ja) | 低消費電力モード制御回路 |