JPH079681B2 - 積分検出回路 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は磁気記録再生装置に使用する積分検出回路に関
するものである。

従来の技術 以下第６図，第７図により従来例について説明する。積
分検出を行なう場合に再生過程における微分作用により
減衰した低域成分を大きく増幅するために低域ノイズが
増加する。そこでこの低域ノイズをハイパスフィルター
でカットし、失なわれた信号の低域成分は検出後の信号
を先のハイパスフィルターと相補なローパスフィルター
を介して帰還することにより再生する量子化帰還の方法
が従来より知られている。

その具体的な構成は第６図に示すブロック構成となり動
作は次の如くである。初めにヘッド１より再生した信号
を等化増幅器２で高域の補正及び増幅を行ない、積分器
３で低域の補正を行なって第７図に示すような低域の平
坦な周波数特性にしている。次にハイパスフィルター11
により低域のノイズ成分を遮断し、ハイパスフィルター
11により失なわれた信号の低域成分は電圧比較器５の検
出出力からローパスフィルター13を介して帰還すること
により再生している。なお12は加算器であり、ハイパス
フィルター11,ローパスフィルター13の伝達関数はそれ
ぞれ ST₁/（１＋ST₁）,1/（１＋ST₁） で表わされる時定数T₁の等しい一次のフィルターであ
る。

発明が解決しようとする問題点 低域のノイズを抑圧するために前記ハイパスフィルター
11の時定数を小さくしていくと量子化帰還による誤りの
伝搬が発生する確立が高くなってくるのでハイパスフィ
ルター11の時定数を最適にする必要がある。又、ヘリカ
ルスキャン方式のアジマス記録VTRで特殊再生を行なっ
たとき異なるアジマスのトラックからのクロストークが
発生し、その量はヘッドの幅やアジマス角度及びヘッド
とトラックの重なり具合によって異なるが一般的に第７
図破線で示すように低域ほど増加する。そこでクロスト
ーク及び低域ノイズによる誤りを少なくし、良好な検出
を行なうために前記第６図のハイパスフィルター11の低
域遮断特性をクロストークの量に応じて変える方法が考
えられる。ところが、先にも述べたようにハイパスフィ
ルター11とローパスフィルター13の時定数は常に等しく
しなければならないので、ハイパスフィルター11の時定
数を変えたときにはローパスフィルター13の時定数も変
えなければならず調整や回路構成が複雑になるという問
題が発生する。そこで本発明は簡単な回路構成で低域ノ
イズ遮断のための低域遮断特性を容易に変えることの可
能な積分検出回路を実現せんとするものである。

問題点を解決するための手段 本発明は、磁気ヘッドより再生された信号の高域成分を
補正し増幅する等化増幅手段と、前記等化増幅手段出力
信号を積分する積分手段と、コンデンサーと抵抗とを直
列接続した接続点を出力端子としコンデンサーの他端を
前記積分手段からの入力端とする加算手段と、前記加算
手段出力信号を基準電圧と比較し１又０を検出するとと
もに前記抵抗の他端へその出力信号を帰還する電圧比較
手段とを有する積分検出回路である。

作用 本発明は前記した構成により、磁気ヘッドより再生され
た信号がほぼ平坦な周波数特性で加算手段に入力される
と、コンデンサーと抵抗の積である加算手段の時定数に
より決定されるクロスオーバー周波数以下の成分が遮断
され、新たに電圧比較手段出力信号の前記クロスオーバ
ー周波数以下の成分が加算されて前記電圧比較手段に入
力されることによって、単に加算手段１ケの時定数を変
えることだけで、加算手段における積分手段出力信号に
対する低域遮断特性を変え且つ帰還入力信号に対する高
域遮断特性を前記低域遮断特性と相補な関係とすること
が可能となる。

実 施 例 以下第１図を用いて第１の実施例について説明する。磁
気ヘッド１より再生された信号を等化増幅手段である等
化増幅器２において高域の補正と増幅を行なった後に積
分手段である積分器３で低域の補正を行ない再生信号を
必要な周波数特性にしている。加算手段である加算器４
のコンデンサＣと抵抗Ｒとの積をＴとしたとき、端子Ａ
からＯへの伝達関数はST/（１＋ST）で表され、端子Ｂ
から端子Ｏへの伝達関数は1/（１＋ST）で表される。従
って積分器３の出力における信号をｘ（ｓ），ノイズを
ｎ（ｓ）とし、電圧比較手段である電圧比較器５の検出
信号をｘ′（ｓ）とすると電圧比較器５の入力電圧ｙ
（ｓ）は、 となり、電圧比較器５の検出信号に誤りがなければ、
ｘ′（ｓ）はｘ（ｓ）に等しく、 となる。つまり抵抗Ｒの値を変えても基本的には積分器
５出力に含まれるノイズ成分に対する低域遮断特性が変
化するだけで電圧比較器入力における信号波形は影響を
受けない。ただし電圧比較器５に誤りが発生した場合は
その誤りによって電圧比較器５の入力波形が受ける影響
はコンデンサＣと抵抗Ｒとの積Ｔにより左右される。つ
まり時定数Ｔと信号ｘ（ｓ）に含まれる低域成分の量に
より誤りの伝搬の量が決定されるので、低域ノイズの量
と誤り伝搬の程度との兼ね合いによって抵抗Ｒの値は決
定される。なお図中６は出力端子である。

以下第２図，第３図において第２の実施例について述べ
る。本実施例は第１の実施例における加算器４に外部か
ら切換信号を加えて加算器の時定数を切換可能としたも
のであり、第２図のブロック図の如く構成されている。
加算器４′以外は第１の実施例と同一であり、加算器
４′は第３図に示す如くコンデンサＣと第１の抵抗R1と
第２の抵抗R2とを直列接続し、コンデンサの残りの一端
を積分器３からの信号入力端子Ａとし、第２の抵抗R2の
残りの一端を電圧比較器５からの帰還入力端子Ｂとし、
コンデンサＣと第１の抵抗R1との接続点を出力端子Ｏと
し、第２の抵抗R2の両端を切換信号により短絡させるた
めのスイッチSWを設けた構成にした積分検出回路であ
る。従って第１の実施例の説明で述べた式（１），
（２）の時定数ＴがＣ・R1とＣ・（R1＋R2）にスイッチ
SWの開閉によって切換わる。スイッチSWはCMOSアナログ
スイッチであり端子Ｄの切換信号により加算回路４′の
積分器３側端子Ａからの入力信号に対する低域遮断特性
が切換えられる。

以上の如く本実施例によればテープパターン上のガード
の有無を切換えて記録可能なVTRやアジマス記録を行な
うVTR等において通常再生と特殊再生，ガードの有と無
などのモードの違いによる低域の不要成分の差に応じて
積分等化後の信号に対する低域遮断特性を簡単に切換可
能となるといった利点がある。

なお本実施例では第２の抵抗の両端にスイッチを接続し
たが、第１の抵抗の両端に置換えても何んら問題ない。
又、スイッチSWをCMOSのアナログスイッチとしたがリレ
ーに置換えても、第２の抵抗をｎ（正の整数）分割しｎ
ケのスイッチを設けても問題ない。

以下第３の実施例について述べる。本実施例は第１の実
施例の加算手段の抵抗をFET又は抵抗とFETの組合わせで
置換え且つFETのソースを電圧比較手段からの帰還入力
端子に接続しソース，ゲート間に接続した抵抗に流す電
流を制御することにより、積分手段出力信号に対する低
域遮断特性を可変可能とした積分検出回路である。具体
的な加算回路は第４図に示す如くであり、仮にFETの抵
抗値をRfとすると加算手段４′の時定数は となる。そしてFETの抵抗値Rfは抵抗R4に流れる電流に
より定まるゲート・ソース間電圧により制御される。な
おトランジスタTr及び抵抗R6は電圧−電流変換のためで
あり端子Ｄの入力電圧を電流に変換する。又、コンデン
サC₁,抵抗R4は浮遊容量やトランジスタTrのコレクタ容
量による影響を少なくするためのものである。以上述べ
たように本実施例によれば外部電圧により加算手段の積
分手段出力信号に対する低域遮断特性を容易に可変でき
る。そこで例えばアジマス記録VTRでの特殊再生時に第
５図ａに示す如き再生エンベロープを検波した波形ｂを
第４図の端子Ｄに加え波形ｃの如き電圧をFETのソチス
・ゲート間に加えることにより異なるアジマスのトラッ
クからのクロストークによる検出誤りの発生の抑圧と帰
還による誤り伝搬との兼合を常時良好にすることが可能
となる利点がある。

発明の効果 以上本発明によれば単に加算手段１ケの時定数を変える
ことだけで加算手段における積分手段出力信号に対する
低域遮断特性を変え且つ帰還入力信号に対する高域遮断
特性を前記低域遮断特性と相補な関係にすることが可能
であり、簡単な回路構成で低域ノイズ遮断のための低域
遮断特性を容易に変えることの可能な積分検出回路が実
現できるという利点がある。

【図面の簡単な説明】

第１図は本発明の第１の実施例のブロック図、第２図は
本発明の第２の実施例のブロック図、第３図は同実施例
における加算器の回路図、第４図は第３の実施例の加算
器の回路図、第５図は同実施例の説明のための波形図、
第６図は従来例のブロック図、第７図は積分器出力にお
ける振幅一周波数特性図である。 １……ヘッド、２……等化増幅器、３……積分器、４…
…加算器、５……電圧比較器、６……出力端子。

Claims (3)

【特許請求の範囲】
1. 【請求項１】磁気ヘッドより再生された信号の高域成分
   を補正し増幅する等化増幅手段と、前記等化増幅手段出
   力信号を積分する積分手段と、コンデンサーと抵抗とを
   直列接続した接続点を出力端子とし前記コンデンサーの
   他端を前記積分手段からの入力端とする加算手段と、前
   記加算手段出力信号を基準電圧と比較して１又０を検出
   するとともに前記抵抗の他端へその出力信号を帰還する
   電圧比較手段とを有する積分検出回路。
2. 【請求項２】加算手段の抵抗を、第１の抵抗と第２の抵
   抗の直列接続体とし、かつ前記第２の抵抗の両端を切換
   信号により短絡させるためのスイッチを設けた特許請求
   の範囲第１項記載の積分検出回路。
3. 【請求項３】加算手段の抵抗をFET又は抵抗とFETの組合
   わせ置換え、前記FETのソースを電圧比較手段からの帰
   還入力端子に接続し、ゲート・ソース間に接続した抵抗
   に流す電流を制御することにより、積分手段出力信号に
   対する低域遮断特性を可変可能とした特許請求の範囲第
   １項記載の積分検出回路。