JPH062350Y2 - 位相同期判別回路 - Google Patents
位相同期判別回路Info
- Publication number
- JPH062350Y2 JPH062350Y2 JP224984U JP224984U JPH062350Y2 JP H062350 Y2 JPH062350 Y2 JP H062350Y2 JP 224984 U JP224984 U JP 224984U JP 224984 U JP224984 U JP 224984U JP H062350 Y2 JPH062350 Y2 JP H062350Y2
- Authority
- JP
- Japan
- Prior art keywords
- phase synchronization
- phase
- circuit
- signal
- time constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000007423 decrease Effects 0.000 description 4
- 230000001427 coherent effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【考案の詳細な説明】 〔考案の属する技術分野の説明〕 本考案は、AGCループを有する自動位相制御回路の位相
同期判別回路に関するものである。
同期判別回路に関するものである。
一般のコヒーレントコミュニケーションやその他の分野
に用いられている自動位相制御回路の典型的な構成の一
例を第１図に示す。すなわち、この回路は混合器１、利
得制御増幅器２、位相検波器３及び位相同期ループ波
器５と電圧制御発振器６とで閉ループが構成され、位相
検出器３への基準信号周波数としては基準信号発振器４
の出力が供給されるようになっている。
に用いられている自動位相制御回路の典型的な構成の一
例を第１図に示す。すなわち、この回路は混合器１、利
得制御増幅器２、位相検波器３及び位相同期ループ波
器５と電圧制御発振器６とで閉ループが構成され、位相
検出器３への基準信号周波数としては基準信号発振器４
の出力が供給されるようになっている。
いま、この自動位相制御回路における位相同期判別は、
位相検波器７の出力を使用している。位相検波器７では
基準信号発振器４からの基準信号を９０°移相シフトす
る９０°移相器８からの信号を基準信号とし、入力信号
Ｐｉと基準信号との位相誤差をθｅとした場合、位相検
波器７での出力電圧はcosθｅに比例し、位相検波器３
の出力電圧はsinθｅに比例する。いま自動位相制御回
路が位相同期状態となったならば、θｅは非常に小さく
なるため、cosθｅ１となり、位相検波器７からは正
または負の直流電圧が出力され、その出力信号を低域
波器１０を経て位相同期判別器１１に加えて、ロックオ
ン(LOCK ON)信号を得ている。逆に位相同期が外れた場
合は入力信号Ｐｉと基準信号との差のビート成分が出力
され、直流の出力電圧はほとんど０となり、位相同期判
別器１１の出力はロックオフ(LOCK OFF)となる。
位相検波器７の出力を使用している。位相検波器７では
基準信号発振器４からの基準信号を９０°移相シフトす
る９０°移相器８からの信号を基準信号とし、入力信号
Ｐｉと基準信号との位相誤差をθｅとした場合、位相検
波器７での出力電圧はcosθｅに比例し、位相検波器３
の出力電圧はsinθｅに比例する。いま自動位相制御回
路が位相同期状態となったならば、θｅは非常に小さく
なるため、cosθｅ１となり、位相検波器７からは正
または負の直流電圧が出力され、その出力信号を低域
波器１０を経て位相同期判別器１１に加えて、ロックオ
ン(LOCK ON)信号を得ている。逆に位相同期が外れた場
合は入力信号Ｐｉと基準信号との差のビート成分が出力
され、直流の出力電圧はほとんど０となり、位相同期判
別器１１の出力はロックオフ(LOCK OFF)となる。
またこの自動位相制御回路が位相同期状態にあるとき、
位相検波器７の出力電圧の振幅を入力信号Ｐｉの入力信
号レベルに比例するため、利得制御電圧としてAGCルー
プ波器９を経由して利得制御増幅器２に加えることに
よりコヒーレントAGCループを形成している。
位相検波器７の出力電圧の振幅を入力信号Ｐｉの入力信
号レベルに比例するため、利得制御電圧としてAGCルー
プ波器９を経由して利得制御増幅器２に加えることに
よりコヒーレントAGCループを形成している。
ところで、従来自動位相制御回路の補捉時の位相同期判
定を確実に行うため、位相同期判別回路の低域波器１
０の時定数が一定でかつAGCループ波器９の時定数と
同等に設定される。この為位相同期判別後における急激
な入力信号レベル低下において、AGCループが充分追従
出来ず、位相検波器７の出力電圧が瞬時的に減少し、そ
の電圧が低域波器１０を通して位相同期判別器１１に
加えられ誤ってロックオフすることがあった。
定を確実に行うため、位相同期判別回路の低域波器１
０の時定数が一定でかつAGCループ波器９の時定数と
同等に設定される。この為位相同期判別後における急激
な入力信号レベル低下において、AGCループが充分追従
出来ず、位相検波器７の出力電圧が瞬時的に減少し、そ
の電圧が低域波器１０を通して位相同期判別器１１に
加えられ誤ってロックオフすることがあった。
すなわち、位相検波器７の出力電圧は、前述したように
COSθｅに比例する一方、入力信号レベルと基準信号レ
ベルとの乗算値にも比例するので、入力信号レベルの低
下は位相検波器７の出力電圧レベル低下を引き起こす。
従って、入力信号レベルがたとえ瞬時的に低しただけで
も、位相検波器７の出力レベルは低下し、その結果ロッ
クオフ判定してしまう場合があった。
COSθｅに比例する一方、入力信号レベルと基準信号レ
ベルとの乗算値にも比例するので、入力信号レベルの低
下は位相検波器７の出力電圧レベル低下を引き起こす。
従って、入力信号レベルがたとえ瞬時的に低しただけで
も、位相検波器７の出力レベルは低下し、その結果ロッ
クオフ判定してしまう場合があった。
本考案の目的は、この様な、誤った位相非同期判定をし
ないために、位相同期判別にともない同期判別回路の時
定数を切換える様にした装置を提供するものである。
ないために、位相同期判別にともない同期判別回路の時
定数を切換える様にした装置を提供するものである。
上記目的を達成するため、本考案による位相同期判別回
路においては、ＡＧＣループを有する自動位相制御回路
の位相同期判別回路であって、位相同期判別回路は、入
力信号と基準信号との位相同期状態を判別してロックオ
ン信号又はロックオフ信号を出力するものであり、この
回路の時定数を切替える手段を有し、この時定数を切替
える手段は、ロックオン信号に応答して、前記位相同期
判別回路の時定数をＡＧＣループの時定数よりも大きく
なるように制御する。
路においては、ＡＧＣループを有する自動位相制御回路
の位相同期判別回路であって、位相同期判別回路は、入
力信号と基準信号との位相同期状態を判別してロックオ
ン信号又はロックオフ信号を出力するものであり、この
回路の時定数を切替える手段を有し、この時定数を切替
える手段は、ロックオン信号に応答して、前記位相同期
判別回路の時定数をＡＧＣループの時定数よりも大きく
なるように制御する。
以下に、本考案の一実施例を図により説明する。
第２図は本考案の一実施例であり、第１図の低域波器
10と位相同期判別器11部分の具体的構成を示すものであ
る。この部分が本案の位相同期判別回路を構成するもの
であり、他の構成部分は第１図と同じであるために、そ
の説明は省略する。本考案は位相同期判別回路にて判定
された位相同期信号と連動し、位相同期判別回路に挿入
された低域波器１０の時定数をスイッチＳにより切換
えるものである。また第２図において、VRは位相同期判
定時のしきい値を設定する為のものであり、１２は比較
器である。
10と位相同期判別器11部分の具体的構成を示すものであ
る。この部分が本案の位相同期判別回路を構成するもの
であり、他の構成部分は第１図と同じであるために、そ
の説明は省略する。本考案は位相同期判別回路にて判定
された位相同期信号と連動し、位相同期判別回路に挿入
された低域波器１０の時定数をスイッチＳにより切換
えるものである。また第２図において、VRは位相同期判
定時のしきい値を設定する為のものであり、１２は比較
器である。
いま、自動位相制御回路においてAGCループの時定数τ
Ｃと位相同期判別回路の時定数τＤとの関係がτＣτ
Ｄである場合、ロックオフの判別は容易である代りに、
ロックオン後の瞬時的な入力レベル変動（レベル低下）
に対し、AGCループは充分応答出来ないため、位相検波
器７の出力電圧は瞬時的に大きく変動する。この変動す
る値（レベル低下時）によっては、出力電圧が位相同期
判別回路のしきい値以下となりロックオフ信号を送出す
ることがあった。
Ｃと位相同期判別回路の時定数τＤとの関係がτＣτ
Ｄである場合、ロックオフの判別は容易である代りに、
ロックオン後の瞬時的な入力レベル変動（レベル低下）
に対し、AGCループは充分応答出来ないため、位相検波
器７の出力電圧は瞬時的に大きく変動する。この変動す
る値（レベル低下時）によっては、出力電圧が位相同期
判別回路のしきい値以下となりロックオフ信号を送出す
ることがあった。
しかし、本考案によれば、位相同期判別回路に挿入され
ている低域波器１０の時定数を該回路によるロックオ
ン信号により大きく設定するため、位相同期判定後の瞬
時のエラー電圧変動（レベル低下）に対し感知すること
なく運用の継続を図ることができる。
ている低域波器１０の時定数を該回路によるロックオ
ン信号により大きく設定するため、位相同期判定後の瞬
時のエラー電圧変動（レベル低下）に対し感知すること
なく運用の継続を図ることができる。
以上説明したように、本考案は自動位相同期回路の位相
同期状態に対応して位相同期判定回路の時定数を切換え
ることにより、特に位相同期状態における位相同期判定
回路の誤動作をなくし確実な位相同期信号を得ることが
できるという効果を有するものである。
同期状態に対応して位相同期判定回路の時定数を切換え
ることにより、特に位相同期状態における位相同期判定
回路の誤動作をなくし確実な位相同期信号を得ることが
できるという効果を有するものである。
第１図は、AGCループを有する一般的な自動位相制御回
路のブロック図、第２図は第１図の低域波器１０と位
相同期判別器１１の実施例の拡大図である。 図において、 １…混合器、２…利得制御増幅器、３，７…位相検波
器、４…基準信号発振器、５…位相同期ループ波器、
６…電圧制御発振器、８…９０°移相器、９…AGCルー
プ波器、１０…低域波器、１１…位相同期判別器、
Ｓ…切換スイッチである。
路のブロック図、第２図は第１図の低域波器１０と位
相同期判別器１１の実施例の拡大図である。 図において、 １…混合器、２…利得制御増幅器、３，７…位相検波
器、４…基準信号発振器、５…位相同期ループ波器、
６…電圧制御発振器、８…９０°移相器、９…AGCルー
プ波器、１０…低域波器、１１…位相同期判別器、
Ｓ…切換スイッチである。
Claims (1)
- 【請求項１】ＡＧＣループを有する自動位相制御回路の
位相同期判別回路であって、 位相同期判別回路は、入力信号と基準信号との位相同期
状態を判別してロックオン信号又はロックオフ信号を出
力するものであり、この回路の時定数を切替える手段を
有し、 前記時定数を切替える手段は、前記ロックオン信号に応
答して、前記位相同期判別回路の時定数を、前記ＡＧＣ
ループの時定数よりも大きくなるように制御することを
特徴とする位相同期判別回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP224984U JPH062350Y2 (ja) | 1984-01-11 | 1984-01-11 | 位相同期判別回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP224984U JPH062350Y2 (ja) | 1984-01-11 | 1984-01-11 | 位相同期判別回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60114440U JPS60114440U (ja) | 1985-08-02 |
| JPH062350Y2 true JPH062350Y2 (ja) | 1994-01-19 |
Family
ID=30475745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP224984U Expired - Lifetime JPH062350Y2 (ja) | 1984-01-11 | 1984-01-11 | 位相同期判別回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH062350Y2 (ja) |
-
1984
- 1984-01-11 JP JP224984U patent/JPH062350Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60114440U (ja) | 1985-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4377728A (en) | Phase locked loop with improved lock-in | |
| US4048566A (en) | Suppressed carrier automatic gain control circuitry | |
| US3939425A (en) | Noise-squelching circuit using a phase-locked loop | |
| US4713630A (en) | BPSK Costas-type PLL circuit having false lock prevention | |
| US4724437A (en) | Signal acquisition circuit with variable bandwidth phase locked loop | |
| JPH062350Y2 (ja) | 位相同期判別回路 | |
| CA2262882C (en) | Frequency lock indicator for fpll demodulated signal having a pilot | |
| US5666084A (en) | Multi-level demodulator and VCO circuit | |
| US5072192A (en) | Phase loop demodulator | |
| JP2514940B2 (ja) | 映像中間周波信号処理回路 | |
| JPS6225543A (ja) | 局部発振器の周波数安定化方式 | |
| US5287073A (en) | Phase locked loop using pilot signal for lock detection | |
| US5675283A (en) | Pilot recovery and polarity detection system | |
| JP2972714B2 (ja) | クロック信号抽出回路及びそれを用いたｐｃｍ信号復調回路 | |
| JPS63232605A (ja) | 自動周波数制御回路 | |
| JP2600458B2 (ja) | 位相同期回路 | |
| JPS6247374B2 (ja) | ||
| JP2884611B2 (ja) | 位相同期判定回路 | |
| JPH03217124A (ja) | 位相同期回路 | |
| JPH01133819U (ja) | ||
| JPH0746772B2 (ja) | Ｐｌｌ回路 | |
| JPS5820018A (ja) | Ａｇｃ回路 | |
| JPS6331221A (ja) | 位相同期回路 | |
| JPH03117203A (ja) | 位相固定ループによるｆｍ復調回路 | |
| JPS61166634U (ja) |