JPS623584B2 - - Google Patents
Info
- Publication number
- JPS623584B2 JPS623584B2 JP7462776A JP7462776A JPS623584B2 JP S623584 B2 JPS623584 B2 JP S623584B2 JP 7462776 A JP7462776 A JP 7462776A JP 7462776 A JP7462776 A JP 7462776A JP S623584 B2 JPS623584 B2 JP S623584B2
- Authority
- JP
- Japan
- Prior art keywords
- block
- wiring
- logic
- present
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は電算機を用いてLSI（大規模集積回
路）の設計を行なうビルデイング・ブロツク方式
の集積回路に関するものである。
路）の設計を行なうビルデイング・ブロツク方式
の集積回路に関するものである。
従来、電算機を用いてLSIを設計する場合、第
１図に示すようないわゆるビルデイング・ブロツ
ク方式が採用されている。図において１は四角形
状のブロツク内に論理回路パターンを形成してな
る論理回路ブロツク、２は電算機を用いて形成さ
れたブロツク間配線、３はボンデイングパツドを
示す。このビルデイング・ブロツク方式では、ブ
ロツクを電算機向けに規格化することにより手書
きパターンの多様性を殺し、自動処理しやすくし
ている。ただこの方式の欠点は、システムの増大
とともに斜線部（上、下の線をつなぐ部分で、以
下スルー部と称する）４が増大し、半導体チツプ
における占有面積が大きくなる点にある。その原
因は、スルー部４を単に上の配線領域と下の配線
領域とを接続するだけのために用いていたからで
ある。
１図に示すようないわゆるビルデイング・ブロツ
ク方式が採用されている。図において１は四角形
状のブロツク内に論理回路パターンを形成してな
る論理回路ブロツク、２は電算機を用いて形成さ
れたブロツク間配線、３はボンデイングパツドを
示す。このビルデイング・ブロツク方式では、ブ
ロツクを電算機向けに規格化することにより手書
きパターンの多様性を殺し、自動処理しやすくし
ている。ただこの方式の欠点は、システムの増大
とともに斜線部（上、下の線をつなぐ部分で、以
下スルー部と称する）４が増大し、半導体チツプ
における占有面積が大きくなる点にある。その原
因は、スルー部４を単に上の配線領域と下の配線
領域とを接続するだけのために用いていたからで
ある。
本発明は上記実情に鑑みてなされたもので、論
理回路ブロツクの配線パターンをブロツクの縦方
向に突き抜けた構成とすることにより、前記スル
ー部の配線数を極力減少させ、かつ上記突き抜け
配線パターンをブロツク内の配線の一部として用
いることによりチツプ面積の減少化をはかり得る
ビルデイング・ブロツク方式の集積回路を提供し
ようとするものである。
理回路ブロツクの配線パターンをブロツクの縦方
向に突き抜けた構成とすることにより、前記スル
ー部の配線数を極力減少させ、かつ上記突き抜け
配線パターンをブロツク内の配線の一部として用
いることによりチツプ面積の減少化をはかり得る
ビルデイング・ブロツク方式の集積回路を提供し
ようとするものである。
以下図面を参照して本発明の実施例を説明す
る。なお本発明は、シリコンゲート型Ｅ／Ｄ（エ
ンハンスメント／デプレツシヨン）MOS回路の
場合に特に有効なので、以下の説明はすべてこの
回路の場合であるが、他の回路例えばアルミゲー
トＥ／Ｅ（エンハンスメント／エンハンスメン
ト）、Ｅ／Ｄ型、相補型MOSの構成にも適用でき
る。
る。なお本発明は、シリコンゲート型Ｅ／Ｄ（エ
ンハンスメント／デプレツシヨン）MOS回路の
場合に特に有効なので、以下の説明はすべてこの
回路の場合であるが、他の回路例えばアルミゲー
トＥ／Ｅ（エンハンスメント／エンハンスメン
ト）、Ｅ／Ｄ型、相補型MOSの構成にも適用でき
る。
第２図は本発明が適用された負論理２NOR回
路で、同図ａは集積回路パターン図、同図ｂはそ
の等価回路図、同図ｃはその具体的回路結線図で
ある。図において１１はデプレツシヨン型負荷
MOSトランジスタ部、１２，１３はエンハンス
メト型駆動用MOSトランジスタ部、ａ，ｂ，ｄ
はこれらトランジスタのゲート配線となるポリシ
コン層、１４，１５は該ポリシコン層上に絶縁膜
を介して設けられる電源配線を示し、配線１４は
電源ＶDD用、１５は接地用である。１６は配線コ
ンタクト部である。
路で、同図ａは集積回路パターン図、同図ｂはそ
の等価回路図、同図ｃはその具体的回路結線図で
ある。図において１１はデプレツシヨン型負荷
MOSトランジスタ部、１２，１３はエンハンス
メト型駆動用MOSトランジスタ部、ａ，ｂ，ｄ
はこれらトランジスタのゲート配線となるポリシ
コン層、１４，１５は該ポリシコン層上に絶縁膜
を介して設けられる電源配線を示し、配線１４は
電源ＶDD用、１５は接地用である。１６は配線コ
ンタクト部である。
この構成の特徴は、ゲート配線ａ，ｂ，ｄがブ
ロツクの縦方向に突き抜ける如く形成され、上端
側からでも下端側からでも接続できるようになつ
ている点で、以下このブロツクを突き抜けブロツ
クと称す。このような構成を有した各種突き抜け
ブロツク１７，１７…を第３図に示すように横方
向に複数列並べると共に、各列１８，１８…間は
互いに離間するように配置し、ブロツク間の配線
を行なう。１９，１９…はそれの配線を示す。即
ちこのような配線を電算機で自動的に形成するに
当り、論理回路ブロツクの突き抜け配線パターン
（例えばａ，ｂ，ｄ）と他の論理回路ブロツク間
の配線は互いに近い方の突き抜け配線パターンの
端部どうしで行なえば、配線長が短かくなり、第
１図のようなスルー部４の配線数が減少し、チツ
プ面積を小さくすることができる。図において１
９１〜１９４は本発明を用いたことにより削除で
きたスルー部及び横方向配線である。特に突き抜
け配線パターンａ，ｂ，ｄは第１図のスルー部の
役目を兼用すると共に論理回路ブロツク内のトラ
ンジスタ１１，１２，１３のゲート配線の役目を
している点で効果的である。また横方向の電源線
１４，１５と縦方向のポリシリコン配線ａ，ｂ，
ｄとは多層配線で、相互にぶつからない構成とな
つているため面積的に有利であるし、実施も極め
て容易である。またＥ／Ｄ MOSの場合、デプ
レツシヨン型トランジスタのゲートを出力端に接
続できるので、ポリシリコン配線を素直に上下に
出すことができるものである。
ロツクの縦方向に突き抜ける如く形成され、上端
側からでも下端側からでも接続できるようになつ
ている点で、以下このブロツクを突き抜けブロツ
クと称す。このような構成を有した各種突き抜け
ブロツク１７，１７…を第３図に示すように横方
向に複数列並べると共に、各列１８，１８…間は
互いに離間するように配置し、ブロツク間の配線
を行なう。１９，１９…はそれの配線を示す。即
ちこのような配線を電算機で自動的に形成するに
当り、論理回路ブロツクの突き抜け配線パターン
（例えばａ，ｂ，ｄ）と他の論理回路ブロツク間
の配線は互いに近い方の突き抜け配線パターンの
端部どうしで行なえば、配線長が短かくなり、第
１図のようなスルー部４の配線数が減少し、チツ
プ面積を小さくすることができる。図において１
９１〜１９４は本発明を用いたことにより削除で
きたスルー部及び横方向配線である。特に突き抜
け配線パターンａ，ｂ，ｄは第１図のスルー部の
役目を兼用すると共に論理回路ブロツク内のトラ
ンジスタ１１，１２，１３のゲート配線の役目を
している点で効果的である。また横方向の電源線
１４，１５と縦方向のポリシリコン配線ａ，ｂ，
ｄとは多層配線で、相互にぶつからない構成とな
つているため面積的に有利であるし、実施も極め
て容易である。またＥ／Ｄ MOSの場合、デプ
レツシヨン型トランジスタのゲートを出力端に接
続できるので、ポリシリコン配線を素直に上下に
出すことができるものである。
以上の実施例では、突き抜けブロツクとして全
端子すべてが上、下から配線可能なものを示した
が、実際にはすべての端子を上、下に突き抜けさ
せることは不要であるし、すべての端子を上、下
に出すためにブロツク自体を横方向に大きくなる
場合もあり得る。第４図ａはこの点を考慮した部
分的突き抜けブロツクで、同図ｂはその等価回路
図である。図を見ても分るとうり、入力配線は
ａ，ｂ，ｃで、出力配線はｄであり、配線ａだけ
が上、下に突き抜け、両方から配線できるように
なつている。前実施例の場合にくらべてトランジ
スタ（斜線部）が１個増加しているにもかかわら
ず、ブロツク面積は略同じくらいで済んでいる。
端子すべてが上、下から配線可能なものを示した
が、実際にはすべての端子を上、下に突き抜けさ
せることは不要であるし、すべての端子を上、下
に出すためにブロツク自体を横方向に大きくなる
場合もあり得る。第４図ａはこの点を考慮した部
分的突き抜けブロツクで、同図ｂはその等価回路
図である。図を見ても分るとうり、入力配線は
ａ，ｂ，ｃで、出力配線はｄであり、配線ａだけ
が上、下に突き抜け、両方から配線できるように
なつている。前実施例の場合にくらべてトランジ
スタ（斜線部）が１個増加しているにもかかわら
ず、ブロツク面積は略同じくらいで済んでいる。
なお本発明は上記実施例に限られることなく、
例えばシリコンゲート構成をモリブデンゲート構
成にするとか、各論理回路ブロツクの横方向のア
ルミ電源配線を対応した位置に設け、ブロツクを
横方向に並べると自動的に電源配線がつながるよ
うにする等種々の変形が可能である。また本発明
でいう“縦方向”、“横方向”とは方向を定める便
宜的表現である。
例えばシリコンゲート構成をモリブデンゲート構
成にするとか、各論理回路ブロツクの横方向のア
ルミ電源配線を対応した位置に設け、ブロツクを
横方向に並べると自動的に電源配線がつながるよ
うにする等種々の変形が可能である。また本発明
でいう“縦方向”、“横方向”とは方向を定める便
宜的表現である。
以上説明した如く本発明によれば、突き抜け配
線パターンを用いたので、半導体チツプ面積の縮
小化等が可能なビルデイング・ブロツク方式の集
積回路が提供できるものである。
線パターンを用いたので、半導体チツプ面積の縮
小化等が可能なビルデイング・ブロツク方式の集
積回路が提供できるものである。
第１図は従来のビルデイング・ブロツク方式の
集積回路を説明するための概略的配線パターン
図、第２図ａは本発明の一実施例を示す論理回路
ブロツクのパターン図、同図ｂはその等価回路
図、同図ｃはその具体的回路結線図、第３図は本
発明の一実施例を示す概略的配線パターン図、第
４図ａは本発明の他の実施例を示す論理回路ブロ
ツク図、同図ｂはその等価回路図である。 ａ，ｂ，ｃ……突き抜け配線パターン、１４，
１５……電源配線、１７……論理回路ブロツク、
１８……ブロツク列、１９……ブロツク間配線。
集積回路を説明するための概略的配線パターン
図、第２図ａは本発明の一実施例を示す論理回路
ブロツクのパターン図、同図ｂはその等価回路
図、同図ｃはその具体的回路結線図、第３図は本
発明の一実施例を示す概略的配線パターン図、第
４図ａは本発明の他の実施例を示す論理回路ブロ
ツク図、同図ｂはその等価回路図である。 ａ，ｂ，ｃ……突き抜け配線パターン、１４，
１５……電源配線、１７……論理回路ブロツク、
１８……ブロツク列、１９……ブロツク間配線。
Claims (1)
- １ ブロツク内に論理回路を備えた複数個の論理
ブロツクを横（又は縦）方向に１列に連接配置す
るとともに縦（又は横）方向に所定間隔で隔てて
複数列並置し、その論理ブロツク列間で各論理ブ
ロツクから導出された信号入出力端子を配線によ
り相互接続するビルデイング・ブロツク方式の集
積回路において、各論理ブロツクは、論理回路の
信号入出力端子の少くともいずれかを論理ブロツ
クの連接方向に沿う２つの辺に導出してなり、こ
の２つの辺のいずれの辺側でも論理ブロツクの信
号入出力端子の相互接続が行なえるようにしたこ
とを特徴とするビルデイング・ブロツク方式の集
積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7462776A JPS5387A (en) | 1976-06-24 | 1976-06-24 | Automatic design system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7462776A JPS5387A (en) | 1976-06-24 | 1976-06-24 | Automatic design system |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62243033A Division JPS6399545A (ja) | 1987-09-28 | 1987-09-28 | ビルディング・ブロック方式の集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5387A JPS5387A (en) | 1978-01-05 |
| JPS623584B2 true JPS623584B2 (ja) | 1987-01-26 |
Family
ID=13552610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7462776A Granted JPS5387A (en) | 1976-06-24 | 1976-06-24 | Automatic design system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5387A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5715440A (en) * | 1980-07-03 | 1982-01-26 | Nec Corp | Semiconductor device |
| US4549041A (en) * | 1983-11-07 | 1985-10-22 | Fujikura Ltd. | Flame-retardant cross-linked composition and flame-retardant cable using same |
| JPH0644593B2 (ja) * | 1984-11-09 | 1994-06-08 | 株式会社東芝 | 半導体集積回路装置 |
| US5026568A (en) * | 1988-06-22 | 1991-06-25 | Lotte Company Limited | Soybean snack and a process for producing it |
| ITFI20120034U1 (it) | 2012-05-22 | 2013-11-23 | Mens Sana S R L | Ornamento personalizzabile per prodotti di gioielleria o bigiotteria |
-
1976
- 1976-06-24 JP JP7462776A patent/JPS5387A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5387A (en) | 1978-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11121498A (ja) | 半導体集積回路装置 | |
| JPH0785490B2 (ja) | 集積回路装置 | |
| JPS623584B2 (ja) | ||
| JP3289999B2 (ja) | 半導体集積回路 | |
| JPS58124263A (ja) | 半導体装置 | |
| JPS6399545A (ja) | ビルディング・ブロック方式の集積回路 | |
| JP2001244342A (ja) | 集積回路のレイアウト方法、集積回路及びマクロセル | |
| JP2839722B2 (ja) | 集積回路装置 | |
| JP2555774B2 (ja) | 半導体集積回路 | |
| JPH0145227B2 (ja) | ||
| JPH02280353A (ja) | 半導体集積回路 | |
| JPH065782A (ja) | 半導体チップコーナー部のレイアウト方法、及び半導体集積回路装置 | |
| JP2508214B2 (ja) | マスタスライス方式半導体集積回路装置 | |
| JPH11330371A (ja) | 半導体装置 | |
| JPS60261155A (ja) | 集積回路の製造方法 | |
| JPH02208968A (ja) | 半導体集積回路 | |
| JPH0563165A (ja) | 半導体装置 | |
| JPH04280471A (ja) | マスタースライス方式の半導体集積回路装置 | |
| JPS6329550A (ja) | 半導体集積回路装置 | |
| JPH0548048A (ja) | マスタスライス型半導体集積回路装置 | |
| JPH0812881B2 (ja) | 半導体集積回路 | |
| JPH021952A (ja) | スタンダードセル方式の半導体集積回路 | |
| JPS644667B2 (ja) | ||
| JPS62249450A (ja) | 半導体集積回路装置 | |
| JPS63300530A (ja) | 集積回路 |