JPH0623939B2 - カレントミラ−回路 - Google Patents
カレントミラ−回路Info
- Publication number
- JPH0623939B2 JPH0623939B2 JP59135247A JP13524784A JPH0623939B2 JP H0623939 B2 JPH0623939 B2 JP H0623939B2 JP 59135247 A JP59135247 A JP 59135247A JP 13524784 A JP13524784 A JP 13524784A JP H0623939 B2 JPH0623939 B2 JP H0623939B2
- Authority
- JP
- Japan
- Prior art keywords
- pnp transistor
- transistor
- current
- pnp
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） この発明は、集積回路におけるカレンミラー回路に関す
る。
る。
（従来の技術） 従来の良く知られたカレントミラー回路は、Alan Ｂ．
Grebene「アナログ集積回路」（昭５０−９−１５）Ｐ
１１８〜Ｐ１２５に記載されているように第２図に示す
ような構成であつた。すなわち、第２図において、Ｑ
１１はＰＮＰトランジスタで、コレクタが入力端子１１
に接続される一方、エミツタが抵抗Ｒ１１を介して電源
端子１６に接続される。Ｑ１２，Ｑ１３，Ｑ１４，Ｑ
１５は同じくＰＮＰトランジスタで、各エミツタが前記
抵抗Ｒ１１と同一抵抗値の抵抗Ｒ１２，Ｒ１３，
Ｒ１４，Ｒ１５を介して前記電源端子１６に接続される
一方、各コレクタが出力端子１２，１３，１４，１５に
個別に接続され、さらにベースが前記ＰＮＰトランジス
タＱ１１のベースに共通接続される。Ｑ１６は同じくＰ
ＮＰトランジスタで、エミツタが前記ＰＮＰトランジス
タＱ１１〜Ｑ１５の共通ベースに接続される一方、コレ
クタが接地され、さらにベースが前記ＰＮＰトランジス
タＱ１１のコレクタに接続される。
Grebene「アナログ集積回路」（昭５０−９−１５）Ｐ
１１８〜Ｐ１２５に記載されているように第２図に示す
ような構成であつた。すなわち、第２図において、Ｑ
１１はＰＮＰトランジスタで、コレクタが入力端子１１
に接続される一方、エミツタが抵抗Ｒ１１を介して電源
端子１６に接続される。Ｑ１２，Ｑ１３，Ｑ１４，Ｑ
１５は同じくＰＮＰトランジスタで、各エミツタが前記
抵抗Ｒ１１と同一抵抗値の抵抗Ｒ１２，Ｒ１３，
Ｒ１４，Ｒ１５を介して前記電源端子１６に接続される
一方、各コレクタが出力端子１２，１３，１４，１５に
個別に接続され、さらにベースが前記ＰＮＰトランジス
タＱ１１のベースに共通接続される。Ｑ１６は同じくＰ
ＮＰトランジスタで、エミツタが前記ＰＮＰトランジス
タＱ１１〜Ｑ１５の共通ベースに接続される一方、コレ
クタが接地され、さらにベースが前記ＰＮＰトランジス
タＱ１１のコレクタに接続される。
このように構成されたカレントミラー回路は、ＰＮＰト
ランジスタＱ１１を通して入力端子１１から基準電流が
供給され、ＰＮＰトランジスタＱ１２，Ｑ１３，
Ｑ１４，Ｑ１５のコレクタから出力端子１２，１３，１
４，１５の各々に前記基準電流に見合つた電流が取り出
せるように動作する。
ランジスタＱ１１を通して入力端子１１から基準電流が
供給され、ＰＮＰトランジスタＱ１２，Ｑ１３，
Ｑ１４，Ｑ１５のコレクタから出力端子１２，１３，１
４，１５の各々に前記基準電流に見合つた電流が取り出
せるように動作する。
また、ＰＮＰトランジスタＱ１６は、基準電流と出力端
子１２〜１５の出力電流との整合の精度を高めるために
使用されている。
子１２〜１５の出力電流との整合の精度を高めるために
使用されている。
このＰＮＰトランジスタＱ１６を用いない方法として
は、ＰＮＰトランジスタＱ１１〜Ｑ１５の共通ベースを
直接ＰＮＰトランジスタＱ１１のコレクタに接続する方
法があるが、この場合、ＰＮＰトランジスタＱ１１〜Ｑ
１５のベース電流がそのままＰＮＰトランジスタＱ１１
のコレクタに帰還されるため、前記ベース電流がＰＮＰ
トランジスタＱ１１のコレクタ電流Ｉに加算され、基準
電流と出力電流の整合性が悪くなつてしまう。
は、ＰＮＰトランジスタＱ１１〜Ｑ１５の共通ベースを
直接ＰＮＰトランジスタＱ１１のコレクタに接続する方
法があるが、この場合、ＰＮＰトランジスタＱ１１〜Ｑ
１５のベース電流がそのままＰＮＰトランジスタＱ１１
のコレクタに帰還されるため、前記ベース電流がＰＮＰ
トランジスタＱ１１のコレクタ電流Ｉに加算され、基準
電流と出力電流の整合性が悪くなつてしまう。
例えば、ＰＮＰトランジスタＱ１１〜Ｑ１５のエミツタ
面積が同一であり、各々のｈｆｅの整合がとれていると
仮定し、そのｈｆｅをβｐ，入力端子１１の基準電流を
Ｉ０，出力端子１２〜１５の出力電流をＩ（ＰＮＰトラ
ンジスタＱ１１のコレクタ電流Ｉに一致する）とすれ
ば、カレントミラーの原理から次式が成立する。
面積が同一であり、各々のｈｆｅの整合がとれていると
仮定し、そのｈｆｅをβｐ，入力端子１１の基準電流を
Ｉ０，出力端子１２〜１５の出力電流をＩ（ＰＮＰトラ
ンジスタＱ１１のコレクタ電流Ｉに一致する）とすれ
ば、カレントミラーの原理から次式が成立する。
ここで、特に一般集積回路におけるＰＮＰトランジスタ
としては構造柄ラテラルトランジスタが用いられていて
ｈｆｅが低いので、式の２項目は無視できなくなる。
以上の説明は、共通ベースから直接ＰＮＰトランジスタ
Ｑ１１のコレクタに帰還した場合である。
としては構造柄ラテラルトランジスタが用いられていて
ｈｆｅが低いので、式の２項目は無視できなくなる。
以上の説明は、共通ベースから直接ＰＮＰトランジスタ
Ｑ１１のコレクタに帰還した場合である。
直接の帰還ではなく、ＰＮＰトランジスタＱ１６を介し
て帰還した場合は、ＰＮＰトランジスタＱ１６のｈｆｅ
を上記の説明と同様にβｐとすれば次式となる。
て帰還した場合は、ＰＮＰトランジスタＱ１６のｈｆｅ
を上記の説明と同様にβｐとすれば次式となる。
この式から分かるように、ＰＮＰトランジスタＱ１６
を介在させた場合は、第２項目は式に比べてかなり小
さくなる。
を介在させた場合は、第２項目は式に比べてかなり小
さくなる。
（発明が解決しようとする問題点） 以上説明してきたように、フイードバツク用のＰＮＰト
ランジスタＱ１６は、カレントミラー回路において必要
不可欠である。しかしながら、フイードバツク素子とし
てＰＮＰトランジスタＱ１６を用いた場合は、一般集積
回路においてＰＮＰトランジスタとしてラテラルトラン
ジスタが使用されているため、第２図に符号１７，１８
を付して示す基板容量が回路に形成されてしまう欠点が
あつた。また、ＰＮＰトランジスタの応答特性が悪いの
で、フイードバツク時の位相が遅れ、発振しやすいとい
う欠点がある。さらに、基準電流と出力電流の整合性
が、ＰＮＰトランジスタのｈｆｅに依存するという欠点
があつた。
ランジスタＱ１６は、カレントミラー回路において必要
不可欠である。しかしながら、フイードバツク素子とし
てＰＮＰトランジスタＱ１６を用いた場合は、一般集積
回路においてＰＮＰトランジスタとしてラテラルトラン
ジスタが使用されているため、第２図に符号１７，１８
を付して示す基板容量が回路に形成されてしまう欠点が
あつた。また、ＰＮＰトランジスタの応答特性が悪いの
で、フイードバツク時の位相が遅れ、発振しやすいとい
う欠点がある。さらに、基準電流と出力電流の整合性
が、ＰＮＰトランジスタのｈｆｅに依存するという欠点
があつた。
（問題点を解決するための手段） そこで、この発明では、従来のＰＮＰトランジスタに代
えて、ＮＰＮトランジスタとダイオードと抵抗とにより
フイードバツク回路を構成する。
えて、ＮＰＮトランジスタとダイオードと抵抗とにより
フイードバツク回路を構成する。
（作用） このようにすれば、基板容量が形成されても、それがカ
レントミラー回路に直接影響しなくなるとともに、ＮＰ
Ｎトランジスタの応答性がよいことから発振しない安定
な回路となり、さらに電流整合性を抵抗値である程度調
整できる。
レントミラー回路に直接影響しなくなるとともに、ＮＰ
Ｎトランジスタの応答性がよいことから発振しない安定
な回路となり、さらに電流整合性を抵抗値である程度調
整できる。
（実施例） 第１図はこの発明の一実施例であり、以下この一実施例
について説明する。
について説明する。
第１図において、Ｑ２２は第１のＰＮＰトランジスタ
で、エミツタが第１の電源としての電源端子２１に接続
される一方、コレクタが基準電流源２２の一端に接続さ
れる。この基準電流源２２の他端は接地される。Ｑ２３
〜Ｑ２ｎは複数の第２のＰＮＰトランジスタで、ベース
およびエミツタが前記第１のＰＮＰトランジスタＱ２２
のベースおよびエミツタと共通接続され、コレクタは出
力端子Ｏ２３〜Ｏ２ｎに個別に接続される。Ｑ２１はＮ
ＰＮトランジスタで、コレクタが前記第１の電源端子２
１に接続され、ベースが前記第１のＰＮＰトランジスタ
Ｑ２２のコレクタに接続される。さらに、ＮＰＮトラン
ジスタＱ２１は、エミツタが抵抗２３の一端に接続さ
れ、この抵抗２３の他端は接地される（すなわち、第２
の電源に接続される）。また、２４は直列接続された複
数のダイオードで、アノード側が前記ＰＮＰトランジス
タＱ２２〜Ｑ２ｎの共通ベースに接続される一方、カソ
ード側が前記ＮＰＮトランジスタＱ２１のエミツタに接
続される。
で、エミツタが第１の電源としての電源端子２１に接続
される一方、コレクタが基準電流源２２の一端に接続さ
れる。この基準電流源２２の他端は接地される。Ｑ２３
〜Ｑ２ｎは複数の第２のＰＮＰトランジスタで、ベース
およびエミツタが前記第１のＰＮＰトランジスタＱ２２
のベースおよびエミツタと共通接続され、コレクタは出
力端子Ｏ２３〜Ｏ２ｎに個別に接続される。Ｑ２１はＮ
ＰＮトランジスタで、コレクタが前記第１の電源端子２
１に接続され、ベースが前記第１のＰＮＰトランジスタ
Ｑ２２のコレクタに接続される。さらに、ＮＰＮトラン
ジスタＱ２１は、エミツタが抵抗２３の一端に接続さ
れ、この抵抗２３の他端は接地される（すなわち、第２
の電源に接続される）。また、２４は直列接続された複
数のダイオードで、アノード側が前記ＰＮＰトランジス
タＱ２２〜Ｑ２ｎの共通ベースに接続される一方、カソ
ード側が前記ＮＰＮトランジスタＱ２１のエミツタに接
続される。
このように構成された回路においては、第１のＰＮＰト
ランジスタＱ２２を介して基準電流源２２に基準電流が
流れ、第２のＰＮＰトランジスタＱ２３〜Ｑ２ｎのコレ
クタから出力端子Ｑ２３〜Ｑ２ｎの各々に前記基準電流
に見合つた電流（出力電流）が取り出せるように動作す
るが、いま、第１および第２のＰＮＰトランジスタＱ
２２，Ｑ２３〜Ｑ２ｎの整合が完全にとれ、同一のｈ
ｆｅであると仮定し、そのｈｆｅをβｐ２とし、かつダ
イオード２４の順方向電圧をＶｆ、第１および第２のＰ
ＮＰトランジスタＱ２２，Ｑ２３〜Ｑ２ｎの各々のエミ
ツタ・ベース間順方向電圧をＶＢＥ、基準電流を
Ｉｏ２、第１のＰＮＰトランジスタＱ２２のコレクタ電
流をＩ２２、出力電流をＩ２３，Ｉ２４…Ｉ２ｎ、抵抗
２３の値をＲ、ＮＰＮトランジスタＱ２１のｈｆｅをβ
ｎとすれば、次式が成立する。
ランジスタＱ２２を介して基準電流源２２に基準電流が
流れ、第２のＰＮＰトランジスタＱ２３〜Ｑ２ｎのコレ
クタから出力端子Ｑ２３〜Ｑ２ｎの各々に前記基準電流
に見合つた電流（出力電流）が取り出せるように動作す
るが、いま、第１および第２のＰＮＰトランジスタＱ
２２，Ｑ２３〜Ｑ２ｎの整合が完全にとれ、同一のｈ
ｆｅであると仮定し、そのｈｆｅをβｐ２とし、かつダ
イオード２４の順方向電圧をＶｆ、第１および第２のＰ
ＮＰトランジスタＱ２２，Ｑ２３〜Ｑ２ｎの各々のエミ
ツタ・ベース間順方向電圧をＶＢＥ、基準電流を
Ｉｏ２、第１のＰＮＰトランジスタＱ２２のコレクタ電
流をＩ２２、出力電流をＩ２３，Ｉ２４…Ｉ２ｎ、抵抗
２３の値をＲ、ＮＰＮトランジスタＱ２１のｈｆｅをβ
ｎとすれば、次式が成立する。
Ｉ２２＝Ｉ２３＝Ｉ２４＝……Ｉ２ｎ … この同一電流をＩｐとする。
また、ｎケのＰＮＰトランジスタ、ｍケのダイオードが
接続されているとすれば となる。ただし、ＶＣＣは電源端子２１の電圧値、ＩＥ
はＮＰＮトランジスタＱ２１のエミツタ電流値である。
接続されているとすれば となる。ただし、ＶＣＣは電源端子２１の電圧値、ＩＥ
はＮＰＮトランジスタＱ２１のエミツタ電流値である。
さらに、ＮＰＮトランジスタＱ２１のベース電流をＩｂ
とすれば となる。
とすれば となる。
よつて、基準電流Ｉｏ２は となる。ここで、上記式を満足する条件としては、
式の２項目が０より大でなければならない。つまり、下
記不等式が成立しなければならない。
式の２項目が０より大でなければならない。つまり、下
記不等式が成立しなければならない。
しかして、第１図の回路においては、前記式からも分
るように、の２項目の値を小さくすることにより、Ｉ
ｏ２とＩｐ（基準電流と出力電流）の整合性をよくする
ことができる。つまり、式を満足する最大のＲを決め
ればよい。
るように、の２項目の値を小さくすることにより、Ｉ
ｏ２とＩｐ（基準電流と出力電流）の整合性をよくする
ことができる。つまり、式を満足する最大のＲを決め
ればよい。
また、集積回路におけるＮＰＮトランジスタのｈｆｅを
ＰＮＰトランジスタに比べて大きくできることからも、
第１図の回路においては、式の第２項が小さくなり、
基準電流と出力電流の整合性がよくなる。
ＰＮＰトランジスタに比べて大きくできることからも、
第１図の回路においては、式の第２項が小さくなり、
基準電流と出力電流の整合性がよくなる。
さらに、第１図の回路においては、図に示すように基板
容量２５，２６が形成されるが、基板容量２５の容量成
分が第２図の基板容量１８と違いカレントミラー回路
（ＰＮＰトランジスタＱ２２，Ｑ２３〜Ｑ２ｎ）に直接
影響しなくなる。さらに、第１図の回路は、ＮＰＮトラ
ンジスタＱ２１の応答性がよいことから、発振をしない
安定な回路であることは明白である。
容量２５，２６が形成されるが、基板容量２５の容量成
分が第２図の基板容量１８と違いカレントミラー回路
（ＰＮＰトランジスタＱ２２，Ｑ２３〜Ｑ２ｎ）に直接
影響しなくなる。さらに、第１図の回路は、ＮＰＮトラ
ンジスタＱ２１の応答性がよいことから、発振をしない
安定な回路であることは明白である。
なお、第１図の一実施例では、ダイオード２４が複数個
直列接続されているが、これを１つとすることもでき
る。また、第２のＰＮＰトランジスタおよび出力端子は
少なくとも１つあればよい。
直列接続されているが、これを１つとすることもでき
る。また、第２のＰＮＰトランジスタおよび出力端子は
少なくとも１つあればよい。
（発明の効果） 以上詳述したように、この発明のカレントミラー回路
は、従来のＰＮＰトランジスタに代えて、ＮＰＮトラン
ジスタとダイオードと抵抗とによりフイードバツク回路
を構成するようにしたので、基板容量が形成されても、
それが直接影響しなくなるとともに、ＮＰＮトランジス
タの応答性がよいことから発振しない安定な回路とな
り、さらに従来回路では電流整合性がＰＮＰトランジス
タのｈｆｅによつて決定されていたが、抵抗値によつて
ある程度調整することができ、その電流整合性も従来に
比較して向上させることができる。
は、従来のＰＮＰトランジスタに代えて、ＮＰＮトラン
ジスタとダイオードと抵抗とによりフイードバツク回路
を構成するようにしたので、基板容量が形成されても、
それが直接影響しなくなるとともに、ＮＰＮトランジス
タの応答性がよいことから発振しない安定な回路とな
り、さらに従来回路では電流整合性がＰＮＰトランジス
タのｈｆｅによつて決定されていたが、抵抗値によつて
ある程度調整することができ、その電流整合性も従来に
比較して向上させることができる。
【図面の簡単な説明】 第１図はこの発明のカレントミラー回路の一実施例を示
す回路図、第２図は従来のカレントミラー回路を示す回
路図である。 ２１……電源端子、２２……基準電流源、２３……抵
抗、２４……ダイオード、Ｑ２１……ＮＰＮトランジス
タ、Ｑ２２……第１のＰＮＰトランジスタ、Ｑ２３，Ｑ
２４〜Ｑ２ｎ……第２のＰＮＰトランジスタ、Ｏ２３，
Ｏ２４〜Ｏ２ｎ……出力端子。
す回路図、第２図は従来のカレントミラー回路を示す回
路図である。 ２１……電源端子、２２……基準電流源、２３……抵
抗、２４……ダイオード、Ｑ２１……ＮＰＮトランジス
タ、Ｑ２２……第１のＰＮＰトランジスタ、Ｑ２３，Ｑ
２４〜Ｑ２ｎ……第２のＰＮＰトランジスタ、Ｏ２３，
Ｏ２４〜Ｏ２ｎ……出力端子。
Claims (1)
- 【請求項１】エミツタが第１の電源に接続され、コレク
タが基準電源に接続された第１のＰＮＰトランジスタ
と、ベースおよびエミツタが前記第１のＰＮＰトランジ
スタのベースおよびエミツタと共通接続された単数もし
くは複数の第２のＰＮＰトランジスタと、コレクタが前
記第１の電源に接続され、ベースが前記第１のＰＮＰト
ランジスタのコレクタに接続されたＮＰＮトランジスタ
と、一端が前記ＮＰＮトランジスタのエミツタに接続さ
れ、他端が第２の電源に接続された抵抗と、アノードが
前記第１のＰＮＰトランジスタおよび前記単数もしくは
複数の第２のＰＮＰトランジスタの共通ベースに接続さ
れ、カソードが前記ＮＰＮトランジスタのエミツタに接
続された単数もしくは直列接続された複数のダイオード
とからなるカレントミラー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59135247A JPH0623939B2 (ja) | 1984-07-02 | 1984-07-02 | カレントミラ−回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59135247A JPH0623939B2 (ja) | 1984-07-02 | 1984-07-02 | カレントミラ−回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6116312A JPS6116312A (ja) | 1986-01-24 |
| JPH0623939B2 true JPH0623939B2 (ja) | 1994-03-30 |
Family
ID=15147242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59135247A Expired - Lifetime JPH0623939B2 (ja) | 1984-07-02 | 1984-07-02 | カレントミラ−回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0623939B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4739246A (en) * | 1987-06-01 | 1988-04-19 | Gte Communication Systems Corporation | Current reference for feedback current source |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57206107A (en) * | 1981-06-15 | 1982-12-17 | Toshiba Corp | Current mirror circuit |
-
1984
- 1984-07-02 JP JP59135247A patent/JPH0623939B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6116312A (ja) | 1986-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4673867A (en) | Current mirror circuit and method for providing zero temperature coefficient trimmable current ratios | |
| US4636744A (en) | Front end of an operational amplifier | |
| EP0219682A2 (en) | A current to voltage converter circuit | |
| US4578633A (en) | Constant current source circuit | |
| JPH0544845B2 (ja) | ||
| JP2542623B2 (ja) | カレントミラ−回路 | |
| JPH07104372B2 (ja) | 電圧比較回路 | |
| US4501933A (en) | Transistor bridge voltage rectifier circuit | |
| GB2066607A (en) | Oscillator | |
| JPH03788B2 (ja) | ||
| US5670868A (en) | Low-constant voltage supply circuit | |
| JP2722663B2 (ja) | 基準電圧回路 | |
| JPH0784658A (ja) | 電流源 | |
| JP2598266B2 (ja) | バイアス回路 | |
| JPS6037484B2 (ja) | 電流安定化回路 | |
| JPS6116312A (ja) | カレントミラ−回路 | |
| US5015967A (en) | Integratable amplifier circuit | |
| JP2609749B2 (ja) | 電流供給回路 | |
| JPS634962B2 (ja) | ||
| JPS6325769Y2 (ja) | ||
| JPH077905B2 (ja) | 電圧比較器 | |
| JPS623938Y2 (ja) | ||
| JP2888612B2 (ja) | 電流源回路 | |
| JP3183410B2 (ja) | 定電流回路 | |
| JPH05216549A (ja) | 定電圧回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |