JPH077905B2 - 電圧比較器 - Google Patents
電圧比較器Info
- Publication number
- JPH077905B2 JPH077905B2 JP22592487A JP22592487A JPH077905B2 JP H077905 B2 JPH077905 B2 JP H077905B2 JP 22592487 A JP22592487 A JP 22592487A JP 22592487 A JP22592487 A JP 22592487A JP H077905 B2 JPH077905 B2 JP H077905B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- input
- transistor
- voltage
- voltage comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2409—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors
- H03K5/2418—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors with at least one differential stage
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、入力電流を抑制する高入力インピーダンス
型電圧比較器に関する。
型電圧比較器に関する。
第２図は従来のPNPトランジスタ入力の差動型電圧比較
器を示す回路図である。この電圧比較器は、入力端子5,
6からそれぞれ入力される入力電圧V1,V2の電圧差によっ
て互いに差動的に動作するPNPトランジスタ1,2を備えて
おり、このPNPトランジスタ1,2のそれぞれのエミッタは
定電流源８に接続されている。この定電流源８は電源線
９に接続されて一定の基準電流I0を供給し、PNPトラン
ジスタ1,2とともにこの電圧比較器の入力段を形成して
いる。
器を示す回路図である。この電圧比較器は、入力端子5,
6からそれぞれ入力される入力電圧V1,V2の電圧差によっ
て互いに差動的に動作するPNPトランジスタ1,2を備えて
おり、このPNPトランジスタ1,2のそれぞれのエミッタは
定電流源８に接続されている。この定電流源８は電源線
９に接続されて一定の基準電流I0を供給し、PNPトラン
ジスタ1,2とともにこの電圧比較器の入力段を形成して
いる。
また、PNPトランジスタ1,2のそれぞれのコレクタは、NP
Nトランジスタ3,4によって形成されたカレントミラー回
路20に接続されており、このカレントミラー回路20はこ
の電圧比較器における負荷素子として機能する。なお、
NPNトランジスタ3,4のエミッタのそれぞれは最低電位線
10に接続されている。
Nトランジスタ3,4によって形成されたカレントミラー回
路20に接続されており、このカレントミラー回路20はこ
の電圧比較器における負荷素子として機能する。なお、
NPNトランジスタ3,4のエミッタのそれぞれは最低電位線
10に接続されている。
このような構成を有する電圧比較器において、PNPトラ
ンジスタ1,2のそれぞれのベースに入力電圧V1,V2を与え
ると、これらの入力電圧V1,V2の大小関係によって、差
動出力SdがPNPトランジスタ２のコレクタ側の出力端子
７から得られる。
ンジスタ1,2のそれぞれのベースに入力電圧V1,V2を与え
ると、これらの入力電圧V1,V2の大小関係によって、差
動出力SdがPNPトランジスタ２のコレクタ側の出力端子
７から得られる。
例えば、入力電圧V1がV2よりも低いときには、PNPトラ
ンジスタ１がオンするとともにPNPトランジスタ２がオ
フとなり、定電流源８から流れる基準電流I0はPNPトラ
ンジスタ１のエミッタを経由して、その大部分がカレン
トミラー回路20のNPNトランジスタ３に流れる。また、
その一部はPNPトランジスタ１のベースから外部端子５
へと流れて入力電流となる。一方、PNPトランジスタ２
はオフとなっているので、出力端子７への電流は流れ
ず、差動出力Sdは０となる。
ンジスタ１がオンするとともにPNPトランジスタ２がオ
フとなり、定電流源８から流れる基準電流I0はPNPトラ
ンジスタ１のエミッタを経由して、その大部分がカレン
トミラー回路20のNPNトランジスタ３に流れる。また、
その一部はPNPトランジスタ１のベースから外部端子５
へと流れて入力電流となる。一方、PNPトランジスタ２
はオフとなっているので、出力端子７への電流は流れ
ず、差動出力Sdは０となる。
また、これとは逆に入力電圧V1がV2よりも高いときに
は、PNPトランジスタ２がオンするとともに、PNPトラン
ジスタ１はオフとなる。このとき、PNPトランジスタ１
とNPNトランジスタ３のコレクタ側の経路には電流が流
れないので、カレントミラー回路20の共通ベースにも電
流が流れず、カレントミラー回路20はオフとなる。従っ
て基準電流I0は、その大部分がPNPトランジスタ２のコ
レクタ側に流れ、その一部がPNPトランジスタ２のベー
スから外部端子６に流れる。一方、NPNトランジスタ４
はオフとなっているので、PNPトランジスタ２のコレク
タ電流が差動出力Sdとして出力される。
は、PNPトランジスタ２がオンするとともに、PNPトラン
ジスタ１はオフとなる。このとき、PNPトランジスタ１
とNPNトランジスタ３のコレクタ側の経路には電流が流
れないので、カレントミラー回路20の共通ベースにも電
流が流れず、カレントミラー回路20はオフとなる。従っ
て基準電流I0は、その大部分がPNPトランジスタ２のコ
レクタ側に流れ、その一部がPNPトランジスタ２のベー
スから外部端子６に流れる。一方、NPNトランジスタ４
はオフとなっているので、PNPトランジスタ２のコレク
タ電流が差動出力Sdとして出力される。
このように、入力電圧V1がV2よりも低いときには差動出
力Sdが０となり、これとは逆に入力電圧V1がV2よりも高
いときには、定電圧源８により供給された電流が差動出
力Sdとして得られることとなる。
力Sdが０となり、これとは逆に入力電圧V1がV2よりも高
いときには、定電圧源８により供給された電流が差動出
力Sdとして得られることとなる。
従来のPNPトランジスタ入力の電圧比較器は以上のよう
に構成されており、入力段のトランジスタが導通状態に
あるときにはそのトランジスタにベース電流が流れる。
ところが、このベース電流は電圧比較器における入力電
流に相当するので、これによって入力側に付加されてい
る入力抵抗（図示せず）などに電圧降下が発生し、入力
電圧に影響を与えて電圧比較器が不安定な動作をするな
どの問題があった。
に構成されており、入力段のトランジスタが導通状態に
あるときにはそのトランジスタにベース電流が流れる。
ところが、このベース電流は電圧比較器における入力電
流に相当するので、これによって入力側に付加されてい
る入力抵抗（図示せず）などに電圧降下が発生し、入力
電圧に影響を与えて電圧比較器が不安定な動作をするな
どの問題があった。
また、通常は、入力電圧V2を基準電圧、入力電圧V1を外
部からの入力電圧とすることが多く、このような場合に
は、特に入力電圧V1側の入力電流を抑制することが課題
となっていた。
部からの入力電圧とすることが多く、このような場合に
は、特に入力電圧V1側の入力電流を抑制することが課題
となっていた。
この発明はかかる問題を解決するためになされたもの
で、入力電流の少ない高入力インピーダンスの電圧比較
器を得ることを目的とする。
で、入力電流の少ない高入力インピーダンスの電圧比較
器を得ることを目的とする。
この発明に係る電圧比較器は、入力段のバイポーラトラ
ンジスタの入力側電極と定電位点との間に、負荷となる
カレントミラー回路の電流制御入力をその電流制御入力
とするバイパス回路を介挿させることにより、前記入力
側電極を通じて流れる電流を前記バイパス回路でバイパ
スさせている。
ンジスタの入力側電極と定電位点との間に、負荷となる
カレントミラー回路の電流制御入力をその電流制御入力
とするバイパス回路を介挿させることにより、前記入力
側電極を通じて流れる電流を前記バイパス回路でバイパ
スさせている。
カレントミラー回路の作動に伴って、バイパス回路が作
動し、入力段のバイポーラトランジスタと入力端子間に
流れる入力電流がバイパス回路を通じて定電位点にバイ
パスされることにより、等価的に入力電流が打消され
る。
動し、入力段のバイポーラトランジスタと入力端子間に
流れる入力電流がバイパス回路を通じて定電位点にバイ
パスされることにより、等価的に入力電流が打消され
る。
第１図はこの発明の一実施例を示す差動型の電圧比較器
の回路図である。図において、PNPトランジスタ1,2と定
電流源８とから形成される入力段、およびNPNトランジ
スタ3,4で形成されるカレントミラー回路20等の基本的
な構成は第２図における従来の電圧比較器と同一であ
る。本実施例では、これに加えてPNPトランジスタ１の
ベース（入力側電極）と最低電位線10との間にバイパス
回路30が設けられている。このバイパス回路30は、NPN
トランジスタ11と、このNPNトランジスタ11のエミッタ
と最低電位線10との間に介挿された抵抗12との直列接続
によって構成されている。また、このNPNトランジスタ1
1のベースはカレントミラー回路20を構成する２つのNPN
トランジスタ3,4の共通ベースと接続されている。この
ため、カレントミラー回路20の電流制御入力（ベース入
力）がバイパス回路30の電流制御入力（NPNトランジス
タ11のベース入力）となっており、カレントミラー回路
20を流れる電流に応じた電流がバイパス回路30を通じて
PNPトランジスタ１のベースと最低電位線10の間に流れ
得るようになっている。以下に示すように、このバイパ
ス回路30により、入力端子５に流れる入力電流を小さく
することができる。
の回路図である。図において、PNPトランジスタ1,2と定
電流源８とから形成される入力段、およびNPNトランジ
スタ3,4で形成されるカレントミラー回路20等の基本的
な構成は第２図における従来の電圧比較器と同一であ
る。本実施例では、これに加えてPNPトランジスタ１の
ベース（入力側電極）と最低電位線10との間にバイパス
回路30が設けられている。このバイパス回路30は、NPN
トランジスタ11と、このNPNトランジスタ11のエミッタ
と最低電位線10との間に介挿された抵抗12との直列接続
によって構成されている。また、このNPNトランジスタ1
1のベースはカレントミラー回路20を構成する２つのNPN
トランジスタ3,4の共通ベースと接続されている。この
ため、カレントミラー回路20の電流制御入力（ベース入
力）がバイパス回路30の電流制御入力（NPNトランジス
タ11のベース入力）となっており、カレントミラー回路
20を流れる電流に応じた電流がバイパス回路30を通じて
PNPトランジスタ１のベースと最低電位線10の間に流れ
得るようになっている。以下に示すように、このバイパ
ス回路30により、入力端子５に流れる入力電流を小さく
することができる。
入力電圧V1がV2よりも低いときには前述のように、PNP
トランジスタ１がオン、PNPトランジスタ２がオフとな
り、定電流源８からの電流I0がPNPトランジスタ１のコ
レクタに流れるとともに、カレントミラー回路20も作動
し、それによってNPNトランジスタ11もオンとなる。こ
のとき、PNPトランジスタ１に流れるベース電流IB1は次
式で与えられる。
トランジスタ１がオン、PNPトランジスタ２がオフとな
り、定電流源８からの電流I0がPNPトランジスタ１のコ
レクタに流れるとともに、カレントミラー回路20も作動
し、それによってNPNトランジスタ11もオンとなる。こ
のとき、PNPトランジスタ１に流れるベース電流IB1は次
式で与えられる。
IB1≒I0/hFE …（１） ここでI0:定電流源８からの基準電流 hFE:PNPトランジスタのエミッタ接地電流増幅率 これに対し、バイパス回路30における抵抗12の抵抗値Ｒ
を所定の値に設定しておくことにより、PNPトランジス
タ１のベース電流IB1がバイパス回路30に流れ、電圧比
較器の入力端子５にはほとんど電流が流れないようにす
ることができる。この抵抗値Ｒは次のように設定すれば
よい。
を所定の値に設定しておくことにより、PNPトランジス
タ１のベース電流IB1がバイパス回路30に流れ、電圧比
較器の入力端子５にはほとんど電流が流れないようにす
ることができる。この抵抗値Ｒは次のように設定すれば
よい。
まず、PNPトランジスタ１からのNPNトランジスタ３のコ
レクタに流れるコレクタ電流IC3は基準電流I0からPNPト
ランジスタ１のベース電流IB1を引いたものにほぼ等し
いので、次式で与えられる。
レクタに流れるコレクタ電流IC3は基準電流I0からPNPト
ランジスタ１のベース電流IB1を引いたものにほぼ等し
いので、次式で与えられる。
IC3≒（１−1/hFE）I0 …（２） また、このときのNPNトランジスタ３のベース・エミッ
タ間電圧VBE3は次式で与えられる。
タ間電圧VBE3は次式で与えられる。
ここでIS3:NPNトランジスタ３の飽和電流 （トランジスタの形状，サイズ，製造プロセス等で決ま
る。） VT:＝kT/q k:ボルツマン定数 T:絶対温度（実使用時にはほぼ一定） q:電気素量 また、バイパス回路30にはPNPトランジスタ１のベース
電流IB1が定電流として流れるとすると、NPNトランジス
タ11のベース・エミッタ間電圧VBE11は（１）式を用い
て次式で与えられる。
る。） VT:＝kT/q k:ボルツマン定数 T:絶対温度（実使用時にはほぼ一定） q:電気素量 また、バイパス回路30にはPNPトランジスタ１のベース
電流IB1が定電流として流れるとすると、NPNトランジス
タ11のベース・エミッタ間電圧VBE11は（１）式を用い
て次式で与えられる。
ここでIS11:NPNトランジスタ11の飽和電流 一方、カレントミラー回路20のNPNトランジスタ３とバ
イパス回路30のNPNトランジスタ11はベースが互いに接
続されているので、これらの間の電圧のバランスは次式
のようになる。
イパス回路30のNPNトランジスタ11はベースが互いに接
続されているので、これらの間の電圧のバランスは次式
のようになる。
ここでR:抵抗12の抵抗値 以上の（３），（４），（５）式を解くと抵抗12の抵抗
値Ｒが次のように求められる。
値Ｒが次のように求められる。
特にNPNトランジスタ３とNPNトランジスタ11が同一の特
性を持つときには次式のようになる。
性を持つときには次式のようになる。
従って、バイパス回路30を形成する抵抗12の抵抗値Ｒ
（又はＲ′）を（６）式または（７）式で与えられる値
に設定することにより、PNPトランジスタ１のベース電
流IB1はバイパス回路30に吸い込まれ、入力端子５に流
れる入力電流はほとんど０となる。
（又はＲ′）を（６）式または（７）式で与えられる値
に設定することにより、PNPトランジスタ１のベース電
流IB1はバイパス回路30に吸い込まれ、入力端子５に流
れる入力電流はほとんど０となる。
以上のように、入力電圧V1がV2よりも低いときには、PN
Pトランジスタ１に流れるベース電流IB1はバイパス回路
30に吸い込まれてバイパスされるので入力端子５に流れ
る入力電流はほとんどない。また入力電圧V1がV2よりも
高いときにはPNPトランジスタ１がオフとなるので入力
端子５に入力電流は流れない。また、PNPトランジスタ
１が弱くオンする場合（つまりPNPトランジスタ１のベ
ース電流IB1が小さいとき）には、PNPトランジスタ１の
コレクタ電流も小さくなり、NPNトランジスタ3,4,11の
コレクタ電流も減少する。このため、PNPトランジスタ
１のベースから最低電位線10へと流れる電流も少なくな
り、ベース電流IB1の減少に応じてバイパス回路30を通
るバイパス電流も減少することになる。
Pトランジスタ１に流れるベース電流IB1はバイパス回路
30に吸い込まれてバイパスされるので入力端子５に流れ
る入力電流はほとんどない。また入力電圧V1がV2よりも
高いときにはPNPトランジスタ１がオフとなるので入力
端子５に入力電流は流れない。また、PNPトランジスタ
１が弱くオンする場合（つまりPNPトランジスタ１のベ
ース電流IB1が小さいとき）には、PNPトランジスタ１の
コレクタ電流も小さくなり、NPNトランジスタ3,4,11の
コレクタ電流も減少する。このため、PNPトランジスタ
１のベースから最低電位線10へと流れる電流も少なくな
り、ベース電流IB1の減少に応じてバイパス回路30を通
るバイパス電流も減少することになる。
従って、どのような場合にも入力端子５に流れる入力電
流はほとんどなく、入力インピーダンスが高い電圧比較
器になっているということができる。特に、入力端子５
に与えられる入力電圧V1が外部回路よりの入力電圧であ
り、入力端子６に与えられる入力電圧V2が一定の基準電
圧である場合には、上記の効果が顕著である。
流はほとんどなく、入力インピーダンスが高い電圧比較
器になっているということができる。特に、入力端子５
に与えられる入力電圧V1が外部回路よりの入力電圧であ
り、入力端子６に与えられる入力電圧V2が一定の基準電
圧である場合には、上記の効果が顕著である。
なお、上記実施例では入力段をPNP型のトランジスタで
形成し、カレントミラー回路20とバイパス回路30をNPN
型のトランジスタで形成したが、それぞれを逆の導電形
式にするとともに、電源線９と最低電位線10の電位を逆
にする回路としてもよい。
形成し、カレントミラー回路20とバイパス回路30をNPN
型のトランジスタで形成したが、それぞれを逆の導電形
式にするとともに、電源線９と最低電位線10の電位を逆
にする回路としてもよい。
以上のように、この発明によれば、入力段のトランジス
タの入力電極を通じて流れる電流をバイパス回路を通じ
てバイパスさせるようにするため、入力電流の少ない高
入力インピーダンスの電圧比較器が得られる効果があ
る。
タの入力電極を通じて流れる電流をバイパス回路を通じ
てバイパスさせるようにするため、入力電流の少ない高
入力インピーダンスの電圧比較器が得られる効果があ
る。
第１図はこの発明の一実施例を示す回路図、第２図は従
来の電圧比較器を示す回路図である。 図において、1,2はPNPトランジスタ、3,4,11はNPNトラ
ンジスタ、８は定電流源、９は電源線、10は最低電位
線、12は抵抗、20はカレントミラー回路、30はバイパス
回路である。 なお、各図中同一符号は同一または相当部分を示す。
来の電圧比較器を示す回路図である。 図において、1,2はPNPトランジスタ、3,4,11はNPNトラ
ンジスタ、８は定電流源、９は電源線、10は最低電位
線、12は抵抗、20はカレントミラー回路、30はバイパス
回路である。 なお、各図中同一符号は同一または相当部分を示す。
Claims (1)
- 【請求項１】入力段にバイポーラトランジスタを有する
とともに、負荷としてカレントミラー回路を用いた差動
型の電圧比較器において、 前記バイポーラトランジスタの入力側電極と定電位点と
の間に、前記カレントミラー回路の電流制御入力をその
電流制御入力とするバイパス回路を介挿させることによ
り、前記入力側電極を通じて流れる電流を前記バイパス
回路でバイパスさせることを特徴とする電圧比較器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22592487A JPH077905B2 (ja) | 1987-09-09 | 1987-09-09 | 電圧比較器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22592487A JPH077905B2 (ja) | 1987-09-09 | 1987-09-09 | 電圧比較器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6468118A JPS6468118A (en) | 1989-03-14 |
| JPH077905B2 true JPH077905B2 (ja) | 1995-01-30 |
Family
ID=16837023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22592487A Expired - Lifetime JPH077905B2 (ja) | 1987-09-09 | 1987-09-09 | 電圧比較器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH077905B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3131364B2 (ja) * | 1994-11-28 | 2001-01-31 | シャープ株式会社 | チョッパ型レギュレータ回路およびチョッパ型レギュレータｉｃ |
| JP4832476B2 (ja) * | 2008-07-18 | 2011-12-07 | サムテック株式会社 | 金属容器の製造方法および金属容器製造装置 |
-
1987
- 1987-09-09 JP JP22592487A patent/JPH077905B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6468118A (en) | 1989-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63136712A (ja) | 差動比較回路 | |
| JP2542623B2 (ja) | カレントミラ−回路 | |
| JPH0473806B2 (ja) | ||
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH077905B2 (ja) | 電圧比較器 | |
| JP3137154B2 (ja) | 定電流回路内蔵ｉｃ | |
| JPH0145766B2 (ja) | ||
| JP4239227B2 (ja) | 定電圧回路 | |
| JP2609749B2 (ja) | 電流供給回路 | |
| JP2579932B2 (ja) | ヒステリシスコンパレ−タ | |
| JP2848330B2 (ja) | カレントミラー回路 | |
| JPS6216015Y2 (ja) | ||
| JPH04278611A (ja) | 定電流回路 | |
| JPS6325769Y2 (ja) | ||
| JPS6235708A (ja) | シユミツト回路 | |
| JPS6323573B2 (ja) | ||
| JPH0477329B2 (ja) | ||
| JPH06236219A (ja) | 定電流回路 | |
| JPH0418251Y2 (ja) | ||
| JPS5816272Y2 (ja) | シユミツト回路 | |
| JPS6214517A (ja) | ヒステリシス・コンパレ−タ回路 | |
| JPH04208709A (ja) | 電圧比較用半導体装置 | |
| JPS634962B2 (ja) | ||
| JP2003198298A (ja) | クランプ回路 | |
| JPH0544042B2 (ja) |