JPH0624347B2

JPH0624347B2 - Ｍ２変調信号同期化装置

Info

Publication number: JPH0624347B2
Application number: JP60237084A
Authority: JP
Inventors: 慶一山内
Original assignee: Pioneer Electronic Corp
Current assignee: Pioneer Corp
Priority date: 1985-10-23
Filing date: 1985-10-23
Publication date: 1994-03-30
Anticipated expiration: 2009-03-30
Also published as: JPS6297442A

Description

【発明の詳細な説明】技術分野本発明は、Ｍ²変調された情報信号の同期信号を付加す
るＭ²変調信号同期化装置に関する。

背景技術音声信号等のアナログ信号を例えば２進符号に変換して
送信若しくは記録媒体へ記録しそれを受信若しくは再生
して復号化し、再び元のアナログ信号を得るＰＣＭ（パ
ルスコード変調）システムにおけるディジタルデータは
連続する複数のフレームで形成されており、複数のチャ
ンネル分のデータを含む場合は時分割多重化がなされる
ことが多い。かかるディジタルデータの受信若しくは再
生の際１つのフレームにおける最初のデータの到来に同
期して復号化を開始しなければデータが別のチャンネル
に誤接続されて復号化して得られるアナログ信号が元の
アナログ信号とは異なったものとなる。従って、各フレ
ームの先頭に複数のビットからなり所定のビットパター
ンを有する同期信号が設けられ、この同期信号によって
フレーム同期がなされるのが通常である。

一方、ディジタルデータを高密度で記録或いは伝送する
ために各種変調方式が提案されている。これら各種変調
方式、特に他の方式に比して高密度で記録或いは伝送で
きる方式は、データ列を連続するm ビット毎のブロック
に区分して各ブロックにおけるm ビットの２進符号をn
ビットの２進符号に変換する符号変換と符号変換後に得
られる２進符号列を基本的な変調方式であるＮＲＺＩ
（Ｎon−Ｒeturn to Ｚero Ｉnverse）或いはＮＲ
Ｚで変調することとの組み合せとして扱うことができ
る。

一般に、記録媒体に高密度で記録するための変調方式は
次の各条件を満たすことが要求される。

（１）変調後に得られる記録媒体への書込み信号波形
の最小反転間隔（以下Ｔmin と記す。）が長くかつ最大
反転間隔（以下Ｔmax と記す。）が短いこと。Ｔmin が
長いと隣接した反転の干渉が小さくなって高密度化が可
能となり、また、Ｔmax が短いと自己同期が容易とな
る。

（２）記録媒体から再生された信号からの記録ビット
の検出に使うことのできる時間である検出窓幅（以下Ｔ
Ｗと記す。）が広いこと。磁気記録においては再生信号
波形のピーク検出によって記録ビットの検出がなされる
が、ＴＷはピーク位置のズレの許容値となるのでＴＷが
広い方が高密度記録に適する。また、レーザ光による記
録再生装置ではＴＷが広いと検出位置のズレの許容範囲
が広くなると共に検出点での振幅が大きくなって雑音余
裕度が大きくなる。

（３）変調後に得られる記録媒体への書込み信号に直
流及び低周波成分が存在しないこと。直流及び低周波成
分を伝送できない伝送系を有する装置においてはこれら
の成分を含む信号の波形が歪むことになる。また、レー
ザ光による記録再生装置ではこれらの成分がサーボ系の
信頼性を低下させる。逆に、これらの成分が存在しなけ
ればハイパスフィルタによって低周波の雑音やドリフト
を除去することが可能となる。

従来提案されてきた変調方式で（１）の条件を満たすも
のとしてＭＦＭ（Ｍodified Ｆrequency Ｍodulatio
n ）方式が知られている。このＭＦＭ方式における符号
変換は次の如くなされる。すなわち、例えば第５図
（Ａ）に示す如き入力データビット系列における各ビッ
トd _０が１つ前のビットd_-1 の状態によって２ビットの
２進符号a _０b _０に変換されて同図（Ｂ）に示す如き符
号系列が得られる。得られた符号系列がＮＲＺＩによっ
て変調されて同図（Ｃ）に示す如き書込み信号Ｓ_１が得
られる。

ここで、以上の如くして得られた書込み信号における直
流成分を見積るために累積電荷を求めることとする。累
積電荷は、正の最小パルス幅に対して＋１、負の最小パ
ルス幅に対して−１、その２倍のパルス幅に対して±２
というように電荷を仮定し、これを計数して得られる。
この累積電荷の大小により直流成分の量を見積ることが
できる。今、第５図（Ｃ）に示した書込み信号において
入力データ系列“０１１０”に対応する部分における高
レベル区間の合計が１Ｔでありかつ低レベルの区間の合
計が３Ｔとなっているので累積電荷は−２となる。尚、
Ｔはデータビット転送速度の逆数（ビット周期）を示
す。従って、入力データ系列が“０１１０”の連続であ
るような場合には累積電荷は負の無限大になり得、直流
成分が存在する場合が生じることになる。

尚、ＭＦＭ方式においては入力データビット系列を次の
５種類の系列に分類することができる。

(a) “００” (b) “０１…１０”（連続する１の個数：奇数） (c) “０１…１０”（連続する１の個数：偶数） (d) “１……１” （連続する１の個数：奇数） (e) “１……１” （連続する１の個数：偶数）以上の５種類の系列のうち(c)の系列に対応する書込み
信号のみに直流信号が生じる。

そこで、書込み信号に直流成分が生じない変調方式とし
てＭ^２（Ｍodified Ｍiller ）方式等が提案れてい
る。Ｍ^２方式においては(c)の系列に対する符号変換に
改良が加えられている。すなわち、このＭ^２方式におい
てはＭＦＭ方式とほぼ同様な変換がなされるが、ビット
“０”の後に偶数個のビット“１”が連続しかつそのビ
ット“０”までの累積電荷が零でない場合は、最後のビ
ット“１”には非反転を対応させるような変換がなされ
る。例えば、第６図（Ａ）に示す如き入力データビット
系列における各ビットは同図（Ｂ）に示す如く２ビット
の２進符号に変換される。得られた符号系列がＮＲＺＩ
によって変調されて同図（Ｃ）に示す如き書込み信号Ｓ
_２が得られる。同図（Ｃ）から明らかな如くＭ^２方式に
おいては書込み信号の累積電荷が零となって直流成分は
発生しない。但し、このＭ^２方式においてはＴmax が３
Ｔとなり、ＭＦＭにおけるＴmax （＝２Ｔ）に比して長
くなる。

かかるＭ^２方式によってディジタルデータの記録再生或
いは伝送をなす際に直流成分が発生しないように同期信
号を付加して確実に同期がとれるようにすることが望ま
しい。

発明の概要本発明の目的は、Ｍ^２方式によってディジタルデータの
記録再生或いは伝送をなす際に書き込み信号に直流成分
を生じさせることなく確実に同期をとることを可能とす
るＭ²変調信号同期化装置を提供することである。

本発明によるＭ²変調信号同期化装置は、互いに異なる
種類のデータを含む複数のブロックに分割し得るデータ
系列におけるビット値“０”のビットをそのビットより
１つ前のビットのビット値に応じて“００”及び“１
０”のうちのいずれか一方のビットパターンを有する２
ビットの２進符号に変換しかつ前記データ系列における
ビット値“１”のビットをそのビットより前のビット列
の状態に応じて“０１”及び“００”のうちのいずれか
一方のビットパターンを有する２ビットの２進信号に変
換し、得られたデータ系列の“１”を反転に対応させか
つ“０”を非反転に対応させてＭ²変調信号を得るＭ²変
調手段を備えたＭ²変調信号同期化装置であって、前記
変調信号における前記複数のブロックの各々に対応する
部分の各々に、発生後データの種類に応じた時間が経過
したとき２．５ビット幅に相当する周期で所定回数反転
する信号を同期信号として付加する同期信号付加手段を
有することを特徴としている。

実施例以下、本発明の実施例につき第１図乃至第４図を参照し
て詳細に説明する。

第１図は、本発明によるＭ^２変調信号同期化装置を示す
ブロック図である。同図において、音声情報等の情報を
含むデータビット系列における各ビットが所定の周期を
もってバッファメモリ１のデータ入力端子に順次印加さ
れる。バッファメモリ１のアドレス信号及びモード制御
信号は制御回路２から出力される。制御回路２にはバッ
ファメモリ１のデータ入力端子に印加されるデータビッ
トに同期して発生するクロックc _１がクロック発生回路
３から供給されている。制御回路２は、クロックc _１に
同期してバッファメモリ１にデータが１ビットずつ順次
書き込まれると同時に書込まれたデータが１ビットずつ
順次読み出されるようにアドレス信号及びモード制御信
号を変化させかつ所定数バイト分のデータの読み出し開
始直前及び読み出し終了直後にデータ生成指令信号を発
生するように構成されている。

バッファメモリ１から読み出されたデータはマルチプレ
クサ４の一方の入力端子に１ビットずつ順次印加され
る。マルチプレクサ４の他方の入力端子にはデータ発生
器５の出力が印加される。データ発生器５は、例えばＲ
ＯＭを含んで形成されており、このＲＯＭに予め書込ま
れているデータを制御回路２から出力されるデータ生成
指令信号の存在期間に亘って順次読み出して１ビットず
つ出力するように構成されている。マルチプレクサ４の
データ切換制御入力端子には制御回路２から出力される
データ生成指令信号が印加される。マルチプレクサ４か
ら制御回路２の出力に応じてバッファメモリ１の出力デ
ータ及びデータ発生器５の出力データのうちの一方が選
択的に出力される。このマルチプレクサ４の出力はＭ^２
記録ビット発生器６のデータ入力端子に印加される。Ｍ
^２記録ビット発生器６のクロック入力端子にはクロック
c _１が印加されている。Ｍ^２記録ビット発生器６は、例
えば入力ビット系列における“０”と“０”の間の互い
に隣接する“１”の数が偶数のとき“０”となる出力Ｐ
（Ａ）を発生するＰ（Ａ）発生器と、“１”を囲む
“０”のうちの最初の“０”までの累積電荷が零のとき
“０”となる出力Ｐ（Ｂ）を発生するＰ（Ｂ）発生器
と、ＲＯＭ等からなりかつ下表の如き変換表に基づいて
信号変換を行なう変換器とで形成されている。

このＭ^２記録ビット発生器６における変換器よりa _０，
b _０の各ビットからなるデータが出力されて２ビットの
シフトレジスタ７の並列入力端子に印加される。シフト
レジスタ７の並列セットクロック入力端子にはクロック
c _１が印加されかつこのシフトレジスタ７のシフトクロ
ック入力端子にはクロックc _１の１／２の周期でクロッ
ク発生回路３から出力されるクロックc _２が印加されて
いる。このシフトレジスタ７にはクロックc _１によって
Ｍ^２記録ビット発生器６における変換器の出力データが
２ビット同時にセットされる。その後、このシフトレジ
スタ７にセットされたデータを形成する各ビットa _０，
b _０がクロックc _２によって順次直列出力端子から出力
されてＡＮＤ（論理積）ゲート８の一方の入力端子に供
給される。ＡＮＤゲート８の他方の入力端子にはゲート
信号発生回路９の出力が供給されている。ゲート信号発
生回路９は、例えば制御回路２から出力されるデータ生
成指令信号の存在期間に亘ってクロックc _２によって計
数値が変化するカウンタを含み、このカウンタの計数値
が所定値に等しくなったとき出力が低レベルとなるよう
に構成されている。

ＡＮＤゲート８の出力は排他的論理和ゲート１０の一方
の入力端子に印加される。排他的論理和ゲート１０の出
力はＤ形フリップフロップ１１のＤ入力端子に印加され
る。Ｄ形フリップフロップ１１のクロック入力端子には
クロックc _２が印加されている。このＤ形フリップフロ
ップ１１のＱ出力は排他的論理和ゲート１０の他方の入
力端子に印加されている。これら排他的論理和ゲート１
０及びＤ形フリップフロップ１１によってＮＲＺＩ変調
器が形成されており、Ｄ形フリップフロップ１１のＱ出
力が書き込み信号として出力される。

以上の構成において、制御回路２からデータ生成指令信
号が出力されているときデータ発生器５から次の如きデ
ータが順次出力されるようにＲＯＭ内に予めこれらデー
タが書込まれているものとする。すなわち、データ生成
指令信号の存在時にデータ発生器５から順次出力される
データがビット同期用のデータＤ_１、アドレスマーク１
を形成するデータＤ_２、識別データとしてのデータ
Ｄ_３、ギャップを形成するデータＤ_４、ビット同期用の
データＤ_５、アドレスマーク２を形成するデータＤ_６、
及びギャップを形成するデータＤ_８であるものとすれ
ば、データＤ_１〜Ｄ_６の出力終了時にデータ生成指令信
号が消滅してバッファメモリ１から所定数バイト分のデ
ータＤ_７が読出されたのち再びデータ生成指令信号が発
生するようにしたときの第２図に示す如きフォーマット
で記録ディスク上の各セクタにデータを書込むための書
き込み信号が得られる。

第２図に示す如く、データＤ_１〜Ｄ_３はアドレスを示す
ＩＤフィールドに書込まれ、データＤ_５〜Ｄ_７はデータ
フィールドに書込まれる。また、アドレスマーク１を形
成するデータＤ_２は、〔２１〕Ｈ，〔ＦＦ〕Ｈ，〔２
１〕Ｈ，〔ＦＯ〕Ｈである。この４バイト分のデータＤ
_２における〔２１〕Ｈは、同期信号生成用のデータであ
り、〔ＦＦ〕Ｈは、アドレスマークの識別用のデータで
ある。また、アドレスマーク２を形成する４バイト分の
データＤ_６は、〔０８〕Ｈ，〔ＡＡ〕Ｈ，〔０８〕Ｈ，
〔Ａ５〕Ｈである。この４バイト分のデータＤ_７におけ
る〔０８〕Ｈは、同期信号生成用のデータであり、〔Ａ
Ａ〕Ｈは、アドレスマークの識別用のデータである。

同期信号生成用のデータ〔２１〕Ｈがデータ発生器５か
ら第３図（Ａ）に示す如く最上位ビットから１ビットず
つ順次出力されたとき、Ｍ^２記録ビット発生器６から第
４図（Ｂ）に示す如きビット系列が２ビットずつ順次出
力される。このＭ^２記録ビット発生器６の出力データ
は、シフトレジスタ７によって１ビットずつ順次ＡＮＤ
ゲート８の一方の入力端子に印加される。このシフトレ
ジスタ７の出力はデータビットに対応する第３図（Ｃ）
に示す如き信号と、クロックビットに対応する同図
（Ｄ）に示す如き信号とを合成して得られる信号とな
る。ここで、シフトレジスタ７より〔２１〕Ｈに対応す
る出力データにおける最上位ビットから９番目及び１３
番目のビットが出力されるときゲート信号発生器９の出
力が第３図（Ｅ）に示す如く低レベルになるようにすれ
ば、ＡＮＤゲート８より〔２１〕Ｈに対応するシフトレ
ジスタ７の出力データにおける最上位ビットから９番目
及び１３番目のビットに対応するクロックビットを
“０”にして得られる第３図（Ｆ）に示す如きデータが
１ビットずつ順次出力される。このＡＮＤゲート８の出
力データが排他的論理和ゲート１０の一方の入力端子に
印加されることにより第３図（Ｇ）に示す如く発生時か
らクロックＣ_２の５周期分の時間が経過したのち２．５
ビット幅に相当する周期で反転する書込み信号Ｓ_３が得
られる。

また、同期信号生成用のデータ〔０８〕Ｈがデータ発生
器５から第４図（Ａ）に示す如く最上位ビットから１ビ
ットずつ順次出力されたときは、Ｍ^２記録ビット発生器
６から第４図（Ｂ）に示す如きビット系列が２ビットず
つ順次出力される。このとき、シフトレジスタ７の出力
は、データビットに対応する第４図（Ｃ）に示す如き信
号と、クロックビットに対応する第４図（Ｄ）に示す如
き信号とを合成して得られる信号となる。ここで、シフ
トレジスタ７より〔０８〕Ｈに対応する出力データにお
ける最上位ビットから７番目及び１３番目のビットが出
力されるときゲート信号発生器９の出力が第４図（Ｅ）
に示す如く低レベルになるようにすれば、ＡＮＤゲート
８より〔０８〕Ｈに対応するシフトレジスタ７の出力デ
ータにおける最上位ビットから７番目及び１３番目のビ
ットに対応するクロックビットを“０”にして得られる
第４図（Ｆ）に示す如きデータが１ビットずつ順次出力
される。そうすると、第４図（Ｇ）に示す如く発生時か
らクロックＣ_２の４周期分の時間が経過したのち２．５
ビット幅に相当する周期で反転する書き込み信号Ｓ_４が
得られる。

これら書き込み信号Ｓ_３，Ｓ_４が各セクタのＩＤフィー
ルド及びデータフィールドに同期信号として書き込まれ
た記録ディスクの記録データの再生時に書き込み信号Ｓ
_３，Ｓ_４の各ビットパターンを検出したとき復号化を開
始するようにすれば、これら同期信号としての書き込み
信号Ｓ_３，Ｓ_４はＭ^２変調方式におけるイレギュラパタ
ーンに対応するものなので、データと同期信号とを誤認
することがなく、確実に同期をとることができることと
なる。また、書き込み信号Ｓ_３，Ｓ_４のビットパターン
は互いに異なるので、同期信号のみによってＩＤフィー
ルドのアドレスマークかデータフィールドのアドレスマ
ークかの識別を行なうことができ、同期信号の次の識別
データ〔ＦＦ〕Ｈ，〔ＡＡ〕Ｈに対応する部分がドロッ
プアウトによって欠落しても記録データの再生処理を誤
りなく行なうことができることとなる。

以上、記録ディスクの各ＩＤフィールドへのデータの書
き込みと各データフィールドへのデータの書き込みとを
交互に行なって情報の記録を行なう場合について説明し
たが、記録ディスクの全セクタのＩＤフィールドのデー
タのみを予め書込んでおき、予め書き込んでおいたＩＤ
フィールドのデータを読出したのちにデータ生成指令信
号を発生させ各デーフィールドへのデータの書き込みを
行なう場合にも本発明を適用することができる。

発明の効果以上詳述した如く本発明によるＭ^２変調信号同期化装置
は、互いに異なる種類のデータを含む複数のブロックの
各々に対応する変調信号の各部に、発生後データの種類
に応じた時間が経過したとき２．５ビット幅に相当する
周期で所定回数反転する信号を同期信号として付加する
ので、同期信号区間における累積電荷を零にして直流成
分の発生を防止することができる。また、同期信号のビ
ットパターンがＭ^２方式におけるイレギュラパターンと
なるので、同期信号とデータとの誤認が生じることなく
確実に同期をとることができることとなる。また、互い
に異なる種類のデータを含む複数のブロックに付加され
る同期信号のビットパターンが互いに異なることとな
り、同期信号のみによってブロックの識別を行なうこと
ができるようになってドロップアウトによる誤ったデー
タ処理を防止することができることとなる。また、同期
信号区間における反転間隔がＭ^２方式における最大反転
間隔以下となるので、自己同期を困難にすることはな
い。また、符号器にクロックビットを“０”にするため
の回路を付加するのみで容易に同期信号を生成すること
ができることとなる。

【図面の簡単な説明】

第１図は、本発明によるＭ^２変調信号同期化装置を示す
回路ブロック図、第２図は、記録ディスクにデータを書
込むときのフォーマットの一例を示す図、第３図及び第
４図は、第１図の装置の同期信号生成時の各部の動作を
示す図、第５図は、ＭＦＭ方式における符号変換の一例
を示す図、第６図は、Ｍ^２方式における符号変換の一例
を示す図である。

Claims

【特許請求の範囲】

【請求項１】互いに異なる種類のデータを含む複数のブ
ロックに分割し得るデータ系列におけるビット値“０”
のビットをそのビットより１つ前のビットのビット値に
応じて“００”及び“１０”のうちのいずれか一方のビ
ットパターンを有する２ビットの２進符号に変換しかつ
前記データ系列におけるビット値“１”のビットをその
ビットより前のビット列の状態に応じて“０１”及び
“００”のうちのいずれか一方のビットパターンを有す
る２ビットの２進信号に変換し、得られたデータ系列の
“１”を反転に対応させかつ“０”を非反転に対応させ
てＭ²変調信号を得るＭ²変調手段を備えたＭ²変調信号
同期化装置であって、前記変調信号における前記複数のブロックの各々に対応
する部分の各々に、発生後データの種類に応じた時間が
経過したとき２．５ビット幅に相当する周期で所定回数
反転する信号を同期信号として付加する同期信号付加手
段を有することを特徴とするＭ²変調信号同期化装置。
【請求項２】前記所定回数は、２であることを特徴とす
る特許請求の範囲第１項記載のＭ²変調信号同期化装
置。