JPH062453U - プログラムのテスト動作時間測定回路 - Google Patents

プログラムのテスト動作時間測定回路

Info

Publication number
JPH062453U
JPH062453U JP4335692U JP4335692U JPH062453U JP H062453 U JPH062453 U JP H062453U JP 4335692 U JP4335692 U JP 4335692U JP 4335692 U JP4335692 U JP 4335692U JP H062453 U JPH062453 U JP H062453U
Authority
JP
Japan
Prior art keywords
trigger signal
program
output
oscillator
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4335692U
Other languages
English (en)
Inventor
成一 堤
Original Assignee
安藤電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 安藤電気株式会社 filed Critical 安藤電気株式会社
Priority to JP4335692U priority Critical patent/JPH062453U/ja
Publication of JPH062453U publication Critical patent/JPH062453U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】 【目的】 １つまたは複数のプログラム命令の前後に挿
入したトリガ命令によりプログラムのテスト動作時間を
測定し、プログラム上のどの部分で時間がかかっている
かを測定する。 【構成】 デコーダ回路１はプログラム命令の前後に挿
入したトリガ命令によりスタートトリガ信号１１とエン
ドトリガ信号１２を発生する。ＦＦ３はデコーダ回路１
のスタートトリガ信号１１をセット入力とし、エンドト
リガ信号１２をリセット入力とする。ＡＮＤゲート５は
発振器４の出力とＦＦ３の出力を入力とし、カウンタ６
はＡＮＤゲート５の出力を入力とし、ＦＦ３がセットさ
れると発振器４のパルスをカウントし、ＦＦ３がリセッ
トされるとカウントを停止する。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
この考案は、プログラムの稼動時間が通常より長い場合などに、プログラム上 のどの部分で時間がかかっているかを測定するプログラムのテスト動作時間測定 回路についてのものである。
【０００２】
【従来の技術】
従来技術によるＩＣテスタなどでは、プログラムを実行すると、ＩＣテスタ内 に備えたテスト稼動時間カウンタにより、プログラム全体の稼動時間を測定する 。
【０００３】
【考案が解決しようとする課題】
従来技術では、プログラム全体の稼動時間を測定するが、プログラムのどの部 分で時間がどのくらいかかっているかを確認することができない。この考案は、 プログラムの前後にテスト命令を挿入し、テスト命令によりデコーダ回路にスタ ートトリガ信号とエンドトリガ信号を発生させ、スタートトリガ信号とエンドト リガ信号の間の時間を測定することにより、テスト命令を挿入したプログラムの テスト動作時間を測定し、プログラム上のどの部分で時間がかかっているかを測 定することができるテスト動作時間測定回路の提供を目的とする。
【０００４】
【課題を解決するための手段】
この目的を達成するため、この考案では、プログラムの前後に挿入したテスト 命令により、スタートトリガ信号１１とエンドトリガ信号１２を発生するデコー ダ回路１と、デコーダ回路１のスタートトリガ信号１１をセット入力とし、エン ドトリガ信号１２をリセット入力とするフリップフロップ３（以下、ＦＦという 。）と、パルスを出力する発振器４と、発振器４の出力とＦＦ３の出力を入力と するＡＮＤゲート５と、ＡＮＤゲート５の出力を入力とし、ＦＦ３がセットされ ると発振器４のパルスをカウントし、ＦＦ３がリセットされるとカウントを停止 するカウンタ６とを備える。
【０００５】
【作用】
次に、この考案によるプログラムのテスト動作時間測定回路の構成を図１によ り説明する。図１の１はデコーダ回路、２はＯＲゲート、３はフリップフロップ 、４は発振器、５はＡＮＤゲート、６はカウンタ、７はリードバック回路である 。
【０００６】 図１のデコーダ回路１には図示を省略したデータバスのテスト命令によって、 スタートトリガ信号１１とエンドトリガ信号１２が出力され、スタートトリガ信 号１１をＦＦ３のセット端子に送る。エンドトリガ信号１２はクリア信号１３と ともにＯＲゲート２に入力され、ＯＲゲート２の出力はＦＦ３のリセット端子に 供給される。発振器４はテスト動作時間測定用の基準クロックを発生する。ＡＮ Ｄゲート５には、ＦＦ３の出力と発振器４の出力が入力され、ＦＦ３がセットさ れたときは発振器４のクロックを出力し、ＦＦ３がリセットされたときは発振器 ４のクロックを停止する。カウンタ６には、ＡＮＤゲート５の出力が入力され、 クロック数をカウントするとともに、クリア信号１３が入力するとカウント値を クリアする。
【０００７】 次に、テストプログラムの例を図２により説明する。図２のテスト命令「ＳＥ ＮＤ ＤＡＴＡ」の動作時間を測定する場合は、「ＳＥＮＤ ＤＡＴＡ」の前後 にテスト命令「Ａ」とテスト命令「Ｂ」を挿入する。テスト命令「Ａ」・「Ｂ」 は、スタートトリガ信号１１とエンドトリガ信号１２をデコーダ回路１に作らせ るためのテスト命令である。
【０００８】 次に、図２のテスト命令「ＳＥＮＤ ＤＡＴＡ」の動作時間を測定する場合の 図１の各部の波形を図３により説明する。図３アはテスト命令「Ａ」によりデコ ーダ回路１が発生したスタートトリガ信号１１の波形であり、図３アのスタート トリガ信号１１がＦＦ３に入力され、ＦＦ３をセットする。図３イは図２の「Ｓ ＥＮＤ ＤＡＴＡ」に続くテスト命令「Ｂ」によりデコーダ回路１が発生したエ ンドトリガ信号１２の波形であり、図３イのエンドトリガ信号１２がＦＦ３のリ セット端子に入力され、ＦＦ３をリセットする。
【０００９】 図３ウは図３アと図３イからＦＦ３のセット時間であり、ＦＦ３がセットされ ている間だけＡＮＤゲート５は発振器４のクロックをカウンタ６に出力する。図 ３エは発振器４の出力波形であり、図３オはカウンタ６がＦＦ３のセット時間中 に発振器４のクロック数をカウントしたカウント値である。カウンタ６の出力は リードバック回路７に送られ、リードバック信号１４によりデータバスラインか ら判定結果を送り出す。
【００１０】 テストプログラム内に測定したい部分が複数あり、それぞれの動作時間を測定 する場合には、最初の測定が終了したときにリードバック信号１４によりデータ バスにデータを送り出し、クリア信号１３を送ってＦＦ３とカウンタ６をクリア する。テストプログラムが次のテスト命令を実行したときに、次の動作時間を測 定する。
【００１１】 また、テストプログラム内に測定したい部分が複数あり、全体の動作時間を測 定する場合はクリア信号１３を出さないでテスト命令を実行させ、カウンタ６を 続けてカウントアップさせる。プログラムが終了した時点でリードバック信号１ ４を出すことにより、測定部分の合計時間をデータバスラインに送り出すことが できる。
【００１２】
【考案の効果】
この考案によれば、プログラムの前後にテスト命令を挿入し、テスト命令によ りデコーダ回路にスタートトリガ信号とエンドトリガ信号を発生させ、スタート トリガ信号とエンドトリガ信号の間のクロックをカウントするので、テスト命令 を挿入したプログラムのテスト動作時間を測定することができ、プログラム上の どの部分で時間がかかっているかを測定することができる。
【提出日】平成５年６月１０日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】 【考案の詳細な説明】
【０００１】
【産業上の利用分野】
この考案は、プログラムの稼動時間が通常より長い場合などに、プログラム上 のどの部分で時間がかかっているかを測定するプログラムのテスト動作時間測定 回路についてのものである。
【０００２】
【従来の技術】
従来技術によるＩＣテスタなどでは、プログラムを実行すると、ＩＣテスタ内 に備えたテスト稼動時間カウンタにより、プログラム全体の稼動時間を測定する 。
【０００３】
【考案が解決しようとする課題】
従来技術では、プログラム全体の稼動時間を測定できるが、プログラムのどの 部分で時間がどのくらいかかっているかを確認することができない。この考案は 、プログラム命令の前後にトリガ命令を挿入し、トリガ命令によりデコーダ回路 にスタートトリガ信号とエンドトリガ信号を発生させ、スタートトリガ信号とエ ンドトリガ信号の間の時間を測定することにより、トリガ信号を挿入した部分の テスト時間を測定し、プログラム上喉の部分で時間がかかっているかを測定する ことができるテスト動作時間測定回路の提供を目的とする。
【０００４】
【課題を解決するための手段】 この目的を達成するため、この考案では、プログラム命令の前後に挿入したト リガ命令により、スタートトリガ信号１１とエンドトリガ信号１２を発生するデ コーダ回路１と、デコーダ回路１のスタートトリガ信号１１をセット入力とし、 エンドトリガ信号１２をリセット入力とするフリップフロップ３（以下、ＦＦと いう。）と、パルスを出力する発振器４と、発振器４の出力とＦＦ３の出力を入 力とするＡＮＤゲート５と、ＡＮＤゲート５の出力を入力とし、ＦＦ３がセット されると発振器４のパルスをカウントし、ＦＦ３がリセットされるとカウントを 停止するカウンタ６とを備える。
【０００５】
【作用】
次に、この考案によるプログラムのテスト動作時間測定回路の構成を図１によ り説明する。図１の１はデコーダ回路、２はＯＲゲート、３はフリップフロップ 、４は発振器、５はＡＮＤゲート、６はカウンタ、７はリードバック回路である 。
【０００６】 図１のデコーダ回路１には図示を省略したデータバスからのトリガ命令が、デ コーダ回路１でデコードされ、スタートトリガ信号１１とエンドトリガ信号１２ が出力される。スタートトリガ信号１１はＦＦ３のセット端子に送られる。エン ドトリガ信号１２はクリア信号１３とともにＯＲゲート２に入力され、ＯＲゲー ト２の出力はＦＦ３のリセット端子に供給される。発振器４はテスト動作時間測 定用の基準クロックを発生する。ＡＮＤゲート５には、ＦＦ３の出力と発振器４ の出力が入力され、ＦＦ３がセットされたときは発振器４のクロックを出力し、 ＦＦ３がリセットされたときは発振器４のクロックを停止する。カウンタ６には 、ＡＮＤゲート５の出力が入力され、クロック数をカウントするとともに、クリ ア信号１３が入力するとカウント値をクリアする。
【０００７】 次に、テストプログラムの例を図２により説明する。図２のプログラム命令「 ＳＥＮＤ ＤＡＴＡ」の動作時間を測定する場合は、「ＳＥＮＤ ＤＡＴＡ」の 前後にトリガ命令「Ａ」とトリガ命令「Ｂ」を挿入する。トリガ命令「Ａ」・「 Ｂ」は、スタートトリガ信号１１とエンドトリガ信号１２をデコーダ回路１に作 らせるための命令である。
【０００８】 次に、図２のプログラム命令「ＳＥＮＤ ＤＡＴＡ」の動作時間を測定する場 合の図１の各部の波形を図３により説明する。図３アはトリガ命令「Ａ」により デコーダ回路１が発生したスタートトリガ信号１１の波形であり、図３アのスタ ートトリガ信号１１がＦＦ３に入力され、ＦＦ３をセットする。図３イは図２の 「ＳＥＮＤ ＤＡＴＡ」に続くトリガ命令「Ｂ」によりデコーダ回路１が発生し たエンドトリガ信号１２の波形であり、図３イのエンドトリガ信号１２がＦＦ３ のリセット端子に入力され、ＦＦ３をリセットする。
【０００９】 図３ウは図３アと図３イからＦＦ３のセット時間であり、ＦＦ３がセットされ ている間だけＡＮＤゲート５は発振器４のクロックをカウンタ６に出力する。図 ３エは発振器４の出力波形であり、図３オはカウンタ６がＦＦ３のセット時間中 に発振器４のクロック数をカウントしたカウント値である。カウンタ６の出力は リードバック回路７に送られ、リードバック信号１４によりデータバスラインか ら判定結果を送り出す。
【００１０】 テストプログラム内に測定したい部分が複数あり、それぞれの動作時間を測定 する場合には、最初の部分の測定が終了したときにリードバック信号１４により データバスにデータを送り出し、クリア信号１３を送ってＦＦ３とカウンタ６を クリアする。同様に他の部分の動作時間を測定する。
【００１１】 また、テストプログラム内に測定したい部分が複数あり、その合計の動作時間 を測定する場合はクリア信号１３を出さないでプログラムを実行させ、カウンタ ６を続けてカウントアップさせる。プログラムが終了した時点でリードバック信 号１４を出すことにより、測定部分の合計時間をデータバスラインに送り出すこ とができる。
【００１２】
【考案の効果】
この考案によれば、プログラム命令の前後にトリガ命令を挿入し、トリガ命令 によりデコーダ回路にスタートトリガ信号とエンドトリガ信号を発生させ、スタ ートトリガ信号とエンドトリガ信号の間のクロックをカウントするので、トリガ 命令を挿入した部分のテスト動作時間を測定することができ、プログラム上のど の部分で時間がかかっているかを測定することができる。
【図面の簡単な説明】
【図１】この考案によるプログラムのテスト動作時間測
定回路の構成図である。
【図２】テスト命令が挿入されたテストプログラムの一
例である。
【図３】図１の各部波形図である。
【符号の説明】
１ デコーダ回路 ２ ＯＲゲート ３ ＦＦ（フリップフロップ） ４ 発振器 ５ ＡＮＤゲート ６ カウンタ ７ リードバック回路 １１ スタートトリガ信号 １２ エンドトリガ信号 １３ クリア信号 １４ リードバック信号
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年６月１０日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【考案の名称】 プログラムのテスト動作時間測定回路
【実用新案登録請求の範囲】
【図面の簡単な説明】
【図１】この考案によるプログラムのテスト動作時間測
定回路の構成図である。
【図２】トリガ命令が挿入されたテストプログラムの一
例である。
【図３】図１の各部波形図である。
【符号の説明】 １ デコーダ回路 ２ ＯＲゲート ３ ＦＦ（フリップフロップ） ４ 発振器 ５ ＡＮＤゲート ６ カウンタ ７ リードバック回路 １１ スタートトリガ信号 １２ エンドトリガ信号 １３ クリア信号 １４ リードバック信号
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正内容】
【図２】
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正内容】
【図３】

Claims (2)

    【実用新案登録請求の範囲】
  1. 【請求項１】 プログラムの前後に挿入したテスト命令
    により、スタートトリガ信号(11)とエンドトリガ信号(1
    2)を発生するデコーダ回路(1) と、 デコーダ回路(1) のスタートトリガ信号(11)をセット入
    力とし、エンドトリガ信号(12)をリセット入力とするフ
    リップフロップ(3) と、 パルスを出力する発振器(4) と、 発振器(4) の出力とフリップフロップ(3) の出力を入力
    とするＡＮＤゲート(5) と、 ＡＮＤゲート(5) の出力を入力とし、フリップフロップ
    (3) がセットされると発振器(4) のパルスをカウント
    し、フリップフロップ(3) がリセットされるとカウント
    を停止するカウンタ(6) とを備えることを特徴とするプ
    ログラムのテスト動作時間測定回路。
  2. 【請求項２】 プログラムの前後に挿入したテスト命令
    により、スタートトリガ信号(11)とエンドトリガ信号(1
    2)を発生するデコーダ回路(1) と、 エンドトリガ信号(12)とクリア信号(13)を入力とし、Ｏ
    Ｒ出力するＯＲゲート(2) と、 デコーダ回路(1) のスタートトリガ信号(11)をセット入
    力とし、ＯＲゲート(2) の出力をリセット入力とするフ
    リップフロップ(3) と、 パルスを出力する発振器(4) と、 発振器(4) の出力とフリップフロップ(3) の出力を入力
    とするＡＮＤゲート(5) と、 ＡＮＤゲート(5) の出力とクリア信号(13)を入力とする
    カウンタ(6) とを備え、 フリップフロップ(3) がセットされると発振器(4) のパ
    ルスをカウントし、フリップフロップ(3) がリセットさ
    れるとカウントを停止するとともに、クリア信号(13)で
    カウンタ(6) のデータをクリアすることを特徴とするプ
    ログラムのテスト動作時間測定回路。
JP4335692U 1992-05-29 1992-05-29 プログラムのテスト動作時間測定回路 Pending JPH062453U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4335692U JPH062453U (ja) 1992-05-29 1992-05-29 プログラムのテスト動作時間測定回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4335692U JPH062453U (ja) 1992-05-29 1992-05-29 プログラムのテスト動作時間測定回路

Publications (1)

Publication Number Publication Date
JPH062453U true JPH062453U (ja) 1994-01-14

Family

ID=12661578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4335692U Pending JPH062453U (ja) 1992-05-29 1992-05-29 プログラムのテスト動作時間測定回路

Country Status (1)

Country Link
JP (1) JPH062453U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010160716A (ja) * 2009-01-09 2010-07-22 Toyota Motor Corp 検証装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010160716A (ja) * 2009-01-09 2010-07-22 Toyota Motor Corp 検証装置

Similar Documents

Publication Publication Date Title
US5014196A (en) Vector operation instruction activation controller for vector arithmetic units having arithmetic functions with different numbers of pipeline stages
JPH062453U (ja) プログラムのテスト動作時間測定回路
JPS6260673B2 (ja)
JPH0658386B2 (ja) カウンタ装置
JPS6222869Y2 (ja)
JPS6248866B2 (ja)
JPS58169375A (ja) シリンダパルス計数装置
JPS60209853A (ja) プログラム実行時間計測装置
JPS6358287A (ja) 時間計測回路
Karnal et al. A novel automatically synchronized ramp A/D converter
JPS62130435A (ja) ル−プトレ−ス方式
JPS5775362A (en) Method for measuring using factor of microprocessor
JPH05137395A (ja) モータ駆動回路
JPH01243141A (ja) 情報処理装置
JPS60254340A (ja) 情報処理装置の命令実行時間測定装置
JPS5941068A (ja) 処理装置の性能測定装置
JPS6193716A (ja) パルス信号カウント方法
JPH064614A (ja) 論理シミュレーション装置
JPS593783B2 (ja) パリテイ計数回路
JPH0535817A (ja) シミユレーシヨン方法
JPS6146476U (ja) 周波数カウンタ
JPS6266165A (ja) パルス周期入力装置
JPS5991542A (ja) マイクロプログラムのトレ−ス装置
JPH01177648A (ja) 情報処理装置
JPS63131718A (ja) パルス制御回路