JPH06252718A - パルス幅変調パルス発生器 - Google Patents
パルス幅変調パルス発生器Info
- Publication number
- JPH06252718A JPH06252718A JP5159856A JP15985693A JPH06252718A JP H06252718 A JPH06252718 A JP H06252718A JP 5159856 A JP5159856 A JP 5159856A JP 15985693 A JP15985693 A JP 15985693A JP H06252718 A JPH06252718 A JP H06252718A
- Authority
- JP
- Japan
- Prior art keywords
- ramp wave
- signal
- capacitor
- control
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 abstract description 16
- 238000007599 discharging Methods 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 229920005994 diacetyl cellulose Polymers 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
Landscapes
- Pulse Circuits (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 パルス幅変調回路において不安定量を減少す
ること 【構成】 クロックが固定制御（Ｃｏｎｔｒｏｌ）１信
号を発信する論理５０に入力される。この信号は定電流
源５７に接続され、これはトランジスター５６と半導体
ダイオード５５を通して、各サイクルの始まりでゼロに
なるまでＣＨを放電するための制御１信号の正の部分の
持続時間の間、スイッチが入った状態である。制御１信
号は更に同時に少ない所定量（ゼロではない）だけコン
デンサーＣｈを放電するため、定電流源Ｉ１をオンにす
る。制御１信号の終りで、コンデンサーＣｈに残留する
正電荷は、オペアンプ５２の＋入力、トランジスター５
４、及び抵抗器５３に連結され、その全てが、ランプ波
を形成するためコンデンサーＣＨを充電する定電流源を
構成する。このランプ波がＶＲＥＦレベルに等しい時、
論理ブロック５１は所定の率でコンデンサーＣｈを充電
するため、定電流源Ｉ２に信号を出力する。
ること 【構成】 クロックが固定制御（Ｃｏｎｔｒｏｌ）１信
号を発信する論理５０に入力される。この信号は定電流
源５７に接続され、これはトランジスター５６と半導体
ダイオード５５を通して、各サイクルの始まりでゼロに
なるまでＣＨを放電するための制御１信号の正の部分の
持続時間の間、スイッチが入った状態である。制御１信
号は更に同時に少ない所定量（ゼロではない）だけコン
デンサーＣｈを放電するため、定電流源Ｉ１をオンにす
る。制御１信号の終りで、コンデンサーＣｈに残留する
正電荷は、オペアンプ５２の＋入力、トランジスター５
４、及び抵抗器５３に連結され、その全てが、ランプ波
を形成するためコンデンサーＣＨを充電する定電流源を
構成する。このランプ波がＶＲＥＦレベルに等しい時、
論理ブロック５１は所定の率でコンデンサーＣｈを充電
するため、定電流源Ｉ２に信号を出力する。
Description
【０００１】
【産業上の利用分野】出力のパルス幅変調タイミングに
かかわらず不変であるランプ時間及び放電時間を持つこ
とにより、正確にパルス幅変調（ＰＷＭ）パルスを発信
するための回路、及びクロック周波数の範囲にわたって
デューティサイクル（衛撃係数）を維持するためののフ
ィードバックループに関する。
かかわらず不変であるランプ時間及び放電時間を持つこ
とにより、正確にパルス幅変調（ＰＷＭ）パルスを発信
するための回路、及びクロック周波数の範囲にわたって
デューティサイクル（衛撃係数）を維持するためののフ
ィードバックループに関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】通常Ｐ
ＷＭ回路は、ランプレベルがしきい値レベルを越える点
で切り換える出力パルスを生み出すため、可変しきい値
ＤＣレベルに対して不変の傾斜を有するランプ波形を比
較する。更に、しきい値レベルに達した時に、ランプ波
がゼロになるまで放電する。比較的高速の回路において
長い出力パルスのために、ランプ回路が放電する時間は
短く、ランプ波傾斜またはしきい値電圧の変化性は放電
時間の変化を導き、それは次のサイクルのタイミングに
影響を及ぼす。このように、回路の放電時間の変化性
は、ビデオデータの変調のように高速で正確な応用に使
用できなくなる重大なＰＷＭ許容誤差を導く結果とな
る。
ＷＭ回路は、ランプレベルがしきい値レベルを越える点
で切り換える出力パルスを生み出すため、可変しきい値
ＤＣレベルに対して不変の傾斜を有するランプ波形を比
較する。更に、しきい値レベルに達した時に、ランプ波
がゼロになるまで放電する。比較的高速の回路において
長い出力パルスのために、ランプ回路が放電する時間は
短く、ランプ波傾斜またはしきい値電圧の変化性は放電
時間の変化を導き、それは次のサイクルのタイミングに
影響を及ぼす。このように、回路の放電時間の変化性
は、ビデオデータの変調のように高速で正確な応用に使
用できなくなる重大なＰＷＭ許容誤差を導く結果とな
る。
【０００３】更に、ランプ波形は実際にはコンパレータ
ーがそれに反応することができるしきい値レベルを幾分
通り越す必要がある。このドライブの追加量は「オーバ
ードライブ」と呼ばれ、コンパレーターの出力遅れはそ
の入力においてこのオーバードライブの量によって非常
に影響される。特定の最小値より小さいオーバードライ
ブは交差ポイントの時間と出力パルスの立ち下がり時間
との間により多くの遅れをもたらすことになる。現在の
設計においては、この量は制御されず、それにより同じ
しきい値レベルに対して一致しない幅をもたらす結果と
なる。しかしながら、ある設計上の要件（例えば電源ア
プリケーションのスイッチング等）により指定される全
期間により、装置の遅れの変化性はあまり重要ではない
と考えられる。しかしながら、オーバードライブの制御
不能量は、特にこれらの不確定性が変調されるデータの
全期間に比べて重要である使用（アプリケーション）の
場合は、許容できないタイミング公誤差を導く結果とな
る。
ーがそれに反応することができるしきい値レベルを幾分
通り越す必要がある。このドライブの追加量は「オーバ
ードライブ」と呼ばれ、コンパレーターの出力遅れはそ
の入力においてこのオーバードライブの量によって非常
に影響される。特定の最小値より小さいオーバードライ
ブは交差ポイントの時間と出力パルスの立ち下がり時間
との間により多くの遅れをもたらすことになる。現在の
設計においては、この量は制御されず、それにより同じ
しきい値レベルに対して一致しない幅をもたらす結果と
なる。しかしながら、ある設計上の要件（例えば電源ア
プリケーションのスイッチング等）により指定される全
期間により、装置の遅れの変化性はあまり重要ではない
と考えられる。しかしながら、オーバードライブの制御
不能量は、特にこれらの不確定性が変調されるデータの
全期間に比べて重要である使用（アプリケーション）の
場合は、許容できないタイミング公誤差を導く結果とな
る。
【０００４】ＰＷＭ回路が解決しなければならない三番
目の問題は、クロック周波数の変化という問題である。
出力パルスがＯＮになっている時間が決定され、クロッ
ク周波数が変化すると、ＯＦＦの時間及びデューティサ
イクルもそれに従って変化する。四番目に、もしランプ
波が交差ポイントで放電されると、回路は一つの出力パ
ルストレインを発生させるためだけに使用できる。最後
に、回路は可能な限りシンプルでなければならず、でき
るだけ少ない部品の使用にとどめなければならない。
目の問題は、クロック周波数の変化という問題である。
出力パルスがＯＮになっている時間が決定され、クロッ
ク周波数が変化すると、ＯＦＦの時間及びデューティサ
イクルもそれに従って変化する。四番目に、もしランプ
波が交差ポイントで放電されると、回路は一つの出力パ
ルストレインを発生させるためだけに使用できる。最後
に、回路は可能な限りシンプルでなければならず、でき
るだけ少ない部品の使用にとどめなければならない。
【０００５】
【課題を解決するための手段及び作用】最も高いデュー
ティサイクルと固定された放電時間を生み出すために必
要とされる最長のランプ波より所定量だけ長く固定され
たランプ波を確立することによって、本発明の該回路は
これらの問題を解決する。これにより、回路には保証さ
れた最小量のオーバードライブと不変の放電時間が与え
られ、より安定した出力となる。更に、ランプ回路はラ
ンプ波がしきい値を越える時には放電しないので、この
回路は一つのランプ波から如何なる数の出力パルストレ
インも作り出すことができる。それに加えて、クロック
周波数が変化するにつれて、所定のしきい値のために不
変のデューティサイクルを維持するため、ランプ波傾斜
を変化させるためのフィードバックループが備えられ
る。最後に、回路はシンプルなもので、少しの部品しか
使用しない。本発明は、パルス幅変調パルス発生器であ
って、一連のクロックパルスを発生させるためのクロッ
ク発生器と、電圧範囲内の低電圧と高電圧間のいかなる
値のしきい値電圧を発生させるためのしきい値手段と、
傾斜、振幅、持続時間を有するランプ波を発生させるラ
ンプ波手段であって、該ランプ波振幅は前記範囲の高電
圧を所定量だけ越え、該ランプ波持続時間はクロックパ
ルス間の時間より短い期間であるランプ波手段と、前記
ランプ波としきい値レベルの交差の直前に一状態の出力
を生成し、クロックパルス間の時間の残りに対してその
他の状態の出力を生成するためのコンパレーターと、を
含むパルス幅変調パルス発生器である。
ティサイクルと固定された放電時間を生み出すために必
要とされる最長のランプ波より所定量だけ長く固定され
たランプ波を確立することによって、本発明の該回路は
これらの問題を解決する。これにより、回路には保証さ
れた最小量のオーバードライブと不変の放電時間が与え
られ、より安定した出力となる。更に、ランプ回路はラ
ンプ波がしきい値を越える時には放電しないので、この
回路は一つのランプ波から如何なる数の出力パルストレ
インも作り出すことができる。それに加えて、クロック
周波数が変化するにつれて、所定のしきい値のために不
変のデューティサイクルを維持するため、ランプ波傾斜
を変化させるためのフィードバックループが備えられ
る。最後に、回路はシンプルなもので、少しの部品しか
使用しない。本発明は、パルス幅変調パルス発生器であ
って、一連のクロックパルスを発生させるためのクロッ
ク発生器と、電圧範囲内の低電圧と高電圧間のいかなる
値のしきい値電圧を発生させるためのしきい値手段と、
傾斜、振幅、持続時間を有するランプ波を発生させるラ
ンプ波手段であって、該ランプ波振幅は前記範囲の高電
圧を所定量だけ越え、該ランプ波持続時間はクロックパ
ルス間の時間より短い期間であるランプ波手段と、前記
ランプ波としきい値レベルの交差の直前に一状態の出力
を生成し、クロックパルス間の時間の残りに対してその
他の状態の出力を生成するためのコンパレーターと、を
含むパルス幅変調パルス発生器である。
【０００６】
【実施例】図１は典型的なＰＷＭ回路の短・中・長の出
力パルスの波形を示す。一定の傾斜を有するランプ波と
比較される可変しきい値、ＶＲＥＦを発生させるため
に、ディジタルアナログ変換器（ＤＡＣ）または他の同
等の手段を使用できる。二つの電圧が一致するまで出力
パルスはＯＮであり、サイクルの残りはＯＦＦになり、
その間の時間に回路が放電する。
力パルスの波形を示す。一定の傾斜を有するランプ波と
比較される可変しきい値、ＶＲＥＦを発生させるため
に、ディジタルアナログ変換器（ＤＡＣ）または他の同
等の手段を使用できる。二つの電圧が一致するまで出力
パルスはＯＮであり、サイクルの残りはＯＦＦになり、
その間の時間に回路が放電する。
【０００７】しきい値ポイントに達した後、ランプ波
は、図示されていないが、この交差ポイントから次のサ
イクルの始まりまで、ここで「オーバードライブ」と定
義される短く無制御の距離だけ続き、回路は放電し放電
状態のままである。オーバードライブ量は回路の遅れと
不確定性に影響し、オーバードライブが小さければ小さ
い程、不確定性は大きくなる。放電時間の可変量も不確
定性に影響を及ぼす。最悪の場合は、最長の出力波形を
発生させ、それは最短の放電時間、最小のオーバードラ
イブ量、最大の不確定性という結果を導く。その結果、
このアプローチは全体のサイクルの持続時間が、ランプ
波がしきい値に達するのに要する時間よりかなり長くな
い応用には使用できなくなる。
は、図示されていないが、この交差ポイントから次のサ
イクルの始まりまで、ここで「オーバードライブ」と定
義される短く無制御の距離だけ続き、回路は放電し放電
状態のままである。オーバードライブ量は回路の遅れと
不確定性に影響し、オーバードライブが小さければ小さ
い程、不確定性は大きくなる。放電時間の可変量も不確
定性に影響を及ぼす。最悪の場合は、最長の出力波形を
発生させ、それは最短の放電時間、最小のオーバードラ
イブ量、最大の不確定性という結果を導く。その結果、
このアプローチは全体のサイクルの持続時間が、ランプ
波がしきい値に達するのに要する時間よりかなり長くな
い応用には使用できなくなる。
【０００８】本発明の詳細な波形は図２に示されてい
る。上から、クロック期間は一つの正進行波面から次の
波面まで測定される。各クロックはクロック時間に始ま
り、ランプ波形をゼロまで下げるのに充分な長さだけ続
く、短い制御１信号を作るために使用される。次に、ラ
ンプ波は３つのｄｃレベルに関連して示される。ＶＮは
作り出せる最高の基準レベルであり、結果として最長の
パルス出力を生じる。Ｖ１は作り出せる最低の基準レベ
ルであり、結果として最短のパルス出力を生じる。ＶＲ
ＥＦはランプ波の立ち上がり時間を制御する回路内のＤ
Ｃレベルである。
る。上から、クロック期間は一つの正進行波面から次の
波面まで測定される。各クロックはクロック時間に始ま
り、ランプ波形をゼロまで下げるのに充分な長さだけ続
く、短い制御１信号を作るために使用される。次に、ラ
ンプ波は３つのｄｃレベルに関連して示される。ＶＮは
作り出せる最高の基準レベルであり、結果として最長の
パルス出力を生じる。Ｖ１は作り出せる最低の基準レベ
ルであり、結果として最短のパルス出力を生じる。ＶＲ
ＥＦはランプ波の立ち上がり時間を制御する回路内のＤ
Ｃレベルである。
【０００９】ＰＷＭ １はＶ１を使用した場合の短い出
力パルス形である。ＰＷＭ ＮはＶＮを使用した場合の
長い出力パルス形である。最長と最短のパルス長の間の
時間は回路の作動の直線範囲であり、次の波形の斜線で
ハッチングされた部分で示される。図２の残りの波形に
ついては、図３、４、５に関連して説明する。
力パルス形である。ＰＷＭ ＮはＶＮを使用した場合の
長い出力パルス形である。最長と最短のパルス長の間の
時間は回路の作動の直線範囲であり、次の波形の斜線で
ハッチングされた部分で示される。図２の残りの波形に
ついては、図３、４、５に関連して説明する。
【００１０】ランプ波が発生したと仮定して、２つの異
なる出力パルスセットが図３に示されるように並行して
発生する。ＰＷＭ １とＰＷＭ Ｎのディジタルパルス
が２つのＤＡＣ６３に入力され、出力は２つの電圧レベ
ル、Ｖ１とＶＮである。これらのレベルはコンパレータ
ー４１と４２によりランプ波と比較され、それらの出力
は２つのディジタル出力ＰＷＭ信号、ＰＷＭ １とＰＷ
Ｍ Ｎである。
なる出力パルスセットが図３に示されるように並行して
発生する。ＰＷＭ １とＰＷＭ Ｎのディジタルパルス
が２つのＤＡＣ６３に入力され、出力は２つの電圧レベ
ル、Ｖ１とＶＮである。これらのレベルはコンパレータ
ー４１と４２によりランプ波と比較され、それらの出力
は２つのディジタル出力ＰＷＭ信号、ＰＷＭ １とＰＷ
Ｍ Ｎである。
【００１１】ランプ波は回路の残りの部分で発生する。
まず、クロックが固定制御（Ｃｏｎｔｒｏｌ）１信号を
発信する論理５０に入力される。この信号は定電流源５
７に接続され、これはトランジスター５６と半導体ダイ
オード５５を通して、各サイクルの始まりでゼロになる
までＣＨを放電するための制御１信号の正の部分の持続
時間の間、スイッチが入った状態である。制御１信号は
更に同時に少ない所定量（ゼロではない）だけコンデン
サーＣｈを放電するため、定電流源Ｉ１をオンにする。
制御１信号の終わりで、コンデンザーＣｈに残留する正
電荷は、オペアンプ５２の＋入力、トランジスター５
４、及び抵抗器５３に連結され、その全てが、ランプ波
を形成するためコンデンサーＣＨを充電する定電流源を
構成する。このランプ波がＶＲＥＦレベルに等しい時、
論理ブロック５１は所定の率でコンデンサーＣｈを充電
するため、定電流源Ｉ２に信号を出力する。これは次の
クロックパルスの始まりまで続けられる。
まず、クロックが固定制御（Ｃｏｎｔｒｏｌ）１信号を
発信する論理５０に入力される。この信号は定電流源５
７に接続され、これはトランジスター５６と半導体ダイ
オード５５を通して、各サイクルの始まりでゼロになる
までＣＨを放電するための制御１信号の正の部分の持続
時間の間、スイッチが入った状態である。制御１信号は
更に同時に少ない所定量（ゼロではない）だけコンデン
サーＣｈを放電するため、定電流源Ｉ１をオンにする。
制御１信号の終わりで、コンデンザーＣｈに残留する正
電荷は、オペアンプ５２の＋入力、トランジスター５
４、及び抵抗器５３に連結され、その全てが、ランプ波
を形成するためコンデンサーＣＨを充電する定電流源を
構成する。このランプ波がＶＲＥＦレベルに等しい時、
論理ブロック５１は所定の率でコンデンサーＣｈを充電
するため、定電流源Ｉ２に信号を出力する。これは次の
クロックパルスの始まりまで続けられる。
【００１２】この全プロセスの成果は、ランプ波の傾斜
がクロック周波数の関数であり、クロック期間が長けれ
ば長い程、ランプ波が長くなり、クロック周波数の変化
にもかかわらず出力デューティサイクルを維持できるこ
とである。これは次のように説明できる。
がクロック周波数の関数であり、クロック期間が長けれ
ば長い程、ランプ波が長くなり、クロック周波数の変化
にもかかわらず出力デューティサイクルを維持できるこ
とである。これは次のように説明できる。
【００１３】ランプ波の傾斜はコンデンサーＣｈのｄｃ
レベルによって設定される。このコンデンサーは定めら
れた時間、即ち、主として制御１信号の持続時間だけＯ
ＮになるＩ１定電流源により充電量が減らされる。他
方、ランプ波が変化するＶＲＥＦレベルを越える時間量
により充電量が増やされる。ランプ波の傾斜が急すぎる
場合、ランプ波がＶＲＥＦレベルに達するのが早すぎ、
Ｉ２信号が長くなるにつれて、コンデンサーＣＨを充電
するＩ２定電流源によってより多くの時間が浪費され、
Ｖ制御の一般レベルが上昇して、トランジスター５４を
通過する電流量が減少し、コンデンサーＣＨをゆっくり
した速度で充電する。同じ理由で、傾斜が充分急でない
場合、ＣＨへの充電電流はそれを増加させるために上昇
する。最後に、もしクロック周波数が変化せず、傾斜が
既に正しい場合、Ｉ２によって充電されるＣｈ量はＩ１
によって放電されるＣｈ量と正確に等しくなり、ランプ
波傾斜は不変のままである。最終的な結果として、クロ
ック期間が変化するにつれて、傾斜は更に変化し、変化
するクロック周波数にもかかわらずデューティサイクル
を不変のまま維持する。
レベルによって設定される。このコンデンサーは定めら
れた時間、即ち、主として制御１信号の持続時間だけＯ
ＮになるＩ１定電流源により充電量が減らされる。他
方、ランプ波が変化するＶＲＥＦレベルを越える時間量
により充電量が増やされる。ランプ波の傾斜が急すぎる
場合、ランプ波がＶＲＥＦレベルに達するのが早すぎ、
Ｉ２信号が長くなるにつれて、コンデンサーＣＨを充電
するＩ２定電流源によってより多くの時間が浪費され、
Ｖ制御の一般レベルが上昇して、トランジスター５４を
通過する電流量が減少し、コンデンサーＣＨをゆっくり
した速度で充電する。同じ理由で、傾斜が充分急でない
場合、ＣＨへの充電電流はそれを増加させるために上昇
する。最後に、もしクロック周波数が変化せず、傾斜が
既に正しい場合、Ｉ２によって充電されるＣｈ量はＩ１
によって放電されるＣｈ量と正確に等しくなり、ランプ
波傾斜は不変のままである。最終的な結果として、クロ
ック期間が変化するにつれて、傾斜は更に変化し、変化
するクロック周波数にもかかわらずデューティサイクル
を不変のまま維持する。
【００１４】図４及び図５は詳細な概略図で示された他
の実施例を示す。本実施例は２つの出力パルスセットを
作り出すため同じランプ波を使用することができる。図
４において、２つのディジタルＰＷＭ値が一つのパッケ
ージの中の２個のＤＡＣ６３に適用される。２個の増幅
器６１、６２を通して緩衝される２つのアナログ出力電
圧及びランプ波信号ＶＲＡＭＰが２個のコンパレーター
４１、４２に入力され、２つの出力信号、ＰＷＭ １と
ＰＷＭ Ｎを発信する。
の実施例を示す。本実施例は２つの出力パルスセットを
作り出すため同じランプ波を使用することができる。図
４において、２つのディジタルＰＷＭ値が一つのパッケ
ージの中の２個のＤＡＣ６３に適用される。２個の増幅
器６１、６２を通して緩衝される２つのアナログ出力電
圧及びランプ波信号ＶＲＡＭＰが２個のコンパレーター
４１、４２に入力され、２つの出力信号、ＰＷＭ １と
ＰＷＭ Ｎを発信する。
【００１５】図５はランプ波発生器を示す。クロックが
遅延線路４３、及び図４の制御１信号に等しい２つの固
定されたパルス信号を発信する２個のコンパレーター４
４、４５に入力される。これらの内の一つはチャージオ
フコンデンサーＣｈの定められた量を放出する。他方は
トランジスター５７を通してランプコンデンサーＣＨに
適用され、それを完全に放電する。
遅延線路４３、及び図４の制御１信号に等しい２つの固
定されたパルス信号を発信する２個のコンパレーター４
４、４５に入力される。これらの内の一つはチャージオ
フコンデンサーＣｈの定められた量を放出する。他方は
トランジスター５７を通してランプコンデンサーＣＨに
適用され、それを完全に放電する。
【００１６】制御１パルスの端で、コンデンサーＣｈの
残留電荷はバッファー４９とオペアンプ５２を通して感
知され、トランジスター５４をオンにして、ランプコン
デンサーＣＨを充電する。回路が適切に動作している場
合、これは結果として究極的にランプ電圧がＶＲＥＦ
（基準）電圧を越える時間となり、このときコンパレー
ター５１はＩ２定電流源トランジスター４７をオンし、
該トランジスター４７はサイクルの始まりで定電流源Ｉ
１４６が放電するのと同じ程度に、コンデンサーＣｈを
充電する。しかしながら、傾斜が浅すぎる場合、ランプ
波がＶＲＥＦレベルを越える時間が短くなり、充電時間
も短くなり、残留電荷は以前より少なくなる。これは最
終的な結果として、ランプ波傾斜の上昇をもたらす。同
様に、傾斜が険しすぎる場合、閉ループが傾斜を減少さ
せる働きをする。
残留電荷はバッファー４９とオペアンプ５２を通して感
知され、トランジスター５４をオンにして、ランプコン
デンサーＣＨを充電する。回路が適切に動作している場
合、これは結果として究極的にランプ電圧がＶＲＥＦ
（基準）電圧を越える時間となり、このときコンパレー
ター５１はＩ２定電流源トランジスター４７をオンし、
該トランジスター４７はサイクルの始まりで定電流源Ｉ
１４６が放電するのと同じ程度に、コンデンサーＣｈを
充電する。しかしながら、傾斜が浅すぎる場合、ランプ
波がＶＲＥＦレベルを越える時間が短くなり、充電時間
も短くなり、残留電荷は以前より少なくなる。これは最
終的な結果として、ランプ波傾斜の上昇をもたらす。同
様に、傾斜が険しすぎる場合、閉ループが傾斜を減少さ
せる働きをする。
【００１７】本回路は数個の独特な特性を持っているこ
とが今や明らかであろう。まず、最長のパルスが出力さ
れた後、最低限の時間までランプ波が止まらないので、
少なくともオーバードライブがあっても最低量である。
第二に、制御１信号の持続時間である放電時間が固定さ
れる。第三に、変化するクロック周波数に対してデュー
ティサイクルが不変であることを保証するため、フィー
ドバックループが備えられる。第四に、パルスの出力の
際にランプ波が終了しないので、数本のパルス幅が平行
して作り出され、最後に、回路は小型でシンプルであ
る。
とが今や明らかであろう。まず、最長のパルスが出力さ
れた後、最低限の時間までランプ波が止まらないので、
少なくともオーバードライブがあっても最低量である。
第二に、制御１信号の持続時間である放電時間が固定さ
れる。第三に、変化するクロック周波数に対してデュー
ティサイクルが不変であることを保証するため、フィー
ドバックループが備えられる。第四に、パルスの出力の
際にランプ波が終了しないので、数本のパルス幅が平行
して作り出され、最後に、回路は小型でシンプルであ
る。
【図１】先行技術のＰＷＭ回路のタイミング線図であ
る。
る。
【図２】本発明の詳細なタイミング線図である。
【図３】回路のブロック線図である。
【図４】回路の詳細な概略図である。
【図５】回路の詳細な概略図である。
Claims (1)
- 【請求項１】 パルス幅変調パルス発生器であって、 一連のクロックパルスを発生させるためのクロック発生
器と、 電圧範囲内の低電圧と高電圧間のいかなる値のしきい値
電圧を発生させるためのしきい値手段と、 傾斜、振幅、持続時間を有するランプ波を発生させるラ
ンプ波手段であって、該ランプ波振幅は前記範囲の高電
圧を所定量だけ越え、該ランプ波持続時間はクロックパ
ルス間の時間より短い期間であるランプ波手段と、 前記ランプ波としきい値レベルの交差の直前に一状態の
出力を生成し、クロックパルス間の時間の残りに対して
その他の状態の出力を生成するためのコンパレーター
と、 を含むパルス幅変調パルス発生器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/966,912 US5379321A (en) | 1993-02-01 | 1993-02-01 | High speed PWM without linearity compromise at extreme duty cycles |
| US966912 | 2001-09-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06252718A true JPH06252718A (ja) | 1994-09-09 |
Family
ID=25512043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5159856A Pending JPH06252718A (ja) | 1993-02-01 | 1993-06-30 | パルス幅変調パルス発生器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5379321A (ja) |
| EP (1) | EP0610034B1 (ja) |
| JP (1) | JPH06252718A (ja) |
| DE (1) | DE69412655T2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5578952A (en) * | 1994-11-08 | 1996-11-26 | Lucent Technologies Inc. | Fixed-interval timing circuit and method |
| US5637971A (en) * | 1995-06-12 | 1997-06-10 | Solectria Corporation | Suppression of multiple noise-related signals in pulse width modulated signals |
| JP3460913B2 (ja) * | 1995-09-29 | 2003-10-27 | 旭化成マイクロシステム株式会社 | 可変遅延時間発生回路とその方法 |
| EP0772296B1 (en) * | 1995-10-31 | 2003-04-02 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe | Recovery of the propagation delay in a PWM circuit |
| US5739711A (en) * | 1995-12-01 | 1998-04-14 | Lucent Technologies Inc. | Regulation circuit for bipolar voltage switching circuits having logic circuitry using a single error amplifier for regulation of both positive and negative voltages |
| US5920683A (en) * | 1997-06-27 | 1999-07-06 | Xerox Corporation | Image enhancement system for high addressability printing |
| US6154076A (en) * | 1997-09-19 | 2000-11-28 | Texas Instruments Incorporated | Phase alignment circuit for periodic signals |
| DE10059585A1 (de) * | 2000-11-30 | 2002-06-06 | Valeo Schalter & Sensoren Gmbh | Elektrische Schaltung und Verfahren zur Pulsmodulation eines Trägersignals |
| US6731179B2 (en) | 2002-04-09 | 2004-05-04 | International Business Machines Corporation | System and method for measuring circuit performance degradation due to PFET negative bias temperature instability (NBTI) |
| US7061417B2 (en) * | 2003-11-26 | 2006-06-13 | Broadcom Advanced Compression Group Llc | Method and system for increased effective resolution in an N-bit digital-to-analog converter |
| US20070262801A1 (en) * | 2006-05-10 | 2007-11-15 | Technologies Ltrim Inc. | Pulse width modulation circuit and method therefor |
| US7629823B2 (en) * | 2006-10-04 | 2009-12-08 | Power Integrations, Inc. | Method and apparatus for pulse width modulation |
| CN102255480B (zh) * | 2010-05-17 | 2014-12-03 | 登丰微电子股份有限公司 | 电源转换装置及其脉宽调变信号控制装置 |
| CN102571046B (zh) * | 2010-12-08 | 2014-12-17 | 博通集成电路（上海）有限公司 | 脉宽调制电路、包含脉宽调制电路的装置和脉宽调制方法 |
| DE102018204959A1 (de) * | 2018-04-03 | 2019-10-10 | Tridonic Gmbh & Co Kg | Vorrichtungen und Verfahren zum Bereitstellen eines hochaufgelösten PWM-Signals |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3840890A (en) * | 1972-05-30 | 1974-10-08 | Capintec Inc | Apparatus for recording and reproducing analog data |
| US4333108A (en) * | 1980-03-10 | 1982-06-01 | Ampex Corporation | Apparatus and method for transmitting a pulse width modulated audio signal on a video signal |
| US4669089A (en) * | 1985-09-30 | 1987-05-26 | The Boeing Company | Suppressed clock pulse-duration modulator for direct sequence spread spectrum transmission systems |
| US4847695A (en) * | 1986-02-06 | 1989-07-11 | Canon Kabushiki Kaisha | Image processing apparatus in which the minimum and maximum widths of a pulse-width modulated signal can be independently adjusted in accordance with predetermined data signals |
| FR2635398B1 (fr) * | 1988-08-09 | 1992-04-24 | Thomson Csf | Procede et dispositif d'eclairage arriere d'un ecran matriciel a cristal liquide |
| US5045800A (en) * | 1990-03-23 | 1991-09-03 | Power Integrations, Inc. | Pulse width modulator control circuit |
| US5220203A (en) * | 1990-11-21 | 1993-06-15 | Analogic Corporation | Variable pulse width precision pulse generator |
| US5198785A (en) * | 1992-05-29 | 1993-03-30 | Analog Devices, Inc. | Dual edge pulse width modulation system |
| US5208559A (en) * | 1992-05-29 | 1993-05-04 | Analog Devices, Inc. | Pulse shaping system for a pulse width modulation system |
-
1993
- 1993-02-01 US US07/966,912 patent/US5379321A/en not_active Expired - Fee Related
- 1993-06-30 JP JP5159856A patent/JPH06252718A/ja active Pending
-
1994
- 1994-01-28 EP EP94300640A patent/EP0610034B1/en not_active Expired - Lifetime
- 1994-01-28 DE DE69412655T patent/DE69412655T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69412655T2 (de) | 1999-04-15 |
| EP0610034B1 (en) | 1998-08-26 |
| US5379321A (en) | 1995-01-03 |
| EP0610034A3 (en) | 1994-11-30 |
| EP0610034A2 (en) | 1994-08-10 |
| DE69412655D1 (de) | 1998-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06252718A (ja) | パルス幅変調パルス発生器 | |
| US6121760A (en) | Turn-on controller for switch-mode regulator | |
| JP6356140B2 (ja) | スロープ補償モジュール | |
| US5045800A (en) | Pulse width modulator control circuit | |
| US5414342A (en) | Voltage mode pulse width modulation controller | |
| US11863191B2 (en) | Combining voltage ramps to create linear voltage ramp | |
| JP6614818B2 (ja) | 昇降圧ｄｃ／ｄｃコンバータ | |
| JP2004104645A (ja) | 三角波発生装置、パルス幅変調信号生成装置、及び外部同期／内部同期／非同期切替装置 | |
| JPH0785650B2 (ja) | スイッチングコンバータ | |
| US20210399636A1 (en) | High-efficiency pulse width modulation for switching power converters | |
| JP2000268989A (ja) | 放電灯点灯回路 | |
| US7123179B1 (en) | Apparatus and method for duty cycle conversion | |
| JPH01268454A (ja) | スイッチング電源用漸進的始動回路 | |
| US5825223A (en) | Technique for controlling the slope of a periodic waveform | |
| US4755740A (en) | Circuit for power pulse amplitude stabilization in radar transmitter pulse modulator or the like | |
| US5912551A (en) | Start up circuit for a boost mode controller | |
| JPH02160418A (ja) | 放電加工装置 | |
| CN120750709B (zh) | 可调信号幅度和斜率的ook调制器及其使用方法 | |
| JPH0879024A (ja) | パルス変調器 | |
| JPS5848529A (ja) | スイツチング回路 | |
| JPS5918745Y2 (ja) | 可変周波発生回路 | |
| CN120342369A (zh) | 一种输出两组交错时钟信号的电路及应用 | |
| KR0179963B1 (ko) | 상승및 하강시간 조절기능을 구비한 bgp발생회로 | |
| JPS5840373B2 (ja) | パルスヘンチヨウキ | |
| JPH07202702A (ja) | ディジタル−アナログ変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040106 |