JPH0625960B2 - インクジエツト記録装置 - Google Patents
インクジエツト記録装置Info
- Publication number
- JPH0625960B2 JPH0625960B2 JP60276789A JP27678985A JPH0625960B2 JP H0625960 B2 JPH0625960 B2 JP H0625960B2 JP 60276789 A JP60276789 A JP 60276789A JP 27678985 A JP27678985 A JP 27678985A JP H0625960 B2 JPH0625960 B2 JP H0625960B2
- Authority
- JP
- Japan
- Prior art keywords
- communication
- communication interface
- processing
- interface adapter
- external device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Record Information Processing For Printing (AREA)
- Computer And Data Communications (AREA)
- Particle Formation And Scattering Control In Inkjet Printers (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明はインクジエツト記録装置に係り、特に外部装置
から印字情報群を受信しながら印字を実行するインクジ
エツト記録装置における通信制御と印字制御機能部の改
良に関する。
から印字情報群を受信しながら印字を実行するインクジ
エツト記録装置における通信制御と印字制御機能部の改
良に関する。
最近のインクジエツト記録装置は外部装置から与えられ
る多量の印字情報に基づいて印字を実行する傾向にあ
る。この場合、インクジエツト記録装置内にあつて外部
装置との通信制御と印字機構に対する内部制御を行う制
御部は、多量のデータ処理を実行しなければならない。
セントラルプロセツシングユニツト（以下ＣＰＵとい
う）を利用した制御部にあつては、通信制御と内部制御
処理を時分割で実行することになるため、通信制御処理
時に外部装置から多量の印字情報を受信しようとすると
相応して処理時間が長くなり、内部制御処理に遅れが出
る問題がある。
る多量の印字情報に基づいて印字を実行する傾向にあ
る。この場合、インクジエツト記録装置内にあつて外部
装置との通信制御と印字機構に対する内部制御を行う制
御部は、多量のデータ処理を実行しなければならない。
セントラルプロセツシングユニツト（以下ＣＰＵとい
う）を利用した制御部にあつては、通信制御と内部制御
処理を時分割で実行することになるため、通信制御処理
時に外部装置から多量の印字情報を受信しようとすると
相応して処理時間が長くなり、内部制御処理に遅れが出
る問題がある。
ところが内部制御処理には、印字開始位置制御や印字ヘ
ッドへの印字パターンデータの供給等の印字制御はもと
より、インク粒子作成制御やインク濃度制御、装置内各
部の異常管理等があり、これらを確実に実行しないと印
字性能が劣化して印字不能になる危険がある。
ッドへの印字パターンデータの供給等の印字制御はもと
より、インク粒子作成制御やインク濃度制御、装置内各
部の異常管理等があり、これらを確実に実行しないと印
字性能が劣化して印字不能になる危険がある。
このような危険を避けるめたに内部制御処理を優先させ
ると、外部装置との通信制御の分断回数が多くなつて通
信速度が低下する欠点が生ずる。
ると、外部装置との通信制御の分断回数が多くなつて通
信速度が低下する欠点が生ずる。
なお、この種インクジエツト記録装置において一定時間
毎に内部制御処理を実行するものとしては、特公昭58-2
4277号公報のものをあげることができる。
毎に内部制御処理を実行するものとしては、特公昭58-2
4277号公報のものをあげることができる。
本発明の目的は、外部装置との通信速度を低下させるこ
となく内部制御処理を確実に実行することができるイン
クジエツト記録装置を提供することにある。
となく内部制御処理を確実に実行することができるイン
クジエツト記録装置を提供することにある。
本発明は、外部装置と通信する通信制御手段と、印字機
構を制御し外部装置から受信した印字情報に基づいた印
字を実行する内部制御手段とを備えたインクジェット記
録装置において、前記内部制御手段は主セントラルプロ
セッシングユニットと、該主セントラルプロセッシング
ユニットのバスラインと前記印字機構を結ぶペリフェラ
ルインターフェイスアダプターと、該バスラインと前記
通信制御手段とを結ぶ第１のコミュニケーションインタ
ーフェイスアダプターとを備え、前記通信制御手段は副
セントラルプロセッシングユニットと、該副セントラル
プロセッシングユニットのバスラインと前記第１のコミ
ュニケーションインターフェイスアダプターとを結ぶ第
２のコミュニケーションインターフェイスアダプター
と、該バスラインと外部装置を結ぶ第３のコミュニケー
ションインターフェイスアダプターとを備え、更に通信
制御手段は第１および第２のコミュニケーションインタ
ーフェイスアダプターに同一のクロックパルスを与える
クロックパルス発生器を備え、第３のコミュニケーショ
ンインターフェイスアダプターに通信クロックパルスを
与える分周期を、第３のコミュニケーションインターフ
ェイスアダプターとクロックパルス発生器との間に介在
するとともに前記両コミュニケーションインターフェイ
スアダプターを送信回線と受信回線の２回線で結ぶよう
にしたことを特徴としたものである。
構を制御し外部装置から受信した印字情報に基づいた印
字を実行する内部制御手段とを備えたインクジェット記
録装置において、前記内部制御手段は主セントラルプロ
セッシングユニットと、該主セントラルプロセッシング
ユニットのバスラインと前記印字機構を結ぶペリフェラ
ルインターフェイスアダプターと、該バスラインと前記
通信制御手段とを結ぶ第１のコミュニケーションインタ
ーフェイスアダプターとを備え、前記通信制御手段は副
セントラルプロセッシングユニットと、該副セントラル
プロセッシングユニットのバスラインと前記第１のコミ
ュニケーションインターフェイスアダプターとを結ぶ第
２のコミュニケーションインターフェイスアダプター
と、該バスラインと外部装置を結ぶ第３のコミュニケー
ションインターフェイスアダプターとを備え、更に通信
制御手段は第１および第２のコミュニケーションインタ
ーフェイスアダプターに同一のクロックパルスを与える
クロックパルス発生器を備え、第３のコミュニケーショ
ンインターフェイスアダプターに通信クロックパルスを
与える分周期を、第３のコミュニケーションインターフ
ェイスアダプターとクロックパルス発生器との間に介在
するとともに前記両コミュニケーションインターフェイ
スアダプターを送信回線と受信回線の２回線で結ぶよう
にしたことを特徴としたものである。
第１図は本発明になるインクジエツト記録装置における
内部制御手段と通信制御手段のブロツク図である。
内部制御手段と通信制御手段のブロツク図である。
主として内部制御処理を実行する主セントラルプロセツ
シングユニツト（以下ＭＣＰＵという）１のバスライン
Ａには、リードオンリーメモリ（以下ＲＯＭという）２
とランダムアクセスメモリ（以下ＲＡＭという）３とペ
リフエラルインターフエイスアダプタ（以下ＲＩＡとい
う）４，５とアシンクロナイスコミユニケーシヨンイン
ターフエイスアダプタ（以下ＡＣＩＡという）６が接続
される。主として通信制御処理を実行する副セントリル
プロセツシングユニツト（以下ＳＣＰＵという）７のバ
スラインＢには、ＲＯＭ８とRAM9とＡＣＩＡ１０，１２
が接続される。発振回路１３は前記ＡＣＩＡ６，１２に
同一の転送クロツクパルスＣＰ１を与え、ＡＣＩＡ１０
に分周器１４を介して通信クロツクパルスＣＰ２を与え
る。
シングユニツト（以下ＭＣＰＵという）１のバスライン
Ａには、リードオンリーメモリ（以下ＲＯＭという）２
とランダムアクセスメモリ（以下ＲＡＭという）３とペ
リフエラルインターフエイスアダプタ（以下ＲＩＡとい
う）４，５とアシンクロナイスコミユニケーシヨンイン
ターフエイスアダプタ（以下ＡＣＩＡという）６が接続
される。主として通信制御処理を実行する副セントリル
プロセツシングユニツト（以下ＳＣＰＵという）７のバ
スラインＢには、ＲＯＭ８とRAM9とＡＣＩＡ１０，１２
が接続される。発振回路１３は前記ＡＣＩＡ６，１２に
同一の転送クロツクパルスＣＰ１を与え、ＡＣＩＡ１０
に分周器１４を介して通信クロツクパルスＣＰ２を与え
る。
ＭＣＰＵ１はバスラインＡを介して一定時間毎にＰＩＡ
４，５との通信入出力を行ない、印字機構１５に対する
印字制御、インク粒子作成制御、インク濃度制御、異常
管理等の内部制御処理を実行すると共に、ＡＣＩＡ６，
１２を介してＳＣＰＵ７の側に対して外部装置１１から
の印字情報の有無の問合せを一定時間毎に実行する。そ
してＳＣＵＰ７の側から印字情報有の応答があると、内
部転送指令を出し、ＡＣＩＡ６，１２を介してＳＣＰＵ
７側のＲＡＭ９に格納されている印字情報を取込んでＲ
ＡＭ３に格納する。
４，５との通信入出力を行ない、印字機構１５に対する
印字制御、インク粒子作成制御、インク濃度制御、異常
管理等の内部制御処理を実行すると共に、ＡＣＩＡ６，
１２を介してＳＣＰＵ７の側に対して外部装置１１から
の印字情報の有無の問合せを一定時間毎に実行する。そ
してＳＣＵＰ７の側から印字情報有の応答があると、内
部転送指令を出し、ＡＣＩＡ６，１２を介してＳＣＰＵ
７側のＲＡＭ９に格納されている印字情報を取込んでＲ
ＡＭ３に格納する。
ＳＣＰＵ７はＡＣＩＡ１０を介して外部装置１１から印
字情報を受信してＲＡＭ９に格納し、ＭＣＰＵ１からの
問合せに応答して該印字情報をＲＡＭ９から読出してＡ
ＣＩＡ６，１２を介してＭＣＰＵ１に転送する。
字情報を受信してＲＡＭ９に格納し、ＭＣＰＵ１からの
問合せに応答して該印字情報をＲＡＭ９から読出してＡ
ＣＩＡ６，１２を介してＭＣＰＵ１に転送する。
ＡＣＩＡ６，１２は送信回線と受信回線の２回線のみで
シリアル転送によつて情報伝送を行うＬＳＩである。第
１図における破線内の構成要素は一枚のプリント基板上
に搭載され、ＡＣＩＡ６，１２は発振回路１３からの同
一の転送用クロツクパルスＣＰ１によつて動作すること
で該情報転送速度は普通の歩調同期方式の情報転送速度
の１６〜６４倍とすることが可能である。しかし外部装
置１１と通信するＡＣＩＡ１０は外部装置１１との間の
通信速度に適合するために分周器１４からクロツクパル
スを１６〜６４分周した通信クロツクパルスＣＰ２を使
用する。このような通信クロツクパルスＣＰ２はＡ ＣＩＡ１０と外部装置１１の間の通信回線が長い場合に
該通信回線に侵入するノイズ等の外乱の影響を軽減す
る。
シリアル転送によつて情報伝送を行うＬＳＩである。第
１図における破線内の構成要素は一枚のプリント基板上
に搭載され、ＡＣＩＡ６，１２は発振回路１３からの同
一の転送用クロツクパルスＣＰ１によつて動作すること
で該情報転送速度は普通の歩調同期方式の情報転送速度
の１６〜６４倍とすることが可能である。しかし外部装
置１１と通信するＡＣＩＡ１０は外部装置１１との間の
通信速度に適合するために分周器１４からクロツクパル
スを１６〜６４分周した通信クロツクパルスＣＰ２を使
用する。このような通信クロツクパルスＣＰ２はＡ ＣＩＡ１０と外部装置１１の間の通信回線が長い場合に
該通信回線に侵入するノイズ等の外乱の影響を軽減す
る。
次に主として内部制御処理を実行するＭＣＰＵ１のデー
タ処理を第２図を参照して説明する。
タ処理を第２図を参照して説明する。
ＭＣＰＵ１はアイドル処理において、先ず処理ステツプ
２０１でＡＣＩＡ５，６からの割込みを禁止し、処理ス
テツプ２０２に移つて印字ヘツドに対する印字データの
送出が完了しているか否かのチエツクを行う。これはイ
ンクジエツト記録装置において最も重要な機能である印
字制御の準備である。印字ヘツドへの印字データの送出
が完了していない場合には処理ステツプ２０３へ移つて
印字データ送出処理を実行する。処理ステツプ２０２で
のチエツクにおいて印字データ送出処理が完了していた
場合あるいは処理ステツプ２０３での印字データ送出処
理終了後は処理ステツプ２０４に移つてＰＩＡ４，５お
よびＰＣＩＡ６からの割込みを許可し、更に処理ステツ
プ２０５に移つてダミー命令（通常ＮＯＰ）処理を実行
して割込み要求を待つ。ダミー命令処理を実行中に割込
み要求がなければ該アイドル処理の先頭に戻る。
２０１でＡＣＩＡ５，６からの割込みを禁止し、処理ス
テツプ２０２に移つて印字ヘツドに対する印字データの
送出が完了しているか否かのチエツクを行う。これはイ
ンクジエツト記録装置において最も重要な機能である印
字制御の準備である。印字ヘツドへの印字データの送出
が完了していない場合には処理ステツプ２０３へ移つて
印字データ送出処理を実行する。処理ステツプ２０２で
のチエツクにおいて印字データ送出処理が完了していた
場合あるいは処理ステツプ２０３での印字データ送出処
理終了後は処理ステツプ２０４に移つてＰＩＡ４，５お
よびＰＣＩＡ６からの割込みを許可し、更に処理ステツ
プ２０５に移つてダミー命令（通常ＮＯＰ）処理を実行
して割込み要求を待つ。ダミー命令処理を実行中に割込
み要求がなければ該アイドル処理の先頭に戻る。
割込み要求があつた場合には、ＭＣＰＵ１は次の優先順
位に従つた割込．理を実行する。この割込み処理は印字
のための内部処理を高優先順位にし、ＳＣＰＵ７側との
通信処理と印字情報の内部転送処理を低優先順位にして
いる点に特徴がある。すなわち、これは外部装置１１と
の通信処理は、後述するように、ＳＣＰＵ７の側が高優
先順位で処理しており、またＳＣＰＵ７の側からＭＣＰ
Ｕ１の側への印字情報の内部転送処理はＡＣＩＡ６，１
２を介して高速に実行できるようにしたことにより可能
となるもので、この結果、ＭＣＰＵ１による内部制御処
理が確実になるものである。
位に従つた割込．理を実行する。この割込み処理は印字
のための内部処理を高優先順位にし、ＳＣＰＵ７側との
通信処理と印字情報の内部転送処理を低優先順位にして
いる点に特徴がある。すなわち、これは外部装置１１と
の通信処理は、後述するように、ＳＣＰＵ７の側が高優
先順位で処理しており、またＳＣＰＵ７の側からＭＣＰ
Ｕ１の側への印字情報の内部転送処理はＡＣＩＡ６，１
２を介して高速に実行できるようにしたことにより可能
となるもので、この結果、ＭＣＰＵ１による内部制御処
理が確実になるものである。
先ず、処理ステツプ２０６では印字開始割込みか否かを
チエツクし、印字開始割込みであれば処理ステツプ２０
７に移つて印字開始処理を実行する。
チエツクし、印字開始割込みであれば処理ステツプ２０
７に移つて印字開始処理を実行する。
処理ステツプ２０８ではノズル制御割込みか否かをチエ
ツクし、ノズル制御割込みであれば処理ステツプ２０９
に移つてインク粒子作成制御およびインク濃度制御等の
ノズル制御処理を実行する。
ツクし、ノズル制御割込みであれば処理ステツプ２０９
に移つてインク粒子作成制御およびインク濃度制御等の
ノズル制御処理を実行する。
処理ステツプ２１０では印字終了割込みか否かをチエツ
クし、印字終了割込みであれば処理ステツプ２１１に移
つて次の印字に備えて印字開始タイミング制御回路の初
期化等の印字終了処理を実行する。
クし、印字終了割込みであれば処理ステツプ２１１に移
つて次の印字に備えて印字開始タイミング制御回路の初
期化等の印字終了処理を実行する。
処理ステツプ２１２ではキー入力割込みか否かをチエツ
クし、キー入力割込みであれば処理ステツプ２１３に移
つてキーボードからの入力処理を実行する。
クし、キー入力割込みであれば処理ステツプ２１３に移
つてキーボードからの入力処理を実行する。
処理ステツプ２１４では異常処理割込みか否かをチエツ
クし、異常処理割込みであれば処理ステツプ２１５に移
つて装置内各部の異常有無の管理等の異常処理を実行す
る。
クし、異常処理割込みであれば処理ステツプ２１５に移
つて装置内各部の異常有無の管理等の異常処理を実行す
る。
処理ステツプ２１６ではＳＣＰＵ７側との通信割込みか
否かをチエツクし、通信割込みであれば処理ステツプ２
１７にに移つてＳＣＰＵ７に対する印字情報有無の問合
せおよびＳＣＰＵ７側からの応答受信処理を実行する。
否かをチエツクし、通信割込みであれば処理ステツプ２
１７にに移つてＳＣＰＵ７に対する印字情報有無の問合
せおよびＳＣＰＵ７側からの応答受信処理を実行する。
処理ステツプ２１８では内部転送要求割込みか否かをチ
エツクし、内部転送要求割込みであれば処理ステツプ２
１９に移つてＳＣＰＵ７側との印字情報の内部転送処理
を実行する。
エツクし、内部転送要求割込みであれば処理ステツプ２
１９に移つてＳＣＰＵ７側との印字情報の内部転送処理
を実行する。
次に第３図を参照してＳＣＰＵ７におけるデータ処理を
説明する。
説明する。
先ず処理ステツプ３０１で割込みを禁止して処理ステツ
プ３０２に移る。処理ステツプ３０２では、外部装置１
１から受信した印字情報があるか否かをチエツクし、印
字情報がある場合には処理ステツプ３０３に移つて該印
字情報のデータ構成が外部装置１１と予め定めたフオー
マツトに合つているかどうかの合理性をチエツクする。
処理ステツプ３０２におけるチエツクで印字情報がなか
つた場合には処理ステツプ３０４においてＭＣＰＵ１側
から印字情報の内部転送要求があるか否かをチエツク
し、要求があれば処理ステツプ３０５に移つて印転情報
の内部転送処理を実行する。
プ３０２に移る。処理ステツプ３０２では、外部装置１
１から受信した印字情報があるか否かをチエツクし、印
字情報がある場合には処理ステツプ３０３に移つて該印
字情報のデータ構成が外部装置１１と予め定めたフオー
マツトに合つているかどうかの合理性をチエツクする。
処理ステツプ３０２におけるチエツクで印字情報がなか
つた場合には処理ステツプ３０４においてＭＣＰＵ１側
から印字情報の内部転送要求があるか否かをチエツク
し、要求があれば処理ステツプ３０５に移つて印転情報
の内部転送処理を実行する。
データチエツク処理３０３または内部転送処理３０５が
終了すると、あるいはこれらの処理が不要であると、処
理ステツプ３０６で割込みを許可し、処理ステツプ３０
７に移つてダミー命令処理を実行する。このダミー命令
処理中に割込み要求がなければアイドル処理の先頭に戻
る。
終了すると、あるいはこれらの処理が不要であると、処
理ステツプ３０６で割込みを許可し、処理ステツプ３０
７に移つてダミー命令処理を実行する。このダミー命令
処理中に割込み要求がなければアイドル処理の先頭に戻
る。
ＳＣＰＵ７における割込み処理は外部装置１１との通信
処理が高優先順位で、ＭＣＰＵ１側との通信処理は低優
先順位にある。
処理が高優先順位で、ＭＣＰＵ１側との通信処理は低優
先順位にある。
割込み処理では、まず、処理ステツプ３０８で外部装置
１１との通信割込みであるか否かをチエツクし、外部装
置１１との通信割込みである場合には処理ステツプ３０
９に移つた外部装置１１との通信処理をＡＣＩＡ１０を
介して実行する。通信処理は通信誤りを確認しながら実
行され、受信した印字情報はＲＡＭ９へ格納された後に
前述のデータチエツク処理３０３によつてチエツクされ
る。
１１との通信割込みであるか否かをチエツクし、外部装
置１１との通信割込みである場合には処理ステツプ３０
９に移つた外部装置１１との通信処理をＡＣＩＡ１０を
介して実行する。通信処理は通信誤りを確認しながら実
行され、受信した印字情報はＲＡＭ９へ格納された後に
前述のデータチエツク処理３０３によつてチエツクされ
る。
処理ステツプ３１０ではＭＣＰＵ１側からの通信割込
み、すなわち印字情報有無の問合せか否かをチエツク
し、該割込みであれば処理ステツプ３１１に移つてＲＡ
Ｍ９をチエツクし、その結果を応答する。
み、すなわち印字情報有無の問合せか否かをチエツク
し、該割込みであれば処理ステツプ３１１に移つてＲＡ
Ｍ９をチエツクし、その結果を応答する。
次に第４図を参照してＭＣＰＵ１側とＳＣＰＵ７側との
印字情報の内部転送手順を説明する。
印字情報の内部転送手順を説明する。
ＭＣＰＵ１側からＳＣＰＵ７側への印字情報有無の問合
せは、（ａ）に示すように、一定周期で行われ、ＳＣＰ
Ｕ７側において外部装置１１からの印字情報の受信を完
了していない場合には否定応答（ＮＡＫ）が返され、受
信を完了している場合には肯定応答（ＡＣＫ）が返され
る。
せは、（ａ）に示すように、一定周期で行われ、ＳＣＰ
Ｕ７側において外部装置１１からの印字情報の受信を完
了していない場合には否定応答（ＮＡＫ）が返され、受
信を完了している場合には肯定応答（ＡＣＫ）が返され
る。
ＭＣＰＵ１側からＳＣＰＵ７側へ出した印字情報有無問
合せに対してＳＣＰＵ７側から肯定応答があると、
（ｂ）に示すように、ＭＣＰＵ１側では該印字情報との
内部転送開始信号をＳＣＰＵ７側へ送る。ＳＣＰＵ７側
ではこの内部転送開始信号を受けると内部転送の準備を
行い、準備完了の意味でＡＣＫを返すと共に印字情報の
１キヤラクタ分のデータを完了するとＡＣＫを送り、Ｓ
ＣＰＵ７側ではこのＡＣＫを受信すると次の１キヤラク
タ分のデータを送信する。ＭＣＰＵ１側では該データの
受信を完了するとＡＣＫを送り、ＳＣＰＵ７側ではこの
ＡＣＫ砂受信すると次の１キヤラクタ分のデータを送信
する。以下この動作を繰返してすべての印字情報の転送
を終了するとＳＣＰＵ７側では転送終了信号を発生す
る。ＭＣＰＵ１側でこの終了信号を受信すると印字情報
内部転送終了を確認してＡＣＫを送り該内部転送処理を
を終了する。
合せに対してＳＣＰＵ７側から肯定応答があると、
（ｂ）に示すように、ＭＣＰＵ１側では該印字情報との
内部転送開始信号をＳＣＰＵ７側へ送る。ＳＣＰＵ７側
ではこの内部転送開始信号を受けると内部転送の準備を
行い、準備完了の意味でＡＣＫを返すと共に印字情報の
１キヤラクタ分のデータを完了するとＡＣＫを送り、Ｓ
ＣＰＵ７側ではこのＡＣＫを受信すると次の１キヤラク
タ分のデータを送信する。ＭＣＰＵ１側では該データの
受信を完了するとＡＣＫを送り、ＳＣＰＵ７側ではこの
ＡＣＫ砂受信すると次の１キヤラクタ分のデータを送信
する。以下この動作を繰返してすべての印字情報の転送
を終了するとＳＣＰＵ７側では転送終了信号を発生す
る。ＭＣＰＵ１側でこの終了信号を受信すると印字情報
内部転送終了を確認してＡＣＫを送り該内部転送処理を
を終了する。
上記内部転送処理はＭＣＰＵ１側とＳＣＰＵ７側で１キ
ヤラクタ毎にシリアル通信によるハンドシエイク方式で
実行されるので転送が確実になり、且つＭＣＰＵ１側に
おける内部制御処理の実行に支障を与えることがなくな
る。
ヤラクタ毎にシリアル通信によるハンドシエイク方式で
実行されるので転送が確実になり、且つＭＣＰＵ１側に
おける内部制御処理の実行に支障を与えることがなくな
る。
以上述べたように、本発明は、外部装置１１と通信する
通信制御手段と、印字機構１５を制御し外部装置１１か
ら受信した印字情報に基づいた印字を実行する内部制御
手段とを備えたインクジェット記録装置において、前記
内部制御手段は主セントラルプロセッシングユニット１
と、該主セントラルプロセッシングユニット１のバスラ
インＡと前記印字機構を結ぶペリフェラルインターフェ
イスアダプター４と、該バスラインＡと前記通信制御手
段とを結ぶ第１のコミュニケーションインターフェイス
アダプター６とを備え、前記通信制御手段は副セントラ
ルプロセッシングユニット７と、該副セントラルプロセ
ッシングユニット７のバスラインＢと前記第１のコミュ
ニケーションインターフェイスアダプター６とを結ぶ第
２のコミュニケーションインターフェイスアダプター１
２と、該バスラインＢと外部装置１１を結ぶ第３のコミ
ュニケーションインターフェイスアダプター１０とを備
え、更に通信制御手段は第１および第２のコミュニケー
ションインターフェイスアダプター６・１２に同一のク
ロックパルスＣＰ１を与えるクロックパルス発生器１３
を備え、第３のコミュニケーションインターフェイスア
ダプター１０に通信クロックパルスＣＰ２を与える分周
期１４を、第３のコミュニケーションインターフェイス
アダプター１０とクロックパルス発生器１３との間に介
在するとともに前記両コミュニケーションインターフェ
イスアダプター６・１２を送信回線と受信回線の２回線
で結ぶようにしたことを特徴とするインクジェット記録
装置にある。
通信制御手段と、印字機構１５を制御し外部装置１１か
ら受信した印字情報に基づいた印字を実行する内部制御
手段とを備えたインクジェット記録装置において、前記
内部制御手段は主セントラルプロセッシングユニット１
と、該主セントラルプロセッシングユニット１のバスラ
インＡと前記印字機構を結ぶペリフェラルインターフェ
イスアダプター４と、該バスラインＡと前記通信制御手
段とを結ぶ第１のコミュニケーションインターフェイス
アダプター６とを備え、前記通信制御手段は副セントラ
ルプロセッシングユニット７と、該副セントラルプロセ
ッシングユニット７のバスラインＢと前記第１のコミュ
ニケーションインターフェイスアダプター６とを結ぶ第
２のコミュニケーションインターフェイスアダプター１
２と、該バスラインＢと外部装置１１を結ぶ第３のコミ
ュニケーションインターフェイスアダプター１０とを備
え、更に通信制御手段は第１および第２のコミュニケー
ションインターフェイスアダプター６・１２に同一のク
ロックパルスＣＰ１を与えるクロックパルス発生器１３
を備え、第３のコミュニケーションインターフェイスア
ダプター１０に通信クロックパルスＣＰ２を与える分周
期１４を、第３のコミュニケーションインターフェイス
アダプター１０とクロックパルス発生器１３との間に介
在するとともに前記両コミュニケーションインターフェ
イスアダプター６・１２を送信回線と受信回線の２回線
で結ぶようにしたことを特徴とするインクジェット記録
装置にある。
この構成により、次のような良さが期待できる。
（１）．第１および第２のコミュニケーションインター
フェイスアダプター６・１２は、クロックパルス発生器
１３からの同一の転送用クロックパルスＣＰ１によって
作動するので、主セントラルプロセッシングユニット１
と副セントラルプロセッシングユニット７との情報転送
速度を高めるととができる。
フェイスアダプター６・１２は、クロックパルス発生器
１３からの同一の転送用クロックパルスＣＰ１によって
作動するので、主セントラルプロセッシングユニット１
と副セントラルプロセッシングユニット７との情報転送
速度を高めるととができる。
（２）．第３のコミュニケーションインターフェイスア
ダプター１０は、クロックパルス発生器１３のパルスを
分周期１４で分周した通信クロックパルスＣＰ２によっ
て作動するので、副セントラルプロセッシングユニット
７と外部装置１１の通信回線が長くてもノイズ等の外乱
の影響が少ないものである。
ダプター１０は、クロックパルス発生器１３のパルスを
分周期１４で分周した通信クロックパルスＣＰ２によっ
て作動するので、副セントラルプロセッシングユニット
７と外部装置１１の通信回線が長くてもノイズ等の外乱
の影響が少ないものである。
（３）．第１および第２のコミュニケーションインター
フェイスアダプター６・１２は、送信回線と受信回線の
２回線で結んでいるので、構成が簡単である。
フェイスアダプター６・１２は、送信回線と受信回線の
２回線で結んでいるので、構成が簡単である。
図面は本発明の一実施例を示すもので、第１図は制御回
路のブロツク図、第２図はＭＣＰＵのデータ処理フロー
チヤート、第３図はＳＣＰＵのデータ処理フローチヤー
ト、第４図（ａ），（ｂ）は印字情報内部転送処理タイ
ミングチヤートである。 １…ＭＣＰＵ、４，５…ＰＩＡ、６，１０，１２…ＡＣ
ＩＡ、７…ＳＣＰＵ、１１…外部装置、１３…クロツク
パルス発振回路、１５…印字機構、Ａ，Ｂ…バスライ
ン。
路のブロツク図、第２図はＭＣＰＵのデータ処理フロー
チヤート、第３図はＳＣＰＵのデータ処理フローチヤー
ト、第４図（ａ），（ｂ）は印字情報内部転送処理タイ
ミングチヤートである。 １…ＭＣＰＵ、４，５…ＰＩＡ、６，１０，１２…ＡＣ
ＩＡ、７…ＳＣＰＵ、１１…外部装置、１３…クロツク
パルス発振回路、１５…印字機構、Ａ，Ｂ…バスライ
ン。
Claims (1)
- 【請求項１】外部装置１１と通信する通信制御手段と、
印字機構１５を制御し外部装置１１から受信した印字情
報に基づいた印字を実行する内部制御手段とを備えたイ
ンクジェット記録装置において、 前記内部制御手段は主セントラルプロセッシングユニッ
ト１と、該主セントラルプロセッシングユニット１のバ
スラインＡと前記印字機構を結ぶペリフェラルインター
フェイスアダプター４と、該バスラインＡと前記通信制
御手段とを結ぶ第１のコミュニケーションインターフェ
イスアダプター６とを備え、 前記通信制御手段は副セントラルプロセッシングユニッ
ト７と、該副セントラルプロセッシングユニット７のバ
スラインＢと前記第１のコミュニケーションインターフ
ェイスアダプター６とを結ぶ第２のコミュニケーション
インターフェイスアダプター１２と、該バスラインＢと
外部装置１１を結ぶ第３のコミュニケーションインター
フェイスアダプター１０とを備え、 更に通信制御手段は第１および第２のコミュニケーショ
ンインターフェイスアダプター６・１２に同一のクロッ
クパルスＣＰ１を与えるクロックパルス発生器１３を備
え、 第３のコミュニケーションインターフェイスアダプター
１０に通信クロックパルスＣＰ２を与える分周期１４
を、第３のコミュニケーションインターフェイスアダプ
ター１０とクロックパルス発生器１３との間に介在する
とともに前記両コミュニケーションインターフェイスア
ダプター６・１２を送信回線と受信回線の２回線で結ぶ
ようにしたことを特徴とするインクジェット記録装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60276789A JPH0625960B2 (ja) | 1985-12-11 | 1985-12-11 | インクジエツト記録装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60276789A JPH0625960B2 (ja) | 1985-12-11 | 1985-12-11 | インクジエツト記録装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62137630A JPS62137630A (ja) | 1987-06-20 |
| JPH0625960B2 true JPH0625960B2 (ja) | 1994-04-06 |
Family
ID=17574393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60276789A Expired - Lifetime JPH0625960B2 (ja) | 1985-12-11 | 1985-12-11 | インクジエツト記録装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0625960B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09323463A (ja) * | 1996-06-05 | 1997-12-16 | Seiko Epson Corp | 通信端末およびその制御方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4273041A (en) * | 1980-01-28 | 1981-06-16 | International Business Machines Corporation | Belt printer control architecture |
-
1985
- 1985-12-11 JP JP60276789A patent/JPH0625960B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62137630A (ja) | 1987-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0690699B2 (ja) | 割込インタフェース回路 | |
| US6282598B1 (en) | PCI bus system wherein target latency information are transmitted along with a retry request | |
| JPH01280843A (ja) | 状態マシンチェッカー | |
| JPH03154955A (ja) | 外部装置と並列フォーマットで通信するコンピュータシステム | |
| JP2587909B2 (ja) | データ転送方法 | |
| CN109484046A (zh) | 一种打印控制方法、控制系统及打印设备 | |
| JPH0625960B2 (ja) | インクジエツト記録装置 | |
| JPH0782414B2 (ja) | 情報処理装置 | |
| US6122699A (en) | Data processing apparatus with bus intervention means for controlling interconnection of plural busses | |
| US4996649A (en) | Image processor capable of storing character images and graphic images in a memory and including a timer for ensuring image processing operations are carried out in a predetermined time period | |
| JPH0752384B2 (ja) | プリンタ装置 | |
| JP3327723B2 (ja) | データ受信装置とその制御方法及びそれを用いた印刷装置 | |
| JPS62282322A (ja) | プリンタ制御回路 | |
| JP2828005B2 (ja) | プリンタ装置 | |
| JP3300016B2 (ja) | 通信インターフェイス及び記録装置及び通信制御方法 | |
| JPH01175015A (ja) | パーソナルワードプロセッサ | |
| JP3612804B2 (ja) | 記録装置 | |
| JPH11227304A (ja) | プリンタ装置 | |
| JP3131854B2 (ja) | ワンチップマイコン | |
| JPS6237165A (ja) | インクジエツト記録装置 | |
| JPS63249222A (ja) | プリンタ制御装置 | |
| JPS63113625A (ja) | プリンタ | |
| JP2803552B2 (ja) | データ受信装置 | |
| JPH0217526A (ja) | 印刷装置 | |
| JPS62167063A (ja) | 記録装置 |