JPH06260596A - 集積回路装置 - Google Patents

集積回路装置

Info

Publication number
JPH06260596A
JPH06260596A JP5043747A JP4374793A JPH06260596A JP H06260596 A JPH06260596 A JP H06260596A JP 5043747 A JP5043747 A JP 5043747A JP 4374793 A JP4374793 A JP 4374793A JP H06260596 A JPH06260596 A JP H06260596A
Authority
JP
Japan
Prior art keywords
layer
sio2
integrated circuit
circuit device
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5043747A
Other languages
English (en)
Inventor
Shinichi Usui
信一 臼井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Precision Circuits Inc
Original Assignee
Nippon Precision Circuits Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Precision Circuits Inc filed Critical Nippon Precision Circuits Inc
Priority to JP5043747A priority Critical patent/JPH06260596A/ja
Priority to US08/192,468 priority patent/US5502431A/en
Publication of JPH06260596A publication Critical patent/JPH06260596A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/40—Resistors
    • H10D1/47—Resistors having no potential barriers
    • H10D1/474—Resistors having no potential barriers comprising refractory metals, transition metals, noble metals, metal compounds or metal alloys, e.g. silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/006—Thin film resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 電磁場の影響を低減可能な集積回路装置を提
供することにある。 【構成】 薄膜抵抗４ａの下部および上部の全面をＭｏ
層２および配線層７ｃにて覆い、薄膜抵抗４ａを電磁遮
蔽し、電磁場の影響を低減するものである。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は集積回路装置、特に薄膜
抵抗を有する集積回路装置に関するものである。
【０００２】
【従来の技術】現在、集積回路装置において、ウエルま
たは絶縁膜等の上に合金（例えば、Ｃｒ（クロム）系、
Ｃｒ−Ｓｉ（クロムシリコン）系）層よりなる薄膜抵抗
を形成し用いるものがある。
【０００３】
【発明が解決しようとする課題】従来のものでは、薄膜
抵抗が電磁場の影響を強く受けるため、クロストーク等
による雑音を生じてしまう。
【０００４】本発明の目的は、電磁場の影響を低減可能
な集積回路装置を提供することにある。
【０００５】
【課題を解決するための手段】薄膜抵抗の下部および上
部に電磁遮蔽用の導電層を設けることにより、上記目的
を達成する。
【０００６】
【実施例】本発明の一実施例の集積回路装置について説
明する。図１は本例の構成を示す説明図であり、図１ａ
に上面を示し、図１ａにおけるＢＢ線、ＣＣ線断面図を
それぞれ図１ｂ、１ｃに示す。以上の図を参照して本例
の構成をその製造工程に沿って説明する。まず、図１に
示すように、絶縁層としてＳｉＯ2 層１（または、ウエ
ル）を全面に形成した後、全面に厚さ２００ｎｍ程度の
Ｍｏ（モリブデン）層２を形成する。また、このＭｏ層
２の上にＣＶＤにより絶縁層として厚さ３００ｎｍ程度
のＳｉＯ2 層３を全面に形成した後、厚さ９ｎｍ程度の
Ｃｒ系合金またはＣｒ−Ｓｉ系合金を堆積し、エッチン
グ処理を施して薄膜抵抗４ａ、４ｂ、４ｃを形成する。
なお、薄膜抵抗４ｂ、４ｃはダミーとして形成されたも
のである。次に、再び厚さ５００ｎｍ程度のＳｉＯ2 層
５を全面に形成する。この後、図１ｃに示すようにＳｉ
Ｏ2 層５を貫通してコンタクトホール６ａを形成し、図
１ｂに示すようにＳｉＯ2 層３、５を貫通してコンタク
トホール６ｂを形成する。この上に厚さ８５０ｎｍ程度
のＡｌ層よりなる配線層７ａ、７ｂ、７ｃを形成する。
ここで、配線層７ａ、７ｂはコンタクトホール６ａを通
して薄膜抵抗４ａの両端に接続され、集積回路装置の図
１に図示されていない部分に接続される。一方、配線層
７ｃはコンタクトホール６ｂを通してＭｏ層２と導通さ
れるとともにＶｓｓに接続される。
【０００７】以上の様に構成されるため、薄膜抵抗４ａ
はＭｏ層２および配線層７ｃにより電磁遮蔽されること
となり、クロストーク等による雑音を低減することが可
能になる。
【０００８】
【発明の効果】薄膜抵抗の下部および上部に電磁遮蔽用
の導電層を設けたため、電磁場の影響を低減可能な集積
回路装置を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施例の集積回路装置の構成を示す
説明図。
【符号の説明】
２ Ｍｏ層 ４ａ 薄膜抵抗 ７ｃ 配線層

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 薄膜抵抗の下部および上部に電磁遮蔽用
    の導電層を設けたことを特徴とする集積回路装置。
JP5043747A 1993-03-04 1993-03-04 集積回路装置 Withdrawn JPH06260596A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5043747A JPH06260596A (ja) 1993-03-04 1993-03-04 集積回路装置
US08/192,468 US5502431A (en) 1993-03-04 1994-02-07 Integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5043747A JPH06260596A (ja) 1993-03-04 1993-03-04 集積回路装置

Publications (1)

Publication Number Publication Date
JPH06260596A true JPH06260596A (ja) 1994-09-16

Family

ID=12672359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5043747A Withdrawn JPH06260596A (ja) 1993-03-04 1993-03-04 集積回路装置

Country Status (2)

Country Link
US (1) US5502431A (ja)
JP (1) JPH06260596A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2179246C (en) * 1995-09-20 2000-10-24 Pmc-Sierra Ltd. Polysilicon defined diffused resistor
DE19716102C2 (de) * 1997-04-17 2003-09-25 Infineon Technologies Ag Integrierte Schaltungsanordnung mit mehreren Bauelementen und Verfahren zu deren Herstellung
JP4472232B2 (ja) * 2002-06-03 2010-06-02 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
US10770393B2 (en) 2018-03-20 2020-09-08 International Business Machines Corporation BEOL thin film resistor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3663224A (en) * 1966-11-03 1972-05-16 Teeg Research Inc Electrical components, electrical circuits, and the like, and methods for making the same by means of radiation sensitive elements
JPH0194682A (ja) * 1987-10-06 1989-04-13 Seiko Epson Corp 磁気シール
JP2777747B2 (ja) * 1990-11-26 1998-07-23 東亞合成株式会社 電磁波シールド層を有するプリント抵抗器内蔵多層プリント回路板

Also Published As

Publication number Publication date
US5502431A (en) 1996-03-26

Similar Documents

Publication Publication Date Title
JP3338897B2 (ja) コイルが形成された半導体装置の製造方法
JPH06260596A (ja) 集積回路装置
JPH02186636A (ja) 集積回路装置の配線法
KR100226835B1 (ko) 반도체 소자내의 인덕터 제조방법
JPH045873A (ja) 超伝導コンタクト作製方法及び超伝導回路
JPH07297590A (ja) 同軸構造の配線の形成方法
JPS63141362A (ja) 半導体装置
JPS5660033A (en) Manufacture of semiconductor device
JPS60210871A (ja) 半導体装置およびその製造方法
JP2611261B2 (ja) 半導体装置の製造方法
JP2932824B2 (ja) 磁気抵抗センサ
JPH06140215A (ja) 薄膜抵抗体とそれを内蔵した多層回路基板の製造方法
JPS62293644A (ja) 半導体装置の製造方法
JP2000299403A (ja) 半導体パッケージ及びその製造方法
JPS5823754B2 (ja) 半導体集積回路用配線基板の製造方法
JP2001093248A (ja) 同軸配線構造及びその製造方法
JPS60113484A (ja) ジョセフソン集積回路装置の製造方法
JPS58124268A (ja) 集積回路装置
JPH0917792A (ja) 半導体装置の製造方法
JPS62238648A (ja) ３次元半導体集積回路装置
JP2008021837A (ja) 半導体集積回路とその製造方法
JPS61166083A (ja) ジヨセフソン集積回路の製造方法
JPH08330514A (ja) 半導体抵抗素子及びその製造方法
JPS6146973B2 (ja)
JPH01319996A (ja) 薄膜多層配線基板の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000509