JPS60210871A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPS60210871A JPS60210871A JP59065923A JP6592384A JPS60210871A JP S60210871 A JPS60210871 A JP S60210871A JP 59065923 A JP59065923 A JP 59065923A JP 6592384 A JP6592384 A JP 6592384A JP S60210871 A JPS60210871 A JP S60210871A
- Authority
- JP
- Japan
- Prior art keywords
- large current
- electrode wiring
- metal layer
- electrode
- metallic layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/62—Electrodes ohmically coupled to a semiconductor
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
この発明は半導体装置およびその製造方法に係シ％特に
電極配線およびその製造方法に関するものである。
電極配線およびその製造方法に関するものである。
（従来技術）
半導体装置の電極配線金属としては、一般に、Ａｔまた
はＡＬ−８ｉ合金が使用される。これは、Ａｔが、半導
体材料に対して密着性、オーミック性にすぐれ、電気抵
抗も低く、微細加工が容易であるなど、電極配線金属と
しての諸条件を満足しているからである。
はＡＬ−８ｉ合金が使用される。これは、Ａｔが、半導
体材料に対して密着性、オーミック性にすぐれ、電気抵
抗も低く、微細加工が容易であるなど、電極配線金属と
しての諸条件を満足しているからである。
ところで、最近、半導体集積回路の集積度が向上するに
つれＡｔＮ極配線（Ａｔ−Ｓｔ金合金らなる電極配線も
含む）・クターンも微細化されているが、これに応じて
Ａｔ電極配線中を流れる電流密度が上昇する結果、 Ａ
ｔなどの金属イオンの移動によ１Ｍ電極配線が短絡した
り断線する、いわゆるエレクトロマイグレーションが問
題になっている。
つれＡｔＮ極配線（Ａｔ−Ｓｔ金合金らなる電極配線も
含む）・クターンも微細化されているが、これに応じて
Ａｔ電極配線中を流れる電流密度が上昇する結果、 Ａ
ｔなどの金属イオンの移動によ１Ｍ電極配線が短絡した
り断線する、いわゆるエレクトロマイグレーションが問
題になっている。
この現象を防ぐためには、Ａｔ電極配線の幅を太くする
必要があるが、微細化に逆行する方法である。また、Ａ
ｔ−８ｉ −Ｃｕ などのエレクトロマイグレージョン
に強い合金を使用する方法もあるが、耐腐食性およびワ
イヤボンディング性に劣るなどの欠点があった。
必要があるが、微細化に逆行する方法である。また、Ａ
ｔ−８ｉ −Ｃｕ などのエレクトロマイグレージョン
に強い合金を使用する方法もあるが、耐腐食性およびワ
イヤボンディング性に劣るなどの欠点があった。
なお、これらの問題は、比較的電流密度の高いバイポー
ラ型半導体集積回路において顕著であシ、微細化の妨け
となっている。
ラ型半導体集積回路において顕著であシ、微細化の妨け
となっている。
（発明の目的）
この発明は上記の点に鑑みなはれたもので、その目的は
、電極配線の微細化と耐エレクトロマイグレーション性
を両立させることにある。
、電極配線の微細化と耐エレクトロマイグレーション性
を両立させることにある。
（発明の概要）
この発明の要点は、大電流が流れる部分の電極配線のみ
２つの金属層の積層構造とすることにある。
２つの金属層の積層構造とすることにある。
（実施例）
以下この発明の実施例を図面を参照して説明する。
第１図はこの発明の第１の実施例を示す図である。この
図を参照して第１の実施例を説明すると、第１図（４）
において、１は半導体基板であシ、この半導体基板１の
表面部内にはφ電流駆動素子の拡散領域２と、大電流駆
動素子の拡散領域３が形成されている。また、半導体基
板１上には５ｔ（ｈのような絶縁膜４が設けられ、この
絶縁膜４には前記拡散領域２．３上において電極引出し
用のコンタクト穴５，６がそれぞれ設けられている。
図を参照して第１の実施例を説明すると、第１図（４）
において、１は半導体基板であシ、この半導体基板１の
表面部内にはφ電流駆動素子の拡散領域２と、大電流駆
動素子の拡散領域３が形成されている。また、半導体基
板１上には５ｔ（ｈのような絶縁膜４が設けられ、この
絶縁膜４には前記拡散領域２．３上において電極引出し
用のコンタクト穴５，６がそれぞれ設けられている。
このような半導体基板１上にＡｔまたはｈｔ −ｓ ｉ
合金からなる第１の金属層７を６０００〜１００００Ｘ
の厚さに蒸着し、続いて公知のホトエッチ技術により第
１の金属ＮｊＩ７ｔ−／４′ターニングすることにより
、第１図（Ｂ）に示すように、第１の金属層７を、コン
タクト穴６を含む大電流駆動素子の電極配線形成部分に
のみ残す。
合金からなる第１の金属層７を６０００〜１００００Ｘ
の厚さに蒸着し、続いて公知のホトエッチ技術により第
１の金属ＮｊＩ７ｔ−／４′ターニングすることにより
、第１図（Ｂ）に示すように、第１の金属層７を、コン
タクト穴６を含む大電流駆動素子の電極配線形成部分に
のみ残す。
次に、第１図Ｃ）に示すように、半導体基板１上の全面
に、ｋｔ”＊たｔｉＡｔ−８ｔ合金からなる第２の金属
層８を８０００〜１４０００Ａの厚さに蒸着する。
に、ｋｔ”＊たｔｉＡｔ−８ｔ合金からなる第２の金属
層８を８０００〜１４０００Ａの厚さに蒸着する。
しかる後、公知のホトエッチ技術によシ第２の金属層８
のバターニングを行うことによシ、この第２の金属層ｓ
ｔ−１ｇ１図０に示すように前記残存第１の金属層７上
および、コンタクト穴５を含む小電流駆動素子の電極配
線形成部分にのみ残す。
のバターニングを行うことによシ、この第２の金属層ｓ
ｔ−１ｇ１図０に示すように前記残存第１の金属層７上
および、コンタクト穴５を含む小電流駆動素子の電極配
線形成部分にのみ残す。
この時、第１の金属層７上の第２の金属層８を前記第１
図０に示すようにオーバーラツプ構造にすると、第２の
金［１１８をパターニングする時に第１の金属Ｉ＃！Ｉ
７がエツチングされることもなく、また／４’ツシペー
ション膜のカバレーソモ良好となる。
図０に示すようにオーバーラツプ構造にすると、第２の
金［１１８をパターニングする時に第１の金属Ｉ＃！Ｉ
７がエツチングされることもなく、また／４’ツシペー
ション膜のカバレーソモ良好となる。
そして、この第２の金属ＦＷ１８の？ぐターニングが終
了した段階で、小電流駆動素子の電極配線が残存第２の
金属層８で形成されたことになる。また、大電流駆動素
子の電極配線が、残存第１の金属層７および残存第２の
金属ＮＩ８の積層構造で形成されたことになる。
了した段階で、小電流駆動素子の電極配線が残存第２の
金属層８で形成されたことになる。また、大電流駆動素
子の電極配線が、残存第１の金属層７および残存第２の
金属ＮＩ８の積層構造で形成されたことになる。
しかる後、第１図■に示すように、半導体装置を保護す
る）母ツシペーション膜９をＣＶＤ法によル全面に形成
する。
る）母ツシペーション膜９をＣＶＤ法によル全面に形成
する。
第２図はこの発明の第２の実施例を示す図である。この
第２の実施例について以下説明する。
第２の実施例について以下説明する。
第２図（２）に示すように、半導体基板１には、第１の
実施例と同様に拡散領域２．３および絶縁膜４が形成さ
れておシ、絶縁膜４にはコンタクト穴５．６が開口され
ている。
実施例と同様に拡散領域２．３および絶縁膜４が形成さ
れておシ、絶縁膜４にはコンタクト穴５．６が開口され
ている。
このような半導体基板１上にＡｔまたはＡｔ−８ｔ合金
からなる第１の金属層７を８０００〜１００００Ａの厚
さに蒸着した後、公知のホトエッチ技術によシ第１の金
属層７を／４’ターニングすることにより、この場合は
、同第２図囚に示すように、第１の金属！＋７を、コン
タクト穴６ｔ−含む大電流駆動素子の電極配線形成部分
および、コンタクト穴５を含む小電流駆動素子の電極配
線形成部分に残す。
からなる第１の金属層７を８０００〜１００００Ａの厚
さに蒸着した後、公知のホトエッチ技術によシ第１の金
属層７を／４’ターニングすることにより、この場合は
、同第２図囚に示すように、第１の金属！＋７を、コン
タクト穴６ｔ−含む大電流駆動素子の電極配線形成部分
および、コンタクト穴５を含む小電流駆動素子の電極配
線形成部分に残す。
次に、半導体基板１上の全面に４０００〜６０００Ｘ厚
の５ｉｎｓ膜１０ｆ：公知のＣＶＤ法によシ形成する。
の５ｉｎｓ膜１０ｆ：公知のＣＶＤ法によシ形成する。
そして、この５ｉｎｓ膜１０には、第２図０３）に示す
ように、大電流駆動素子の電極配線形成部分において、
つまフ拡散領域３に接続された第１の金属層７（以下こ
の第１の金属層に特に符号７１を付す）上においてスル
ーホール１ｌｔ−形成する。
ように、大電流駆動素子の電極配線形成部分において、
つまフ拡散領域３に接続された第１の金属層７（以下こ
の第１の金属層に特に符号７１を付す）上においてスル
ーホール１ｌｔ−形成する。
この時、スルーホール１１は大きい１つの穴で形成して
もよいし、多数の小さい穴で形成してもよい。
もよいし、多数の小さい穴で形成してもよい。
しかる後、半導体基板１上の全面にＡｔまたはＭ−８ｉ
合金からなる第２の金属層８を８０００〜１ｏｏｏｏＸ
の厚さに形成し、続いて公知のホトリソ技術によシ第２
の金属層８をノ９ターニングすることによυ、この第２
の金属層８を第２図０に示すようにスルーホール１１部
にのみ、すなわち残存第１の金属層７１上にのみ残す。
合金からなる第２の金属層８を８０００〜１ｏｏｏｏＸ
の厚さに形成し、続いて公知のホトリソ技術によシ第２
の金属層８をノ９ターニングすることによυ、この第２
の金属層８を第２図０に示すようにスルーホール１１部
にのみ、すなわち残存第１の金属層７１上にのみ残す。
これにより、大電流駆動素子の電極配線が、残存第１の
金属層７１と残存第２の金属層８の積層構造で形成され
たことになる。また、小電流駆動素子の電極配線は、第
１の金属層７を蒸着しパターニングした段階で、残存第
１の金属層７のみによシ形成されている。
金属層７１と残存第２の金属層８の積層構造で形成され
たことになる。また、小電流駆動素子の電極配線は、第
１の金属層７を蒸着しパターニングした段階で、残存第
１の金属層７のみによシ形成されている。
しかる後、第２図０に示すように、パッシベーション膜
９をＣＶＤ法によシ全面に形成する。
９をＣＶＤ法によシ全面に形成する。
（発明の効果）
以上の実施例から明らかなように、この発明では、大電
流駆動素子の電極配線を２つの金属層の積層構造とする
。このようにすれば、大電流駆動素子の電極配線が比較
的厚くなって、電流容量を単位線幅あたシ２倍程度に大
きくできるので、その電極配線について電極配線幅を細
くしてエレクト目マイグレーションを防止することがで
きる。
流駆動素子の電極配線を２つの金属層の積層構造とする
。このようにすれば、大電流駆動素子の電極配線が比較
的厚くなって、電流容量を単位線幅あたシ２倍程度に大
きくできるので、その電極配線について電極配線幅を細
くしてエレクト目マイグレーションを防止することがで
きる。
さらに、電極配線幅を細くできる結果、大電流駆動素子
の電極配線の微細化を達成できる。また、小電流駆動素
子の電極配線は１つの金Ｎ層により単層で形成されるの
で、従来通シの微細パターンで形成できる。
の電極配線の微細化を達成できる。また、小電流駆動素
子の電極配線は１つの金Ｎ層により単層で形成されるの
で、従来通シの微細パターンで形成できる。
なお、この発明はいずれの半導体装置にも応用できるが
、特にバイポーラ型半導体集積回路のように比較的電流
密度の高い場合に最適である。また、Ｂｉ−０ＭＯ８構
造のように、低電流域と大電流域が混在するような半導
体装置にも効果的に適用できる。
、特にバイポーラ型半導体集積回路のように比較的電流
密度の高い場合に最適である。また、Ｂｉ−０ＭＯ８構
造のように、低電流域と大電流域が混在するような半導
体装置にも効果的に適用できる。
第１図はこの発明の半導体装置およびその創造方法の第
１の実施例を説明するための断面図、第２図はこの発明
の第２の実施例を説明するための断面図である。 １・・・半導体基板、２，３・・・拡散領域、７ｓ７１
・・・第１の金属層、８・・・＃Ｉ２の金属層。 第１図 第２図
１の実施例を説明するための断面図、第２図はこの発明
の第２の実施例を説明するための断面図である。 １・・・半導体基板、２，３・・・拡散領域、７ｓ７１
・・・第１の金属層、８・・・＃Ｉ２の金属層。 第１図 第２図
Claims (2)
- （１）小電流駆動の素子および大電流駆動の素子を形成
した半導体装置において、小電流駆動素子から引き出す
電極配線を１つの金属層で形成する一方、大電流駆動素
子から引き出す電極を２つの金属層のｆｉｔｆｆｉｔ構
造で形成することを特徴とする半導体装置。 - （２）小電流駆動の素子および大電流駆動の素子を形成
した半導体基板上に、大電流駆動素子の電極配線を形成
する部分にのみ金属層を形成する工程と、前記半導体基
板上に、小電流駆動素子および大電流駆動素子の電極配
線を形成する部分において金属層を形成する工程とを任
意の順序で前後して実施することにより電極配線を形成
することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59065923A JPS60210871A (ja) | 1984-04-04 | 1984-04-04 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59065923A JPS60210871A (ja) | 1984-04-04 | 1984-04-04 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60210871A true JPS60210871A (ja) | 1985-10-23 |
Family
ID=13300974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59065923A Pending JPS60210871A (ja) | 1984-04-04 | 1984-04-04 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60210871A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0529320A (ja) * | 1991-07-24 | 1993-02-05 | Rohm Co Ltd | 半導体装置 |
| JPH0870002A (ja) * | 1994-08-29 | 1996-03-12 | Nec Corp | 半導体装置およびその製造方法 |
-
1984
- 1984-04-04 JP JP59065923A patent/JPS60210871A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0529320A (ja) * | 1991-07-24 | 1993-02-05 | Rohm Co Ltd | 半導体装置 |
| JPH0870002A (ja) * | 1994-08-29 | 1996-03-12 | Nec Corp | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2773578B2 (ja) | 半導体装置の製造方法 | |
| US5266519A (en) | Method for forming a metal conductor in semiconductor device | |
| JPS6329961A (ja) | 薄膜受動回路の製造方法とその方法によって製造される薄膜受動回路 | |
| JPS60210871A (ja) | 半導体装置およびその製造方法 | |
| JPS5950544A (ja) | 多層配線の形成方法 | |
| US5247204A (en) | Semiconductor device having multilayer interconnection structure | |
| JPH04278542A (ja) | 半導体装置及びその製造方法 | |
| JPS5853874A (ja) | ジヨセフソン集積回路 | |
| JP2646897B2 (ja) | 多層配線の形成方法 | |
| JPS5863150A (ja) | 半導体装置の製造方法 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JP3049872B2 (ja) | 半導体装置の製造方法 | |
| JP2563771B2 (ja) | 薄膜回路基板およびその製造方法 | |
| JPH0536842A (ja) | 多層配線形成法 | |
| JPS62188343A (ja) | 半導体装置の製造方法 | |
| JPH05109657A (ja) | 半導体装置の製造方法 | |
| JPS5976447A (ja) | 多層配線方法 | |
| JPS63132453A (ja) | 化合物半導体装置の製造方法 | |
| JPS60210870A (ja) | 半導体装置およびその製造方法 | |
| JPS60124950A (ja) | 多層配線構造を有する半導体装置 | |
| JPH0341732A (ja) | 半導体装置の製造方法 | |
| JPS60113484A (ja) | ジョセフソン集積回路装置の製造方法 | |
| JPH05206122A (ja) | 半導体装置の製造方法 | |
| JPS6127658A (ja) | 半導体装置及びその製造方法 | |
| JPH03296219A (ja) | 半導体装置 |