JPH06260660A - 半導体歪みセンサ - Google Patents

Abstract

(57)【要約】 【目的】凹溝形成用のエッチング速度のばらつきに伴う
起歪部の横幅のばらつきを低減して高精度の半導体歪み
センサを提供する。 【構成】埋め込み領域２に形成された溝部２ａに当初存
在した基板は電気化学エッチングにより表層領域３の接
合界面までエッチングされ、起歪部Ａが形成される。凹
溝１ａの全斜面１ｂの底端は埋め込み領域２に接して形
成され、凹溝１ａの底部において、埋め込み領域２は露
出する。したがって、凹溝１ａが埋め込み領域２の溝部
２ａを通じて表層領域３の接合界面に達した後、オーバ
ーエッチを行っても、半導体基板１のサイドエッチは埋
め込み領域２を露出しつつなされ，起歪部Ａの周辺部の
厚肉部の横幅がばらつくので、感度ばらつきが減る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体加速度センサ又
は半導体圧力センサ（以下、半導体歪みセンサと総称す
る）に関する。

【０００２】

【従来の技術】従来の集積化半導体歪みセンサの一例を
図１０に示す。このセンサは、ｎ型エピタキシャル層１
０１を有するＰ型基板１０２を準備し、エピタキシャル
層１０１のの表面部にＰ⁺ 型のピエゾ抵抗領域１０３を
形成し、ピエゾ抵抗領域１０３直下の基板１０２をエピ
タキシャル層１０１に達するまで異方性エッチングして
凹溝１０４を穿設し、この凹溝１０４により薄肉の起歪
部Ａを形成している。

【０００３】なお、上記異方性エッチングは、エッチン
グ液中にて基板１０２の裏面と対面して白金電極を配置
し、この白金電極とエピタキシャル層１０１との間に電
圧を印加して行われる。エッチングがエピタキシャル層
１０１の接合界面に達すると、エピタキシャル層１０１
の底面に陽極酸化膜１０５が形成されエッチングが停止
する。

【０００４】この半導体歪みセンサにおいて、起歪部Ａ
の水平幅（横幅）Ｄは、凹溝１０４の斜面角Θが一定で
あるので、基板１０２の裏面（図１０における下面）の
エッチング用のマスク１０６の開口幅Ｄｓにより決定さ
れる。すなわち、この異方性エッチングがエピタキシャ
ル層１０１の接合界面に達した段階でエッチングをスト
ップすれば、凹溝１０４の深さは基板１０２の厚さに等
しくなり、かつ、起歪部Ａの水平幅（横幅）Ｄは、斜面
角Θと基板１０２の厚さにより決定されることになる。

【０００５】

【発明が解決しようとする課題】しかしながら、エッチ
ングにより凹溝１０４の底面がエピタキシャル層１０１
の接合界面に達した段階でエッチングをただちにストッ
プすることは非常に難しく、例えばこの接合界面に残留
する基板の残部をきれいにエッチングしたりする必要か
ら通常はオーバーエッチとなり、このオーバーエッチが
行われる時間の間、凹溝１０４の斜面１０４ａはサイド
エッチ（横方向にエッチング）され、凹溝１０４の実際
の斜面１０４ａは実際には図１０に図示するように点線
の位置に達する。

【０００６】その結果、実際の起歪部Ａの水平幅はＤ’
となり、ΔＤ＝Ｄ’−Ｄだけ大きくなってしまい、ΔＤ
がばらつくことによりセンサの感度がばらついてしま
う。本発明は上記問題点に鑑みなされたものであり、起
歪部の横幅のばらつきを低減して高精度の半導体歪みセ
ンサを提供することを、その目的としている。

【０００７】

【課題を解決するための手段】本発明の半導体歪みセン
サは、第１導電型の半導体基板と、前記半導体基板の第
１主面側の表面部に所定厚さに形成される低濃度第２導
電型の表層領域と、前記表層領域の表面部に形成される
第１導電型のピエゾ抵抗領域と、前記ピエゾ抵抗領域直
下にて前記半導体基板に電気化学エッチングにより凹溝
を穿設して形成される薄肉の起歪部とを備える半導体歪
みセンサにおいて、前記半導体基板と前記表層領域との
間に位置して前記凹溝の底部全周において露出する高濃
度第２導電型の埋め込み領域と、前記凹溝に連通して前
記埋め込み領域に穿設され前記起歪部の有効端部を区画
する溝部とを備えることを特徴としている。

【０００８】

【作用】埋め込み領域に形成された溝部に当初存在した
基板は電気化学エッチングにより表層領域の接合界面ま
でエッチングされ、起歪部が形成される。凹溝の全斜面
の底端は埋め込み領域に接して形成され、その結果、凹
溝の底部において、埋め込み領域は半導体基板と表層領
域との間に位置して凹溝の底部全周において露出する。

【０００９】したがって、凹溝が埋め込み領域の溝部を
通じて表層領域の接合界面に達した後、オーバーエッチ
を行っても、半導体基板のサイドエッチは埋め込み領域
を露出しつつなされる。その結果、サイドエッチにより
形成される薄肉部分の厚さは、埋め込み領域が無い従来
に比べて、半導体基板へ埋め込まれた埋め込み領域の埋
め込み深さの分だけ厚くなり、この分だけサイドエッチ
による感度変化率を低下させることができる。

【００１０】

【発明の効果】以上説明したように本発明の半導体歪み
センサは、半導体基板と表層領域との間に埋め込まれ、
凹溝の底部全周において露出する埋め込み領域を有して
いるので、半導体基板のサイドエッチのばらつきによる
感度変化を簡単に低減できるという優れた効果を奏する
ことができる。

【００１１】なお、この埋め込み領域は、通常のバイポ
ーラトランジスタ製造プロセスにおける埋め込みコレク
タ領域と同一工程で製造でき、バイポーラトランジスタ
を集積した半導体歪みセンサにおいては、なんら工程延
長を必要としないという利点も有する。

【００１２】

【実施例】以下、この発明を適用した半導体加速度セン
サの一実施例を図面に従って説明する。図１において、
パイレックスガラスよりなる穴開きの台座１１上にシリ
コンチップ１０が接合され、台座１１はステム１２上に
接合されている。１３は金属缶であり、ステム１２の周
縁部に溶接されて内部を気密の基準圧力室Ｓとしてい
る。 ステム１２の孔部にシールガラスにより固定され
た端子ピン１４の内端はワイヤ１５によりシリコンチッ
プ１０上の各ボンディングパッド（図示せず）に個別に
接続されている。シリコンチップ１０の裏面に凹溝１ａ
が穿設されており、凹溝１ａには、台座１１及びステム
１２にそれぞれ貫設された被測定圧力導入孔１１ａ、１
２ａを通じて被測定圧力が導入される。

【００１３】凹溝１ａは後述の異方性エッチングにより
形成され、凹溝１ａに接するシリコンチップ１０の薄肉
の部分は、以下、薄肉起歪部Ａと称される。このシリコ
ンチップ１０には、２対のピエゾ抵抗領域（図２に２個
表示）Ｒからなるホイートストーンブリッジ回路が形成
されている。以下、シリコンチップ１０の断面を示す図
２を参照して本実施例の半導体圧力センサの構造を説明
する。なお、薄肉起歪部Ａの表面部には実際には薄肉起
歪部Ａの周辺部に一対のピエゾ抵抗領域Ｒが形成され、
中央部に位置して一対のピエゾ抵抗領域Ｒが形成されて
いるが、図２では薄肉起歪部Ａの周辺部のピエゾ抵抗領
域Ｒ、Ｒだけが図示されている。

【００１４】シリコンチップ１０は、結晶軸が（１１
０）面あるいは（１００）面に対し数度傾いたＰ型の半
導体基板１を有し、半導体基板１の表面部にはｎ⁺ 型の
埋め込み領域２が形成されており、その上にｎ型のエピ
タキシャル層３（本発明でいう表層領域）が形成されて
いる。エピタキシャル層３の表面部には、Ｐ⁺ 型の２対
のピエゾ抵抗領域Ｒが形成されており、ピエゾ抵抗領域
Ｒの直下に凹溝１ａが穿設されている。そして、凹溝１
ａにより両面が露出したエピタキシャル層領域が起歪部
Ａとなっている。９は凹溝１ａに露出する埋め込み領域
２及びエピタキシャル層３の表面に形成される陽極酸化
膜である。

【００１５】なお、埋め込み領域２には凹溝１ａに連通
する溝部２ａがあらかじめ形成されており、凹溝１ａは
この埋め込み領域２の溝部２ａを包含している。その
他、５はピエゾ抵抗領域Ｒの各端に接続されるアルミ線
であり、シリコン酸化膜６上に形成されている。アルミ
線６は、シリコン酸化膜６の開口を通じてピエゾ抵抗領
域Ｒや、その他の各コンタクト部にコンタクトされてい
る。７はプラズマ窒化シリコン膜からなるパッシベーシ
ョン（保護）膜であり、７１はワイヤボンディング用の
開口である。

【００１６】このセンサにおいて、薄肉起歪部Ａにかか
る差圧により薄肉起歪部Ａが歪み、ピエゾ抵抗領域Ｒの
抵抗値が変化し、それをブリッジ回路で検出することは
従来と同じである。以下、このセンサの製造工程を図２
〜図４を参照して説明する。まず、図３に示すように、
Ｐ型基板１を準備し、ｎ⁺ 埋め込み領域２を所定パター
ンに拡散し、ｎ型エピタキシャル層３をエピタキシャル
成長する。この時、埋め込み領域２には溝部２ａが形成
される。溝部２ａは、基板１にｎ⁺ 不純物をドープしな
いことにより形成されるものであり、凹溝１ａの平面形
状を僅かに比例縮小した平面形状を有する埋め込み領域
非形成領域を意味する。

【００１７】次に、図４に示すように、エピタキシャル
層３の表面にＰ⁺ ピエゾ抵抗領域Ｒを形成し、次いでシ
リコン酸化膜６を形成し、それを選択開口した後、アル
ミ線５をシリコン酸化膜６上に形成し、このアルミ線５
をピエゾ抵抗領域Ｒの端部にコンタクトさせる。次に、
プラズマ窒化シリコン膜からなる保護膜７、８を形成
し、保護膜８を選択開口してエッチングすべき基板１の
表面を露出させる。また、保護膜７に電気化学エッチン
グ用の開口７１（図２参照）を形成する。

【００１８】次に、このウエハ４０（図５参照）を電気
化学エッチングする。この電気化学エッチング工程を図
５、図６を参照して説明する。まず、支持基板４６の裏
面に熱板（２００℃、図示せず）を接合し、この支持基
板４６上に樹脂ワックスＷを載せて軟化させ、更にその
上に白金リボン５９を挟んでウエハ４０のピエゾ抵抗領
域形成側の主面を載せて接着させ、アルミ線５と白金リ
ボン５９とをコンタクトする。その後、支持基板４６及
びウエハ４０を熱板から下ろして樹脂ワックスＷを硬化
させる。白金リボン５９の先端部は波状に形成され、上
記樹脂ワックスＷの硬化状態において白金リボン５９の
先端部は開口７１から露出するアルミ線に自己の弾性に
より押圧され、良好な電気的接触が取られる。なお、樹
脂ワックスＷはウエハ４０の側面を被覆している。

【００１９】この状態でウエハ４０及び支持基板４６は
エッチング槽６１内に垂下され、エッチング液（例え
ば、３３wt％ＫＯＨ溶液，８２℃）に浸漬される。ウエ
ハ４０のピエゾ抵抗領域非形成側の主面に対向して白金
電極板６２が垂下されており、ウエハ４０側を正として
白金リボン５９と白金電極板６２との間に所定のエッチ
ング電圧（例えば約２Ｖ）を印加し、電気化学エッチン
グを行う。このようにすると、白金リボン５９からエピ
タキシャル層３を通じてＰ型基板１に両者間の接合を逆
バイアスする電界が形成されるとともに、基板１の電気
化学エッチング（異方性エッチング）が行われ、基板１
に凹溝１ａが形成される。エッチングが基板１とエピタ
キシャル層３との接合部近傍に達すると陽極酸化膜９
（図２参照）が形成され、エッチング速度が格段に減速
するので、この接合部近傍でエッチングが停止する。

【００２０】次に、支持基板４６を熱板に載せて樹脂ワ
ックスＷを軟化させ、ウエハ４０を支持基板４６から分
離し、分離したウエハ４０を有機溶剤（例えば、トリク
ロロエタン）中に浸漬し、樹脂ワックスＷを溶解、洗浄
してウェハ４０を取り出す。次に、プラズマ窒化膜（Ｐ
ーＳｉＮ）８をエッチングし、続いてウエハ４０をダイ
シングしてチップ化する。このチップは台座１１上に静
電接合法により接合され、ワイヤボンディングが行われ
る。この実施例では電気化学エッチングのための保護膜
７の開口７１がワイヤボンディング用の開口を兼ねてい
る。

【００２１】以下、本実施例の特徴点を説明する。本実
施例では図２に示すように、凹溝１ａの底面がエピタキ
シャル層３の接合界面３ａに達しても、電気化学エッチ
ングは多少、持続（オーバーエッチ）され、その結果、
凹溝１ａの斜面１ｂの底端は埋め込み領域２の表面に達
している。結局、この実施例の起歪部Ａはその周辺部に
おいて、埋め込み領域２の内、基板１に埋め込まれた深
さだけ厚肉となっている。

【００２２】したがって、エッチング速度のばらつきに
より凹溝１ａのサイドエッチ量がばらつき、凹溝１ａの
斜面１ｂの位置が多少ばらついたとしても、この起歪部
Ａの厚肉の周辺部の横幅寸法がばらつくこととなり、エ
ピタキシャル層３の横幅寸法がばらつく従来例に比べ
て、一定の付勢力に対する起歪部Ａの歪み量のばらつき
量が減少し、結局、感度すなわちピエゾ抵抗領域Ｒの抵
抗値のばらつきを低減することができる。

【００２３】また、この感度ばらつきの低減により歩留
りも向上することができる。 （変形態様）図７に変形態様を示す。この態様では、エ
ピタキシャル層３をＰ⁺ 分離領域３０により複数のＮ^-
エピタキシャル層領域３１、３２、３３に分割してい
る。エピタキシャル層領域３１は本発明でいう表層領域
を構成し、エピタキシャル層領域３２、３３はバイポー
ラトランジスタＴのコレクタ耐圧領域となっている。

【００２４】そして、同じ工程により、埋め込み領域２
とともに、トランジスタＴの埋め込みコレクタ領域２
２、２３が形成されている。このようにすれば、バイポ
ーラ集積化半導体歪みセンサの製造プロセスを増大させ
ることなく、感度ばらつきを低減することができる。 （変形態様）上記実施例と同様の手法により、図８及び
図９に示す半導体加速度センサを形成することができ、
その起歪部（片持ち梁）Ａの横幅のばらつきを低減でき
ることは明白である。

【００２５】ただし加速度センサでは、図９の紙面方向
のサイドに基板１は存在せず、サポート部をなす基板１
の部分１８の斜面１８ａの底端と、マス部をなす基板１
の部分１９の斜面１９ａの底端とが、それぞれ埋め込み
領域２に接しておればよい。

【図面の簡単な説明】

【図１】本発明の一実施例の半導体圧力センサの断面図
である。

【図２】図１のセンサのチップ断面図である。

【図３】図１のセンサの製造工程を示すチップ断面図で
ある。

【図４】図１のセンサの製造工程を示すチップ断面図で
ある。

【図５】電気化学エッチング工程を示す断面図である。

【図６】図５のウエハ周辺を示す正面図である。

【図７】他の実施例の半導体歪みセンサのチップ断面図
である。

【図８】他の実施例である半導体加速度センサの断面図
である。

【図９】図８のセンサのチップ断面図である。

【図１０】従来の半導体圧力センサのチップ断面図であ
る。

【符号の説明】

１ 半導体基板 １ａ 凹溝 ２ 埋め込み領域 ２ａ 溝部 ３ エピタキシャル層領域（表層領域） Ａ 薄肉起歪部 Ｒ ピエゾ抵抗領域

Claims (1)

【特許請求の範囲】
1. 【請求項１】 第１導電型の半導体基板と、前記半導体
   基板の第１主面側の表面部に所定厚さに形成される低濃
   度第２導電型の表層領域と、前記表層領域の表面部に形
   成される第１導電型のピエゾ抵抗領域と、前記ピエゾ抵
   抗領域直下にて前記半導体基板に電気化学エッチングに
   より凹溝を穿設して形成される薄肉の起歪部とを備える
   半導体歪みセンサにおいて、 前記半導体基板と前記表層領域との間に位置して前記凹
   溝の底部全周において露出する高濃度第２導電型の埋め
   込み領域と、 前記凹溝に連通して前記埋め込み領域に穿設され前記起
   歪部の有効端部を区画する溝部とを備えることを特徴と
   する半導体歪みセンサ。