JPH0626370B2 - 送受信方法 - Google Patents
送受信方法Info
- Publication number
- JPH0626370B2 JPH0626370B2 JP1331213A JP33121389A JPH0626370B2 JP H0626370 B2 JPH0626370 B2 JP H0626370B2 JP 1331213 A JP1331213 A JP 1331213A JP 33121389 A JP33121389 A JP 33121389A JP H0626370 B2 JPH0626370 B2 JP H0626370B2
- Authority
- JP
- Japan
- Prior art keywords
- reception
- transmission
- data
- storage means
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Selective Calling Equipment (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、送信コマンドに応答して返送されてくるデー
タを受信する送受信方法に関するものである。
タを受信する送受信方法に関するものである。
従来より、第５図に示すように、親局１より伸びた伝送
路Ｌに通信インターフェイス２-1〜２-nを各個に接続
し、これら通信インターフェイス２-1〜２-nでのデータ
を、親局１からの送信コマンドに応答して返送するよう
にした通信システムが知られている。
路Ｌに通信インターフェイス２-1〜２-nを各個に接続
し、これら通信インターフェイス２-1〜２-nでのデータ
を、親局１からの送信コマンドに応答して返送するよう
にした通信システムが知られている。
通信インターフェイス２-1〜２-nは、温度センサ，湿度
センサ，煙センサ等のセンサ部２-11〜２-n1とドライバ
・レシーバ部２-12〜２-n2とを備え、センサ部２-11〜
２-n1にて検出したデータをドライバ・レシーバ部２-12
〜２-n2にてディジタル入力データ（ＤＩ）とし、この
ディジタル入力データを送信コマンドに応答して親局１
へ返送する。
センサ，煙センサ等のセンサ部２-11〜２-n1とドライバ
・レシーバ部２-12〜２-n2とを備え、センサ部２-11〜
２-n1にて検出したデータをドライバ・レシーバ部２-12
〜２-n2にてディジタル入力データ（ＤＩ）とし、この
ディジタル入力データを送信コマンドに応答して親局１
へ返送する。
第６図は親局１の内部構成の概略を示し、親局１はＣＰ
Ｕ１-1とマスタＬＳＩ１-2とを備えている。すなわち、
第７図に示すｔ１点にて、ＣＰＵ１-1がマスタＬＳＩ１
-2にアクセスし、送信コマンドＴＸの送信を開始する。
そして、この送信コマンドＴＸの送信終了信号ＴＸEND
をＣＰＵ１-1にて確認し（ｔ２点）、マスタＬＳＩ１-2
に対する制御をそれまでの送信シーケンスから受信シー
ケンスへと切り替える。すなわち、ＣＰＵ１-1での送信
終了信号ＴＸENDの確認後、送信コマンドＴＸに応答す
る受信データＲＸの受信を開始し（ｔ３点）、その受信
データＲＸの受信終了信号ＲＸENDを得て（ｔ４点）、
ＣＰＵ１-1内に受信データＲＸを取り込んで処理する。
Ｕ１-1とマスタＬＳＩ１-2とを備えている。すなわち、
第７図に示すｔ１点にて、ＣＰＵ１-1がマスタＬＳＩ１
-2にアクセスし、送信コマンドＴＸの送信を開始する。
そして、この送信コマンドＴＸの送信終了信号ＴＸEND
をＣＰＵ１-1にて確認し（ｔ２点）、マスタＬＳＩ１-2
に対する制御をそれまでの送信シーケンスから受信シー
ケンスへと切り替える。すなわち、ＣＰＵ１-1での送信
終了信号ＴＸENDの確認後、送信コマンドＴＸに応答す
る受信データＲＸの受信を開始し（ｔ３点）、その受信
データＲＸの受信終了信号ＲＸENDを得て（ｔ４点）、
ＣＰＵ１-1内に受信データＲＸを取り込んで処理する。
しかしながら、このような送受信方法によると、送信終
了信号ＴＸENDを受けるたびに、ＣＰＵ１-1での処理動
作が中断され、そのパフォーマンスが低下するものであ
った。
了信号ＴＸENDを受けるたびに、ＣＰＵ１-1での処理動
作が中断され、そのパフォーマンスが低下するものであ
った。
本発明はこのような課題を解決するためになされたもの
で、送信コマンドの種類に応じて定まる受信バイト数を
第１の記憶手段に書き込み、前記送信コマンドに応答し
て返送されてくる受信データを第２の記憶手段へ書き込
み、この受信データの受信バイト数分だけの書き込み終
了後に、その受信データの最後尾のストップコードを確
認のうえ、その受信データの受信終了を第３の記憶手段
に書き込むと共にＣＰＵへ割り込みをかけ、割り込みの
かけられたＣＰＵは、第３の記憶手段の内容を読み取
り、受信データの受信終了を確認したうえ、第２の記憶
手段に書き込まれた受信データの読み込みを行うように
したものである。
で、送信コマンドの種類に応じて定まる受信バイト数を
第１の記憶手段に書き込み、前記送信コマンドに応答し
て返送されてくる受信データを第２の記憶手段へ書き込
み、この受信データの受信バイト数分だけの書き込み終
了後に、その受信データの最後尾のストップコードを確
認のうえ、その受信データの受信終了を第３の記憶手段
に書き込むと共にＣＰＵへ割り込みをかけ、割り込みの
かけられたＣＰＵは、第３の記憶手段の内容を読み取
り、受信データの受信終了を確認したうえ、第２の記憶
手段に書き込まれた受信データの読み込みを行うように
したものである。
したがってこの発明によれば、送信コマンドを送信した
後、その送信コマンドの種類に応じて定まる受信バイト
数（第１の記憶手段に書き込まれた受信バイト数）分だ
けの受信データを受信しかつストップマークを確認し
て、初めてＣＰＵに割り込みがかかるものとなり、割り
込みのかけられたＣＰＵは、第３確の記憶手段の内容か
ら受信データの受信終了を確認したうえ、第２の記憶手
段に書き込まれた受信データの読み込みを行う。
後、その送信コマンドの種類に応じて定まる受信バイト
数（第１の記憶手段に書き込まれた受信バイト数）分だ
けの受信データを受信しかつストップマークを確認し
て、初めてＣＰＵに割り込みがかかるものとなり、割り
込みのかけられたＣＰＵは、第３確の記憶手段の内容か
ら受信データの受信終了を確認したうえ、第２の記憶手
段に書き込まれた受信データの読み込みを行う。
以下、本発明に係る送受信方法を詳細に説明する。
第２図はこの送受信方法を適用してなるコントローラ
（親局）の内部構成の概略を示す図である。同図におい
て、３-1はＣＰＵ、３-2はマスタＬＳＩであり、マスタ
ＬＳＩ３-2は送信側ファイフォ（ＴＸＦＩＦＯ）
３-21，受信側ファイフォ（ＲＸＦＩＦＯ）３-22、コン
トロールレジスタ３-23およびステイタスレジスタ３-24
を備えている。
（親局）の内部構成の概略を示す図である。同図におい
て、３-1はＣＰＵ、３-2はマスタＬＳＩであり、マスタ
ＬＳＩ３-2は送信側ファイフォ（ＴＸＦＩＦＯ）
３-21，受信側ファイフォ（ＲＸＦＩＦＯ）３-22、コン
トロールレジスタ３-23およびステイタスレジスタ３-24
を備えている。
第１図はこのコントローラ３でのＣＰＵ３-1の処理動作
を示すフローチャートである。このフローチャートにし
たがってその動作を説明するに、ＣＰＵ３-1は、先ず送
信側ファイフォ３-21への送信データの書き込みを行な
う（ステップ１０１）。すなわち、第３図に示す送信コ
マンドＴＸにおいて、受信すべきディジタル入力データ
（ＤＩ）のビット数を示すタイプおよび、この送信コマ
ンドＴＸを供与する通信インターフェイスを指定するア
ドレスを、送信データとして送信側ファイフォ３-21へ
書き込む。そして、この送信データの書き込みの後、コ
ントロールレジスタ３-23への、送信開始命令および受
信バイト数の書き込みを行なう（ステップ１０２）。す
なわち、第３図に示す受信データＲＸにおいて、そのバ
イト数は送信コマンドＴＸに規定されるタイプに対応し
て一義的に定まり、この一義的に定まる受信データＲＸ
のバイト数を受信バイト数（送信コマンドＴＸの種類に
応じて定まる受信バイト数）としてコントロールレジス
タ３-23へ書き込む。なお、コントロールレジスタ３-23
に書き込まれた送信開始命令および受信バイト数は、送
信側ファイフォ３-21およびステイタスレジスタ３-24，
受信側ファイフォ３-22へ与えられる。
を示すフローチャートである。このフローチャートにし
たがってその動作を説明するに、ＣＰＵ３-1は、先ず送
信側ファイフォ３-21への送信データの書き込みを行な
う（ステップ１０１）。すなわち、第３図に示す送信コ
マンドＴＸにおいて、受信すべきディジタル入力データ
（ＤＩ）のビット数を示すタイプおよび、この送信コマ
ンドＴＸを供与する通信インターフェイスを指定するア
ドレスを、送信データとして送信側ファイフォ３-21へ
書き込む。そして、この送信データの書き込みの後、コ
ントロールレジスタ３-23への、送信開始命令および受
信バイト数の書き込みを行なう（ステップ１０２）。す
なわち、第３図に示す受信データＲＸにおいて、そのバ
イト数は送信コマンドＴＸに規定されるタイプに対応し
て一義的に定まり、この一義的に定まる受信データＲＸ
のバイト数を受信バイト数（送信コマンドＴＸの種類に
応じて定まる受信バイト数）としてコントロールレジス
タ３-23へ書き込む。なお、コントロールレジスタ３-23
に書き込まれた送信開始命令および受信バイト数は、送
信側ファイフォ３-21およびステイタスレジスタ３-24，
受信側ファイフォ３-22へ与えられる。
而して、ＣＰＵ３-1は、マスタＬＳＩ３-2での送受信シ
ーケンスを開始させる（ステップ１０３）。すなわち、
マスタＬＳＩ３-2は、送信側ファイフォ３-21からの送
信コマンドＴＸの送信を開始し、この送信コマンドＴＸ
を受信した通信インターフェイスから返送されてくる受
信データＲＸを、受信側ファイフォ３-22へ書き込む。
そして、送信コマンドＴＸに対応して定まる受信バイト
数分だけの受信データＲＸの書き込み終了後に、その受
信データＲＸの受信終了をステイタスレジスタ３-24へ
知らせると共に、ＣＰＵ３-1へ割り込みをかける。ＣＰ
Ｕ３-1では、「その他の処理」を行いながら（ステップ
１０５）、マスタＬＳＩ３-2からの割り込みの有無を確
認しており（ステップ１０４）、割り込みがかかると、
ステップ１０５での「その他の処理」を中断して、ステ
イタスレジスタ３-24の内容を読み取り、受信データＲ
Ｘの受信終了を確認し（ステップ１０６）、受信側ファ
イフォ３-22に書き込まれた受信データＲｘの読み込み
を行なう（ステップ１０７）。
ーケンスを開始させる（ステップ１０３）。すなわち、
マスタＬＳＩ３-2は、送信側ファイフォ３-21からの送
信コマンドＴＸの送信を開始し、この送信コマンドＴＸ
を受信した通信インターフェイスから返送されてくる受
信データＲＸを、受信側ファイフォ３-22へ書き込む。
そして、送信コマンドＴＸに対応して定まる受信バイト
数分だけの受信データＲＸの書き込み終了後に、その受
信データＲＸの受信終了をステイタスレジスタ３-24へ
知らせると共に、ＣＰＵ３-1へ割り込みをかける。ＣＰ
Ｕ３-1では、「その他の処理」を行いながら（ステップ
１０５）、マスタＬＳＩ３-2からの割り込みの有無を確
認しており（ステップ１０４）、割り込みがかかると、
ステップ１０５での「その他の処理」を中断して、ステ
イタスレジスタ３-24の内容を読み取り、受信データＲ
Ｘの受信終了を確認し（ステップ１０６）、受信側ファ
イフォ３-22に書き込まれた受信データＲｘの読み込み
を行なう（ステップ１０７）。
なお、ステップ１０６でのステイタスレジスタ３-24の
内容読取において、受信データＲＸの受信終了が確認さ
れなかった場合には、他の処理動作によりマスタＬＳＩ
３-2からＣＰＵ３-1へ割り込みがかかった、あるいは何
らかの異常が生じてマスタＬＳＩ３-2での処理動作がう
まくいかなかった等と判断して、受信側ファイフォ３
-22からの受信データＲＸの読み取りを行わない等して
対処する。
内容読取において、受信データＲＸの受信終了が確認さ
れなかった場合には、他の処理動作によりマスタＬＳＩ
３-2からＣＰＵ３-1へ割り込みがかかった、あるいは何
らかの異常が生じてマスタＬＳＩ３-2での処理動作がう
まくいかなかった等と判断して、受信側ファイフォ３
-22からの受信データＲＸの読み取りを行わない等して
対処する。
また、本実施例においては、送信コマンドＴＸに対応し
て定まる受信バイト数分だけの受信データを受信して、
初めて、ＣＰＵ３-1に割り込みをかけるようにしたが、
第４図に示すように受信データＲＸの最後尾にストップ
コードを入れれば、このストップコードを検出してＣＰ
Ｕ３-1へ割り込みをかけることも可能であり、この方法
を上記受信バイト数だけの受信データを受信して割り込
みをかける方法と併用すれば、さらに確実なものとな
る。
て定まる受信バイト数分だけの受信データを受信して、
初めて、ＣＰＵ３-1に割り込みをかけるようにしたが、
第４図に示すように受信データＲＸの最後尾にストップ
コードを入れれば、このストップコードを検出してＣＰ
Ｕ３-1へ割り込みをかけることも可能であり、この方法
を上記受信バイト数だけの受信データを受信して割り込
みをかける方法と併用すれば、さらに確実なものとな
る。
以上説明したことから明らかなように本発明による送受
信方法によると、送信コマンドを送信した後、その送信
コマンドの種類に応じて定まる受信バイト数（第１の記
憶手段に書き込まれた受信バイト数）分だけの受信デー
タを受信しかつストップマークを確認して、初めてＣＰ
Ｕに割り込みがかかるものとなり、ＣＰＵでの処理動作
が頻繁に中断されることなく、そのパフォーマンスが向
上するものとなる。
信方法によると、送信コマンドを送信した後、その送信
コマンドの種類に応じて定まる受信バイト数（第１の記
憶手段に書き込まれた受信バイト数）分だけの受信デー
タを受信しかつストップマークを確認して、初めてＣＰ
Ｕに割り込みがかかるものとなり、ＣＰＵでの処理動作
が頻繁に中断されることなく、そのパフォーマンスが向
上するものとなる。
また、割り込みのかけられたＣＰＵは、第３の記憶手段
の内容から受信データの受信終了を確認したうえ、第２
の記憶手段に書き込まれた受信データの読み込みを行う
ので、受信データの受信終了が確認されなかったような
場合、何らかの異常が生じて処理動作がうまくいかなか
った等と判断して、第２の記憶手段からの受信データの
読み取りを行わない等して対処することが可能となる。
の内容から受信データの受信終了を確認したうえ、第２
の記憶手段に書き込まれた受信データの読み込みを行う
ので、受信データの受信終了が確認されなかったような
場合、何らかの異常が生じて処理動作がうまくいかなか
った等と判断して、第２の記憶手段からの受信データの
読み取りを行わない等して対処することが可能となる。
第１図は第２図に示したコントローラにおいてそのＣＰ
Ｕの行なう処理動作を示すフローチャート、第２図は本
発明に係る送受信方法を適用してなるコントローラの内
部構成の概略を示す図、第３図はこのコントローラでの
送信コマンドおよび受信データの入出力状態を示す図、
第４図はこのコントローラでの送信コマンドおよび受信
データの入出力状態の他の実施例を示す図、第５図は各
個に接続した通信インターフェイスでのデータを親局か
らの送信コマンドに応じて返送するようにした通信シス
テムを示す図、第６図はこの通信システムにおいてその
親局の内部構成の概略を示す図、第７図はこの親局での
送信コマンドおよび受信データの入出力状態を示す図で
ある。 ３……コントローラ、３-1……ＣＰＵ、３-2……マスタ
ＬＳＩ、３-21……送信側ファイフォ、３-22……受信側
ファイフォ、３-23……コントロールレジスタ、３-24…
…ステイタスレジスタ、ＴＸ……送信コマンド、ＲＸ…
…受信データ。
Ｕの行なう処理動作を示すフローチャート、第２図は本
発明に係る送受信方法を適用してなるコントローラの内
部構成の概略を示す図、第３図はこのコントローラでの
送信コマンドおよび受信データの入出力状態を示す図、
第４図はこのコントローラでの送信コマンドおよび受信
データの入出力状態の他の実施例を示す図、第５図は各
個に接続した通信インターフェイスでのデータを親局か
らの送信コマンドに応じて返送するようにした通信シス
テムを示す図、第６図はこの通信システムにおいてその
親局の内部構成の概略を示す図、第７図はこの親局での
送信コマンドおよび受信データの入出力状態を示す図で
ある。 ３……コントローラ、３-1……ＣＰＵ、３-2……マスタ
ＬＳＩ、３-21……送信側ファイフォ、３-22……受信側
ファイフォ、３-23……コントロールレジスタ、３-24…
…ステイタスレジスタ、ＴＸ……送信コマンド、ＲＸ…
…受信データ。
フロントページの続き (72)発明者 勝亦 敦 神奈川県藤沢市川名１丁目12番２号 山武 ハネウエル株式会社藤沢工場内 (72)発明者 木村 徹男 東京都渋谷区幡ケ谷１丁目11番６号 ニツ タン株式会社内 (72)発明者 岸村 勝弘 東京都渋谷区幡ケ谷１丁目11番６号 ニツ タン株式会社内 (72)発明者 大内 浩司 東京都渋谷区幡ケ谷１丁目11番６号 ニツ タン株式会社内 (72)発明者 雨宮 秀人 東京都渋谷区幡ケ谷１丁目11番６号 ニツ タン株式会社内 (56)参考文献 特開 平１−123551（ＪＰ，Ａ) 特開 昭61−88635（ＪＰ，Ａ) 特開 昭62−94042（ＪＰ，Ａ)
Claims (1)
- 【請求項１】送信コマンドの種類に応じて定まる受信バ
イト数を第１の記憶手段に書き込み、前記送信コマンド
に応答して返送されてくる受信データを第２の記憶手段
へ書き込み、この受信データの前記受信バイト数分だけ
の書き込み終了後に、その受信データの最後尾のストッ
プコードを確認のうえ、その受信データの受信終了を第
３の記憶手段に書き込むと共にＣＰＵへ割り込みをか
け、割り込みのかけられたＣＰＵは、前記第３の記憶手
段の内容を読み取り、前記受信データの受信終了を確認
したうえ、前記第２の記憶手段に書き込まれた受信デー
タの読み込みを行うことを特徴とする送受信方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1331213A JPH0626370B2 (ja) | 1989-12-22 | 1989-12-22 | 送受信方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1331213A JPH0626370B2 (ja) | 1989-12-22 | 1989-12-22 | 送受信方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03192939A JPH03192939A (ja) | 1991-08-22 |
| JPH0626370B2 true JPH0626370B2 (ja) | 1994-04-06 |
Family
ID=18241161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1331213A Expired - Lifetime JPH0626370B2 (ja) | 1989-12-22 | 1989-12-22 | 送受信方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0626370B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6188635A (ja) * | 1984-10-05 | 1986-05-06 | Nec Corp | 信号送受信回路 |
| JPS6294042A (ja) * | 1985-10-21 | 1987-04-30 | Oki Electric Ind Co Ltd | 通信制御装置 |
| JPH01123551A (ja) * | 1987-11-06 | 1989-05-16 | Fujitsu Ltd | 調歩データ受信方式 |
-
1989
- 1989-12-22 JP JP1331213A patent/JPH0626370B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03192939A (ja) | 1991-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5062073A (en) | Input output control system using a fifo to record access information of control registers by a master device | |
| US5935204A (en) | System for a multi-processor system wherein each processor transfers a data block from cache if a cache hit and from main memory only if cache miss | |
| JPH0626370B2 (ja) | 送受信方法 | |
| JPH0575137B2 (ja) | ||
| US5764907A (en) | Computer to microcomputer interface | |
| US5603057A (en) | System for initiating data transfer between input/output devices having separate address spaces in accordance with initializing information in two address packages | |
| JPS633351B2 (ja) | ||
| JP2001117864A (ja) | 通信バッファのアクセス方法およびその書き込み制御装置 | |
| JP3261665B2 (ja) | データ転送方法及びデータ処理システム | |
| JP2751879B2 (ja) | プロセッサ間通信方式 | |
| JPH0218623B2 (ja) | ||
| JPS6049465A (ja) | マイクロコンピユ−タ間のデ−タ転送方法 | |
| JPH0514293B2 (ja) | ||
| JPS6256545B2 (ja) | ||
| JPS61165160A (ja) | バス制御方式 | |
| KR100211960B1 (ko) | 패리티 방식을 이용한 프레임 구별방법 | |
| JPH0235500B2 (ja) | ||
| JPS60144068A (ja) | フアクシミリ送信モジユ−ル | |
| JPH0685841A (ja) | 通信制御装置 | |
| JPS63205757A (ja) | 情報伝送システム | |
| JPH01123551A (ja) | 調歩データ受信方式 | |
| JPH0426476B2 (ja) | ||
| JPH11298505A (ja) | 通信制御装置およびコンピュータ・システム | |
| JPH04163664A (ja) | 分散メモリ型の並列計算機システム | |
| JPH03154951A (ja) | データ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080406 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090406 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090406 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100406 Year of fee payment: 16 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100406 Year of fee payment: 16 |